[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0634443B2 - Method for manufacturing printed wiring board - Google Patents

Method for manufacturing printed wiring board

Info

Publication number
JPH0634443B2
JPH0634443B2 JP333485A JP333485A JPH0634443B2 JP H0634443 B2 JPH0634443 B2 JP H0634443B2 JP 333485 A JP333485 A JP 333485A JP 333485 A JP333485 A JP 333485A JP H0634443 B2 JPH0634443 B2 JP H0634443B2
Authority
JP
Japan
Prior art keywords
plating
printed wiring
wiring board
oxide film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP333485A
Other languages
Japanese (ja)
Other versions
JPS61163693A (en
Inventor
敢次 村上
晴夫 赤星
峰雄 川本
元世 和嶋
昭夫 田所
鐘治 川窪
律司 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP333485A priority Critical patent/JPH0634443B2/en
Publication of JPS61163693A publication Critical patent/JPS61163693A/en
Publication of JPH0634443B2 publication Critical patent/JPH0634443B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプリント配線板の製造方法に係り、特に、化学
めつきによりスルーホールを形成するに好適なプリント
配線板の製造方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for manufacturing a printed wiring board suitable for forming a through hole by chemical plating.

〔発明の背景〕[Background of the Invention]

従来より、スルーホールを有するプリント配線板の製造
において、化学めつき法によつてスルーホールめつきす
る際にめつきレジストが回路パターンから剥離する問題
があり、その解決策として例えば特開昭57-52196号公報
に示されるような提案がなされている。それは、銅張積
層板の銅箔表面に化学銅めつき層を形成し、次いで、エ
ツチングによつて、銅箔と化学銅めつき層の二重構造か
らなる回路パターンを形成する。その後、該回路パター
ン状の化学銅めつき層の表面に酸化膜層を設け、さら
に、それの必要部分をソルダーマスク兼用のめつきレジ
ストでマスクする。その次に、穴の内面を含む所望部分
に化学銅めつきを施して回路を形成する方法で、酸化膜
を介して回路パターンとめつきレジストとの密着をはか
つている。このようにすることで、該剥離に伴う回路間
絶縁抵抗の低下や外観不良、ハンダブリツジなどの問題
が解決された。
Conventionally, in the production of a printed wiring board having a through hole, there is a problem that the plating resist is peeled off from the circuit pattern when the through hole is plated by a chemical plating method. -52196 has been proposed. It forms a chemical copper plating layer on the copper foil surface of a copper clad laminate, and then forms a circuit pattern having a double structure of the copper foil and the chemical copper plating layer by etching. After that, an oxide film layer is provided on the surface of the circuit pattern-like chemical copper plating layer, and a necessary portion of the oxide film layer is masked with a plating resist also serving as a solder mask. Next, a method of forming a circuit by applying a chemical copper plating to a desired portion including the inner surface of the hole to achieve a close contact between the circuit pattern and the plating resist through the oxide film. By doing so, problems such as reduction in insulation resistance between circuits, poor appearance, and solder bridging due to the peeling were solved.

しかし、上述した従来法では、銅箔表面に化学銅めつき
層を予め形成しなければならないという煩雑さがあつ
た。この化学銅めつき層を形成しないで、銅箔上に直接
に酸化膜層を形成した場合には十分な密着性を得られな
いからであり、酸化膜の性質がその膜を形成した銅の性
質に依存するためであると考えられている。
However, in the above-mentioned conventional method, the chemical copper plating layer must be previously formed on the surface of the copper foil, which is complicated. This is because if the oxide film layer is formed directly on the copper foil without forming this chemical copper plating layer, sufficient adhesion cannot be obtained, and the nature of the oxide film is that of the copper film on which the film is formed. It is believed to be due to the nature.

また、前記の方法では、めつきレジストを厚く形成し
て、回路パターンまで達するようなピンホールなどの欠
陥を該レジスト表面から極力減少させねばならないとい
う問題もあつた。さもないと、その後の化学銅めつき液
の工程で、めつき液の一部がピンホールなどを通して浸
みこんで、酸化膜を還元し、レジストの剥離を生じさせ
たりする。
Further, in the above method, there is a problem that the plating resist must be formed thick so that defects such as pinholes reaching the circuit pattern can be reduced from the resist surface as much as possible. Otherwise, in the subsequent step of the chemical copper plating solution, a part of the plating solution permeates through a pinhole or the like to reduce the oxide film and cause peeling of the resist.

〔発明の目的〕[Object of the Invention]

本発明の目的は上述した従来技術の欠点を排除し、回路
パターンとめつきレジストとが良く密着して剥離するこ
とのない、スルーホールを有するプリント配線板の製造
方法を提供するにある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, and to provide a method for manufacturing a printed wiring board having a through hole in which the circuit pattern and the plating resist are well adhered and are not separated.

〔発明の概要〕[Outline of Invention]

金属と有機物とを接着させる場合に、両者の間に酸化膜
を形成して接着させるとそれらの密着力が向上すること
は、従来から知られている。この点について種々調べた
結果、酸化膜が密着生を向上させるのではなくて、酸化
膜を形成する際に表面が粗くなり表面積が増したことに
よつて、機械的に密着力が増大するとの考えに到達し
た。従つて、酸化膜を形成し、その表面形状をそのまま
保ちながら酸化膜を還元して金属にすれば、酸やアルカ
リ、あるいは還元剤と接触しても、それらの影響を受け
にくく、良好な密着性が得られると考えた。この考え方
が妥当であることは、実際に種種検討した結果わかつ
た。
It has been known in the past that when a metal and an organic substance are adhered, if an oxide film is formed between them to adhere them, the adhesive force between them is improved. As a result of various investigations on this point, it was found that the oxide film does not improve the adhesion growth, but that the adhesion becomes mechanically increased because the surface becomes rough and the surface area increases when the oxide film is formed. I reached the idea. Therefore, by forming an oxide film and reducing the oxide film to a metal while keeping the surface shape as it is, even if it comes into contact with an acid, an alkali, or a reducing agent, they are not easily affected by them and have good adhesion. I thought that I could get a sex. The validity of this idea was discovered as a result of actual species studies.

本発明は上記の考え方に基づいており、その特徴は、絶
縁板の表面に所望する導体回路パターンを形成し、か
つ、必要箇処に孔をあけたのち、必要部分をめつきレジ
ストでマスクして、孔および該レジストでマスクされて
いない導体回路パターン部分に化学めつきを行ない回路
を形成するプリント配線板の製造方法において、めつき
レジストによりマスクする工程より前の工程において、
導体表面に酸化膜を形成したのちに該膜を還元してなる
面を有する回路パターンを設けることにある。
The present invention is based on the above-mentioned idea, and its feature is that a desired conductor circuit pattern is formed on the surface of an insulating plate, and after forming holes at necessary positions, necessary parts are masked with a plating resist. In the method for manufacturing a printed wiring board in which a circuit is formed by chemically plating the conductor circuit pattern portion not masked with the holes and the resist, in the step before the step of masking with the plating resist,
This is to provide a circuit pattern having a surface formed by forming an oxide film on the surface of the conductor and then reducing the film.

次に、本発明の概要を具体的に説明する。Next, the outline of the present invention will be specifically described.

導体回路パターン形成用金属としては、銅が導電性など
の点から最も好ましい。アデイテイブ法などによつて回
路パターンを形成してもよいが、一般的には出発材料と
して銅張り積層板を使用し、これにエツチングなどによ
つて導体回路パターンを形成する。また、導電性金属を
含む導電ペーストの印刷により、導体パターンを形成し
ても良い。必要箇処に孔をあける。続いて、導体回路パ
ターン部分の表面に酸化膜を形成し、さらに該酸化膜を
還元する。最後に、化学めつき法により、スルーホール
を有するプリント配線板を仕上げる。これらのa)導体
回路パターンの形成工程、b)スルーホール形成用孔あ
け工程、c)導体表面に酸化膜を形成する工程、d)該
酸化膜を還元する工程、およびg)スルーホールめつき
工程は、上記a),b),c),d),g)の順序で行
なう必要はなく、例えばc),a),b),d),
g)、あるいはb),a),c),d),g)などのよ
うに、適宜にその順序を変えても何ら差支えない。
As the metal for forming a conductor circuit pattern, copper is most preferable from the viewpoint of conductivity and the like. The circuit pattern may be formed by an additive method or the like, but generally a copper clad laminate is used as a starting material, and a conductor circuit pattern is formed by etching or the like. Alternatively, the conductor pattern may be formed by printing a conductive paste containing a conductive metal. Make holes where necessary. Subsequently, an oxide film is formed on the surface of the conductor circuit pattern portion, and the oxide film is further reduced. Finally, a printed wiring board having through holes is finished by a chemical plating method. These are a) the step of forming a conductor circuit pattern, b) the step of forming a through hole, c) the step of forming an oxide film on the conductor surface, d) the step of reducing the oxide film, and g) the through hole plating. The steps do not have to be performed in the order of a), b), c), d), and g), and for example, c), a), b), d),
g), or b), a), c), d), g), etc., the order may be appropriately changed without any problem.

まず、本発明の眼目である金属表面の酸化膜形成と該膜
からの還元形成について述べる。酸化膜の形成に先だつ
て、金属表面を粗化することが適当であり、例えば銅の
場合には、粗化液として塩化第2銅の酸性水溶液などを
適用できる。酸化に当つては、例えば亜塩素酸ナトリウ
ム,リン酸ナトリウム水酸化ナトリウムから成る水溶液
に浸漬することによつて、銅の表面に酸化銅層を形成で
きる。酸化膜を形成したのち、ひきつづいて該膜を還元
することが望ましい。
First, the formation of an oxide film on the metal surface and the reduction formation from the film, which are the features of the present invention, will be described. Prior to forming the oxide film, it is appropriate to roughen the metal surface. For example, in the case of copper, an acidic aqueous solution of cupric chloride can be used as the roughening liquid. Upon oxidation, a copper oxide layer can be formed on the surface of copper by immersing in an aqueous solution of sodium chlorite and sodium phosphate sodium hydroxide, for example. After forming an oxide film, it is desirable to subsequently reduce the film.

酸化膜を還元する方法としては、電気的な方法と化学的
な方法とがある。電気的方法による還元は、例えば、水
溶液中で酸化膜を陰極として通電することによつて行な
われる。具体的には、酸化膜が酸化銅である場合には、
支持塩として塩化ナトリウム20g/を含む水溶液中
で、該酸化銅を表面に形成された銅電極を陰極とし、ス
テンレス板を陽極に用い、室温において電流密度100
mA/dm2程度で通電することなどによつて実施され
る。通電時間は、酸化膜の厚さにもよるが、数分以内で
十分である。また、化学的に還元する方法には、還元性
ガスに接触させる方法や還元剤を含む溶液と接触させる
方法などがある。還元性ガスとしては水素,一酸化炭
素,ジボラン,ホルムアルデヒドなどがあり、これらと
の接触による際には、反応を十分に進めるために、加熱
などを必要とする。また、還元剤を含む溶液との接触に
よる還元では、還元剤としてホルムアルデヒド,次亜リ
ン酸ナトリウム,ヒドラジン,水素化ホウ素ナトリウ
ム,ジメチルアミンボランやジエチルアミンボランなど
のボラザン類,ボラゼン類,ボラジン類などが有用であ
る。特に、強力な還元剤であるボラザン類,ボラゼン類
やボラジン類が好適である。ホルムアルデヒドや次亜リ
ン酸塩などを使用する場合には、酸化膜表面に予めパラ
ジウムコロイドなどの貴金属を付与したり、溶液中で金
属粉などを接触させることによつて、還元金属表面を形
成できる。
As a method of reducing the oxide film, there are an electric method and a chemical method. The reduction by an electric method is performed, for example, by applying electricity in an aqueous solution with the oxide film as a cathode. Specifically, when the oxide film is copper oxide,
In an aqueous solution containing 20 g / sodium chloride as a supporting salt, a copper electrode formed on the surface of the copper oxide was used as a cathode, a stainless steel plate was used as an anode, and a current density of 100 was obtained at room temperature.
It is carried out by energizing at about mA / dm 2 . Depending on the thickness of the oxide film, the energization time may be several minutes or less. Further, as the method of chemically reducing, there are a method of contacting with a reducing gas and a method of contacting with a solution containing a reducing agent. As the reducing gas, there are hydrogen, carbon monoxide, diborane, formaldehyde, etc., and upon contact with these, heating or the like is necessary in order to proceed the reaction sufficiently. Further, in the reduction by contact with a solution containing a reducing agent, formaldehyde, sodium hypophosphite, hydrazine, sodium borohydride, borazines such as dimethylamine borane and diethylamine borane, borazenes, borazines, etc. It is useful. Particularly, strong reducing agents such as borazanes, borazenes and borazines are preferable. When formaldehyde or hypophosphite is used, a reduced metal surface can be formed by previously applying a noble metal such as palladium colloid to the oxide film surface or by contacting with metal powder in a solution. .

本発明の要である酸化膜の還元には上述した諸方法が適
用できるが、それらのうち還元剤を用いる化学的還元法
が最も簡便である。すななち、電気的に還元する場合に
は電極が必要であり、導体回路パターン形成後に酸化膜
を還元することには困難さを伴うので、酸化膜を形成す
る工程の順序が限定される。また、酸化膜を還元した後
に導体回路パターンを形成するような場合には、途中の
ハンドリングによつて還元表面が汚染されることも起り
得る。これに対して、化学的な還元法は、プリント回路
板製造過程のなかでの還元工程の位置を自由に選択でき
るという利点をもつている。
The various methods described above can be applied to the reduction of the oxide film, which is the key to the present invention. Among them, the chemical reduction method using a reducing agent is the simplest. That is, an electrode is required for electrically reducing the oxide film, and it is difficult to reduce the oxide film after the conductor circuit pattern is formed. Therefore, the order of steps for forming the oxide film is limited. . Further, when the conductor circuit pattern is formed after reducing the oxide film, the reduction surface may be contaminated by the handling during the process. On the other hand, the chemical reduction method has an advantage that the position of the reduction step can be freely selected in the printed circuit board manufacturing process.

本発明では、酸化膜を金属に還元することによつて、導
体回路パターンの表面に微細な凹凸を形成し、該回路パ
ターンとめつきレジストとの密着性を高めている。通常
行なわれる機械的、化学的な粗化方法、例えば塩化第2
銅の塩酸酸性水溶液を用いて粗化する方法などによつて
は、本発明のような密着効果を得られない。
In the present invention, by reducing the oxide film to a metal, fine irregularities are formed on the surface of the conductor circuit pattern to enhance the adhesion between the circuit pattern and the plating resist. Conventional mechanical and chemical roughening methods, for example secondary chloride
The adhesion effect as in the present invention cannot be obtained by a method such as roughening using a hydrochloric acid acidic aqueous solution of copper.

次に、スルーホール形成工程について説明する。Next, the through hole forming step will be described.

化学めつきのための触媒をまず孔内に付与する。触媒と
してはパラジウム,スズを含む塩酸酸性水溶液を一般的
に使用している。この触媒溶液に、上記処理を行った基
板を浸漬することによつて、孔内に触媒を付与すること
ができる。
The catalyst for chemical plating is first applied in the pores. As a catalyst, an acidic aqueous hydrochloric acid solution containing palladium and tin is generally used. By immersing the substrate, which has been subjected to the above-mentioned treatment, in this catalyst solution, the catalyst can be provided in the holes.

ただし、この触媒付与が、還元表面を形成した後に行う
ように限定されることはなく、スルーホール用の孔をあ
けた後であれば、適宜に行なうことができる。例えば前
述したb)孔あけ工程の次に触媒付与を行い、a)導体
回路パターン形成、c)酸化膜形成、d)還元膜形成の
各工程を経たのち、めつきレジストで所要箇所をマスク
して化学めつきすることにより、スルーホールを形成す
る方法がある。この場合には、孔および、めつきレジス
トでマスクされていない金属表面にのみに化学めつきを
行なうことができる。あるいはまた、触媒付与操作を、
必要部分をめつきレジストでマスクしたのちに行ない、
孔内およびマスクされていない金属表面などに選択的に
触媒を残存させることによつても、本発明を達成するこ
とができる。このように本発明においては、必要に応じ
てa)導体回路パターン形成、b)孔あけ、c)酸化膜
の形成、d)該膜の還元処理、e)触媒付与、f)めつ
きレジスト形成の諸工程の実施順序を変えることができ
る。
However, this catalyst application is not limited to being performed after the reduction surface is formed, and can be appropriately performed as long as the through holes are formed. For example, after the above-mentioned b) hole forming step, catalyst is applied, a) conductive circuit pattern formation, c) oxide film formation, and d) reduction film formation, and then the required portions are masked with a plating resist. There is a method of forming through holes by chemical plating. In this case, chemical plating can be performed only on the holes and the metal surface not masked by the plating resist. Alternatively, the catalyst application operation
After masking the necessary parts with a resist,
The present invention can also be achieved by selectively leaving the catalyst in the pores and on an unmasked metal surface. As described above, in the present invention, a) formation of a conductor circuit pattern, b) formation of holes, c) formation of an oxide film, d) reduction treatment of the film, e) application of a catalyst, and f) plating resist formation as required. It is possible to change the order in which the various steps are performed.

化学めつきに先だつて、孔および、LSIのフラツトパ
ツケージを接続する導体回路パターン周辺を除いて、め
つきレジストでマスクする。該めつきレジストとしては
エポキシ系,メラミン系,ポリアミド系など、一般に使
用されているインキが適用できる。また、めつきレジス
トは実質的に化学めつきに耐えるものでなければならな
い。めつきレジストのマスキングは光反応を利用して露
光現像で形成することもできるが、量産性を考慮すると
印刷法で形成するのが有利である。
Prior to the chemical plating, the holes and the periphery of the conductor circuit pattern connecting the LSI flat package are masked with the plating resist. As the plating resist, generally used inks such as epoxy type, melamine type and polyamide type can be applied. Also, the plating resist must be substantially resistant to chemical plating. The masking of the plating resist can be formed by exposure and development using a photoreaction, but it is advantageous to form it by a printing method in view of mass productivity.

さらに、化学めつきによりスルーホールめつきを行う。
ここでは、電気伝導率の大きな銅が好適であり、化学銅
めつきにより、銅被膜を形成する。他に、化学ニツケル
めつきなども適用できる。また、スルーホールめつき膜
は信頼性の点から品質の良いめつき膜であることが好ま
しい。化学銅めつきでは、めつき膜の機械的性質を向上
させる目的で、めつき液中に2,2′−ビピリジル、シ
アン化ナトリウムなどが添加される。
Furthermore, through-hole plating is performed by chemical plating.
Here, copper having a large electric conductivity is suitable, and a copper coating is formed by chemical copper plating. Besides, chemical nickel plating etc. can be applied. Further, the through-hole plating film is preferably a plating film of good quality from the viewpoint of reliability. In chemical copper plating, 2,2'-bipyridyl, sodium cyanide, etc. are added to the plating solution for the purpose of improving the mechanical properties of the plating film.

以上の方法により、めつきレジストとそれに接触する導
体回路との密着性に優れたスルーホールを有するプリン
ト配線板を製造することができる。
By the method described above, it is possible to manufacture a printed wiring board having through holes with excellent adhesion between the plating resist and the conductor circuit in contact therewith.

〔発明の実施例〕Example of Invention

次に、実施例を記して本発明をさらに具体的に説明す
る。
Next, the present invention will be described more specifically with reference to examples.

実施例1 工程A:両面銅張積層板の銅箔表面をブラツシングして
清浄化してのち、両面の導体回路及びスルーホール形成
予定部分の銅箔表面にエツチングレジストインクをスク
リーン印刷し、乾燥させた。次いで、露出している銅
を、塩酸酸性塩化第2銅水溶液でエツチング除去し、さ
らにエツチングレジストを除去して導体回路パターンを
形成した。
Example 1 Step A: The copper foil surface of the double-sided copper-clad laminate was cleaned by brushing, and then etching resist ink was screen-printed on the copper foil surfaces of the conductor circuit and through-hole forming portions on both surfaces and dried. . Then, the exposed copper was removed by etching with a hydrochloric acid-acidic cupric chloride aqueous solution, and the etching resist was further removed to form a conductor circuit pattern.

工程B:必要箇所にスルーホール形成用の孔をあけた。Step B: A hole for forming a through hole was opened at a required place.

工程C:次に、下記組成 CuCl・2HO 40g/ 35%HCl 400ml/ の水溶液を用いて銅箔表面を45℃で1分間処理した。
それから水洗し、下記組成 NaOH 5g/ NaClO 30g/ NaPO 10g/ の水溶液に70℃で1分間浸漬して、導体回路パターン
状の銅の表面に酸化膜層を形成した。そして再び水洗し
た。
Step C: Next, the copper foil surface was treated at 45 ° C. for 1 minute using an aqueous solution of the following composition CuCl 2 .2H 2 O 40 g / 35% HCl 400 ml /.
Then, it was washed with water and immersed in an aqueous solution of the following composition: NaOH 5 g / NaClO 2 30 g / Na 3 PO 4 10 g / for 1 minute at 70 ° C. to form an oxide film layer on the copper surface in the conductor circuit pattern. Then washed again with water.

工程D:下記組成 NaOH 5g/ (CHNH・BH 6g/ の処理液に室温で2分間浸漬して、酸化膜を還元した。
ついで、水洗を行つた。
Step D: The oxide film was reduced by immersing it in a treatment liquid having the following composition: NaOH 5 g / (CH 3 ) 2 NH.BH 3 6 g / for 2 minutes at room temperature.
Then, I washed with water.

工程E:18%塩酸に1分間浸漬したのち、触媒液(日
立化成工業社製,増感剤HS101B)に室温で5分間
浸漬した。次に、水洗を行い、3.5%塩酸に5分間浸
漬してから、また水洗し、乾燥させた。
Step E: After immersed in 18% hydrochloric acid for 1 minute, it was immersed in a catalyst solution (sensitizer HS101B, manufactured by Hitachi Chemical Co., Ltd.) at room temperature for 5 minutes. Next, it was washed with water, immersed in 3.5% hydrochloric acid for 5 minutes, washed with water again, and dried.

工程F:前記工程を経た基板の一方の面に下記組成(単
位:重量部) エポキシレジン エピコート1007(シエル化学社製) 65 エピコート828(シエル化学社製) 35 ポリビニルブチラール エスレツクBL−2(積水化学社製) 2.5 酸化ケイ素 アエロジル#300(日本アエロジル社製) 4 ケイ酸ジルコニウム 4 フタロシアニングリーン 2 アクリル酸エステル系共重合体 モダフロ−(モンサント社製) 3 ジシアンジアミド 5 N,N,N,N−テトラメチルブタンジアミン1.1 ブチロセルソルブ 全体で300ポアズの粘度(20
℃で)の液になる量 のめつきレジストインクをスクリーン印刷し、孔,ラン
ド及びあとで半田あげを必要とする部分以外のところを
マスクした。次いで130℃,20分間加熱乾燥した。
Step F: The following composition (unit: parts by weight) on one surface of the substrate that has undergone the above steps: Epoxy resin Epicoat 1007 (manufactured by Ciel Chemical Co., Ltd.) 65 Epicoat 828 (manufactured by Ciel Chemical Co., Ltd.) 35 Polyvinyl butyral Esretsk BL-2 (Sekisui Chemical Co., Ltd.) 2.5 Silicone oxide Aerosil # 300 (manufactured by Nippon Aerosil Co., Ltd.) 4 Zirconium silicate 4 Phthalocyanine green 2 Acrylate ester type copolymer Modaflo (manufactured by Monsanto) 3 Dicyandiamide 5 N, N, N, N- Tetramethylbutanediamine 1.1 Butyrocellosolve Total viscosity of 300 poise (20
The amount of the plating resist ink that becomes the liquid (at ℃) was screen-printed, and the holes, lands, and parts other than the portions that needed soldering later were masked. Then, it was dried by heating at 130 ° C. for 20 minutes.

さらに、もう一方の面を、同様にスクリーン印刷するこ
とにより必要部分をマスクしたのち、150℃で40分
間加熱して、めつきレジストインクを硬化させた。
Further, the other surface was screen-printed in the same manner to mask a necessary portion, and then heated at 150 ° C. for 40 minutes to cure the plating resist ink.

工程G:めつきレジストを施した基板を、下記組成 CuSO・5HO 10g/ エチレンジアミン四酢酸二ナトリウム 30g/ HCHO(37%) 2ml/ 2,2′−ビピリジル 30mg/ ポリエチレングリコール(平均分子量600) 10g/ NaOH 10g/ の化学銅めつき液に、70℃で浸漬して約35μmの厚
さにまでめつきした。めつき終了後、水洗,乾燥して、
両面スルーホールプリント配線板を作成した。
Step G: a substrate subjected to plated resist, the following composition CuSO 4 · 5H 2 O 10g / disodium ethylenediaminetetraacetate 30g / HCHO (37%) 2ml / 2,2'- bipyridyl 30 mg / polyethylene glycol (average molecular weight 600 ) It was immersed in a chemical copper plating solution of 10 g / NaOH 10 g / at 70 ° C. and plated to a thickness of about 35 μm. After plating, wash with water and dry,
A double-sided through-hole printed wiring board was created.

得られたプリント配線板はめつきレジストと導体回路と
の間に剥離など全く生じておらず、良好な密着性を示し
た。
The printed wiring board thus obtained did not have any peeling between the plating resist and the conductor circuit and showed good adhesion.

実施例2 両面銅張積層板の銅箔表面をブラツシングして清浄化
し、必要箇所にスルーホール形成用の孔をあけた。次い
で、実施例1の工程C及びDに記載したのと同様の方法
で銅箔表面を処理したのち、実施例1の工程Eと同様の
方法で、孔および基板表面に触媒を付与した。この基板
の両面に感光性ドライフイルムをラミネートし、露光現
像して導体回路形成部分以外のドライフイルムを除去
し、エツチングレジストを形成した。次いで、露出して
いる銅を過硫酸アンモニウム水溶液(濃度200g/
)でエツチング除去した。さらに、ドライフイルムを
剥離除去した。次いで、実施例1の工程F,Gを順次行
い、両面スルーホールプリント配線板を作成した。
Example 2 The copper foil surface of the double-sided copper-clad laminate was cleaned by brushing, and holes for forming through-holes were formed in necessary places. Then, after treating the copper foil surface in the same manner as described in Steps C and D of Example 1, a catalyst was applied to the holes and the substrate surface in the same manner as in Step E of Example 1. A photosensitive dry film was laminated on both surfaces of this substrate, and exposed and developed to remove the dry film other than the conductor circuit forming portion to form an etching resist. Next, the exposed copper is treated with an ammonium persulfate aqueous solution (concentration: 200 g /
) And removed by etching. Further, the dry film was removed by peeling. Next, steps F and G of Example 1 were sequentially performed to prepare a double-sided through hole printed wiring board.

得られたプリント配線板は、めつきレジストと導体回路
との間の剥離などはなく、良好な密着性を示した。
The obtained printed wiring board showed good adhesion without peeling between the plating resist and the conductor circuit.

実施例3 両面銅張積層板の銅箔表面をブラツシングして清浄化
し、必要個所にスルーホール形成用の孔をあけた。次い
で、銅箔表面を下記組成 CuCl・2HO 40g/ 35%HCl 500ml/ の水溶液で45℃,1分間処理した。
Example 3 The copper foil surface of the double-sided copper-clad laminate was cleaned by brushing, and holes for forming through-holes were formed at necessary places. Next, the copper foil surface was treated with an aqueous solution of the following composition CuCl 2 .2H 2 O 40 g / 35% HCl 500 ml / at 45 ° C. for 1 minute.

水洗後、さらに、下記組成 CuSO・5HO 3g/ (CHCOO)Cu 20g/ (CHCOO)NH 60g/ NHCl 5g/ NHOH 10g/ の液に75℃,15分間浸漬して銅箔表面に酸化膜層を
形成した。ここで水洗を行つた後、NaOH水溶液(濃
度4g/)中で電解還元を行つた。このとき、対極は
ステンレス板とした。電流密度は50mA/dm2
し、室温で10分間通電し、酸化膜を還元した。水洗を
行つた後、実施例1の工程Eと同様の方法で、孔および
基板表面に触媒を付与した。次に、基板両面に感光性ド
ライフイルムをラミネートし、露光現像後、露出してい
る銅を過硫酸アンモニウム水溶液(濃度200g/)
に浸漬してエツチング除去した。さらに、ドライフイル
ムを除去し、導体回路パターンを形成した。その後、実
施例1の工程F,Gと同様の処理を順次行い、両面スル
ーホールプリント配線板を完成させた。
After washing with water, a solution of the following composition CuSO 4 .5H 2 O 3 g / (CH 3 COO) 2 Cu 20 g / (CH 3 COO) NH 4 60 g / NH 4 Cl 5 g / NH 4 OH 10 g / at 75 ° C., 15 It was immersed for a minute to form an oxide film layer on the surface of the copper foil. After washing with water here, electrolytic reduction was performed in a NaOH aqueous solution (concentration 4 g /). At this time, the counter electrode was a stainless plate. The current density was set to 50 mA / dm 2, and current was supplied for 10 minutes at room temperature to reduce the oxide film. After washing with water, a catalyst was applied to the holes and the substrate surface in the same manner as in Step E of Example 1. Next, a photosensitive dry film is laminated on both surfaces of the substrate, and after exposure and development, the exposed copper is treated with an ammonium persulfate aqueous solution (concentration: 200 g /).
Etching was carried out by immersing in. Further, the dry film was removed to form a conductor circuit pattern. Thereafter, the same processes as those in Steps F and G of Example 1 were sequentially performed to complete a double-sided through-hole printed wiring board.

得られたプリント配線板は、めつきレジストと導体回路
との間に剥離などは全くなく、良好な密着性を示した。
The resulting printed wiring board showed good adhesion without any peeling between the plating resist and the conductor circuit.

実施例4 実施例1の工程A,B,C,Dを順次行つた。水洗乾燥
後、実施例1の工程Fを行い、めつきレジストを形成し
た。次いで、一方の面の孔以外の基板表面をアルカリ可
溶性インクをスクリーン印刷してマスクした。乾燥後、
もう一方の面も同様にアルカリ可溶性インクをスクリー
ン印刷してマスクした。乾燥後、実施例1の工程Eを行
い、孔内に触媒を付与した。アルカリ可溶性インクを除
去した後、実施例1の工程Gを行つて両面スルーホール
プリント配線板を作成した。
Example 4 Steps A, B, C and D of Example 1 were sequentially performed. After washing with water and drying, the step F of Example 1 was performed to form a plating resist. Then, the surface of the substrate other than the holes on one surface was masked by screen-printing an alkali-soluble ink. After drying
The other surface was also screen-printed with an alkali-soluble ink in the same manner and masked. After drying, the step E of Example 1 was performed to apply the catalyst into the pores. After removing the alkali-soluble ink, step G of Example 1 was performed to prepare a double-sided through-hole printed wiring board.

得られたプリント配線板は、めつきレジストと導体回路
との間に剥離などは全くなく、良好な密着性を示した。
The resulting printed wiring board showed good adhesion without any peeling between the plating resist and the conductor circuit.

比較例 実施例1において工程C,Dを行わなかつた以外は実施
例1と全く同様の方法で両面スルーホールプリント配線
板を作成した。
Comparative Example A double-sided through-hole printed wiring board was prepared in the same manner as in Example 1 except that steps C and D were not performed in Example 1.

得られたプリント配線板は、めつきレジストと導体回路
の間が部分的に剥離しており、密着性は不十分であつ
た。
The obtained printed wiring board was partially peeled off between the plating resist and the conductor circuit, and the adhesion was insufficient.

〔発明の効果〕〔The invention's effect〕

実施例により詳述したように、本発明の方法を適用する
ことにより、めつきレジストと導体回路パターンと間に
良好な密着性を得ることができる。
As described in detail in the examples, by applying the method of the present invention, good adhesion can be obtained between the plating resist and the conductor circuit pattern.

また、本発明の方法は、両面スルーホールプリント配線
板だけでなく、多層プリント配線板や、片面スルーホー
ルプリント配線板などにも広く適用できる。
Further, the method of the present invention can be widely applied not only to double-sided through-hole printed wiring boards, but also to multilayer printed wiring boards, single-sided through-hole printed wiring boards and the like.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 和嶋 元世 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 田所 昭夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 川窪 鐘治 茨城県勝田市大字稲田1410番地 株式会社 日立製作所東海工場内 (72)発明者 鳥羽 律司 神奈川県秦野市堀山下1番地 株式会社日 立製作所神奈川工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Motoyo Wajima 4026 Kuji Town, Hitachi City, Ibaraki Prefecture, Hitachi Research Institute Ltd. (72) Inventor Akio Tazo 4026 Kuji Town, Hitachi City, Ibaraki Prefecture Hitachi, Ltd. Inside Hitachi Research Laboratory (72) Inventor Kaneharu Kawabo 1410 Inada, Katsuta City, Ibaraki Prefecture Inada Hitachi Ltd. Tokai Plant (72) Inventor Ritsuji Toba 1 Horiyamashita, Hadano City, Kanagawa Prefecture Within

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁板の表面に所望する導体回路パターン
を形成し、かつ、必要箇処に孔をあけたのち、必要部分
をめつきレジストでマスクして、孔および該レジストで
マスクされていない導体回路パターン部分に化学めつき
を行い回路を形成するプリント配線板の製造方法におい
て、めつきレジストによりマスクする工程より前の工程
において、導体表面に酸化膜を形成したのちに該膜を還
元してなる面を有する回路パターンを設けることを特徴
とするプリント配線板の製造方法。
1. A desired conductor circuit pattern is formed on a surface of an insulating plate, holes are formed at necessary positions, and then necessary parts are masked with a resist, and the holes and the resist are masked. In a method for manufacturing a printed wiring board in which a circuit is formed by chemically plating an unexposed conductor circuit pattern portion, an oxide film is formed on the conductor surface and then the film is reduced in a step before the step of masking with a plating resist. A method of manufacturing a printed wiring board, comprising providing a circuit pattern having a surface formed by
【請求項2】特許請求の範囲第1項において、導体回路
が銅からなることを特徴とするプリント配線板の製造方
法。
2. A method for manufacturing a printed wiring board according to claim 1, wherein the conductor circuit is made of copper.
【請求項3】特許請求の範囲第2項において、化学めつ
きが化学銅めつきであることを特徴とするプリント配線
板の製造方法。
3. A method for manufacturing a printed wiring board according to claim 2, wherein the chemical plating is chemical copper plating.
【請求項4】特許請求の範囲第1項ないし第3項の何れ
かにおいて、酸化膜の還元が還元力のある化合物による
化学反応によって行われることを特徴とするプリント配
線板の製造方法。
4. A method of manufacturing a printed wiring board according to claim 1, wherein the oxide film is reduced by a chemical reaction with a compound having a reducing power.
JP333485A 1985-01-14 1985-01-14 Method for manufacturing printed wiring board Expired - Lifetime JPH0634443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP333485A JPH0634443B2 (en) 1985-01-14 1985-01-14 Method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP333485A JPH0634443B2 (en) 1985-01-14 1985-01-14 Method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JPS61163693A JPS61163693A (en) 1986-07-24
JPH0634443B2 true JPH0634443B2 (en) 1994-05-02

Family

ID=11554452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP333485A Expired - Lifetime JPH0634443B2 (en) 1985-01-14 1985-01-14 Method for manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JPH0634443B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105937B1 (en) * 2010-07-29 2012-01-18 나유집 A toy balloon burst unit
JP5935163B2 (en) * 2012-03-30 2016-06-15 ナガセケムテックス株式会社 Resist adhesion improver and copper wiring manufacturing method

Also Published As

Publication number Publication date
JPS61163693A (en) 1986-07-24

Similar Documents

Publication Publication Date Title
US4336100A (en) Method of production of electrically conductive panels and insulating base materials
CA2405830C (en) Process for the manufacture of printed circuit boards with plated resistors
JPH028476B2 (en)
JPS60207395A (en) Method of producing through-hole plated electric printed circuit board
JPH0671140B2 (en) Direct electroplating on the walls of through holes
JP3890542B2 (en) Method for manufacturing printed wiring board
US5770032A (en) Metallizing process
JP4143694B2 (en) Palladium catalyst remover for electroless plating
EP0837623A1 (en) Method for the manufacture of printed circuit boards with plated resistors
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH05259611A (en) Production of printed wiring board
JP2550081B2 (en) Circuit formation method
JPH0634443B2 (en) Method for manufacturing printed wiring board
US5792248A (en) Sensitizing solution
JP2000151096A (en) Manufacture of printed wiring board
JPH06260759A (en) Manufacture of printed circuit board
JP2664246B2 (en) Printed circuit board manufacturing method
JPH06260757A (en) Manufacture of printed circuit board
JPH06316768A (en) Electroless plating method for fluorine containing polyimide resin
JP3475962B2 (en) Manufacturing method of printed circuit board
JPH06152126A (en) Manufacture of wiring board
JPH0710028B2 (en) Printed board manufacturing method
JPH05167248A (en) Method of manufacturing printed wiring board
JP3191686B2 (en) Manufacturing method of printed wiring board
JPH07321456A (en) Method for manufacturing printed wiring board