JPH06337836A - Multiple address type bus interface for peripheral equipment - Google Patents
Multiple address type bus interface for peripheral equipmentInfo
- Publication number
- JPH06337836A JPH06337836A JP12918393A JP12918393A JPH06337836A JP H06337836 A JPH06337836 A JP H06337836A JP 12918393 A JP12918393 A JP 12918393A JP 12918393 A JP12918393 A JP 12918393A JP H06337836 A JPH06337836 A JP H06337836A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- host computer
- command
- control mechanism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、コンピュータの2次記
憶装置にかわり、特にホストコンュータと2次記憶装置
の間のインタフェース装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a secondary storage device of a computer, and more particularly to an interface device between a host computer and the secondary storage device.
【0002】[0002]
【従来の技術】コンピュータシステム高度化・複雑化に
ともない、周辺装置とのインタフェースに関しても高度
のメッセージのやりとりを行うインテリジェントなもの
が増加している例えばANSI X3 / 131-1986 " Small Com
puter Interface"。このようなシステムでは、各周辺装
置において細かなハードウェアの制御を行い、ホストコ
ンピュータ側に負担をかけないように制御を行うことが
可能である。しかしこのような2次記憶装置では、ホス
トコンピュータ側では、データのやり取りをするディス
ク装置及びその転送先セクタアドレスを特定した上で、
データの読みだし、あるいは書込みなどあらかじめ決め
られた単純な入出力メッセージに対いして動作を行うの
みであり、データを物理的にどこにどのように保存する
かなどの管理は、依然ホストコンピュータ上のオペレー
ティングシステムにより行われてきた。よって、ディス
ク装置などの2次記憶装置を複数台の独立したデバイス
であるということを意識しながら管理する必要があっ
た。2. Description of the Related Art As computer systems have become more sophisticated and complex, the number of intelligent devices for exchanging high-level messages has also increased regarding the interface with peripheral devices. For example, ANSI X3 / 131-1986 "Small Com
puter Interface ". In such a system, it is possible to perform detailed hardware control in each peripheral device so as not to place a burden on the host computer side. However, such a secondary storage device Then, on the host computer side, after specifying the disk device that exchanges data and the sector address of the transfer destination,
It only operates in response to predetermined simple input / output messages such as reading or writing data, and management of where and how data is physically stored is still on the host computer. Has been done by the operating system. Therefore, it is necessary to manage the secondary storage device such as a disk device while being aware that it is a plurality of independent devices.
【0003】[0003]
【発明が解決しようとする課題】従来ディスクファイル
装置用に用いられているインタフェースにおいては、デ
ィスクに対する入出力要求はファイル装置を特定するた
め情報と、理論セクタアドレスなどを指定したパケット
の形態でコマンドのやり取りを行っている。また、同時
にドライバソフトウェア上で論理的なセクタアドレスの
物理セクタアドレスへの交換と、ディスク装置の指定を
行う必要がある(特開平02ー278362:データ転
送制御方式)。よってSCSIのようなインテリジェン
トなインタフェースの場合においても、物理情報に関係
なくファイル装置の管理を行うことは困難であった(特
開昭60ー103474:ディスク制御方式)。In the interface conventionally used for a disk file device, an I / O request to a disk is a command in the form of a packet in which information for specifying a file device and a theoretical sector address are specified. Are exchanging. At the same time, it is necessary to replace the logical sector address with the physical sector address on the driver software and specify the disk device (Japanese Patent Laid-Open No. 02-278362: Data Transfer Control Method). Therefore, even in the case of an intelligent interface such as SCSI, it is difficult to manage the file device regardless of the physical information (JP-A-60-103474: Disk control system).
【0004】よってインテリジェントなインタフェース
を使用した場合においても、ファイル管理においては、
入出力データの保存場所に関して物理的な情報を使用
し、ホストコンピュータ側で管理する必要がある。よっ
て様々なデバイス及び複数のドライブを混ぜた利用環境
においては、それぞれに関して管理を行う必要が生じ、
管理が繁雑となっていた(特開昭63ー079156:
データ処理装置)。Therefore, even in the case of using the intelligent interface, in the file management,
It is necessary to use physical information regarding the storage location of input / output data and manage it on the host computer side. Therefore, in a usage environment that mixes various devices and multiple drives, it becomes necessary to manage each,
Management was complicated (Japanese Patent Laid-Open No. 63-079156:
Data processing device).
【0005】また、大量のデータの中から特定のデータ
を呼出す場合は、データを管理するための情報も2次記
憶装置上に保存されるため、目的のデータにアクセスす
るためにアクセスする回数が増加しシステム性能の低下
を引き起す。Further, when specific data is called from a large amount of data, the information for managing the data is also stored in the secondary storage device, so the number of times of access to access the target data is reduced. Increase and cause deterioration of system performance.
【0006】[0006]
【課題を解決するための手段】本発明ではかかる目的を
達成するために以下の手段を用いる。In the present invention, the following means are used to achieve the above object.
【0007】(1) 複数のファイル装置から構成され
たコンピュータ外部記憶装置のバスインタフェースにお
いて、コマンドシーケンス制御機構(221)とコマン
ド発行機構(222)とデータバスアービター(22
3)とを具備してなり、コマンドシーケンス制御機構
(221)は、ホストコンピュータ(21)から前記フ
ァイル装置に対する読み出しと書込み要求を解釈し、前
記ファイル装置の制御を行なうものであり、ホストコン
ピュータ(21)、コマンド発行機構(222)、デー
タバスアービター(222)、ステータス信号群及びデ
ータバス(29)に接続された状態で具備され、コマン
ド発行機構(222)はホストコンピュータ(21)か
らのデータの読みだし及び書込み要求を前記複数のファ
イル装置に同時に伝達するものであり、コマンドシーケ
ンス制御機構(221)及びターゲット選択信号27に
接続された状態で具備され、データバスアービター(2
22)は、複数の前記ファイル装置からのバス要求に対
するアービトレーションを行なうものであり、コマンド
シーケンス制御機構(221)とバス要求信号及び使用
承認信号群(28)に接続された状態で具備されたこと
を特徴とするバスインタフェース。(1) In a bus interface of a computer external storage device composed of a plurality of file devices, a command sequence control mechanism (221), a command issuing mechanism (222) and a data bus arbiter (22)
The command sequence control mechanism (221) interprets read and write requests from the host computer (21) to and from the file device, and controls the file device. 21), a command issuing mechanism (222), a data bus arbiter (222), a status signal group, and a data bus (29), and the command issuing mechanism (222) receives data from the host computer (21). Read and write requests of the data bus arbiter (2) are simultaneously transmitted to the plurality of file devices and are connected to the command sequence control mechanism (221) and the target selection signal 27.
22) performs arbitration for bus requests from a plurality of the file devices, and is provided in a state of being connected to the command sequence control mechanism (221) and the bus request signal and use approval signal group (28). Bus interface characterized by.
【0008】(2) 複数のファイル装置から構成され
たコンピュータ外部記憶装置のバスインタフェースにお
いて、コマンドシーケンス制御機構(321)とコマン
ド発行機構(322)とデータバスアービター(32
3)とを具備してなり、コマンドシーケンス制御機構
(321)は、ホストコンピュータ(31)から前記フ
ァイル装置に対する読み出しと書込み要求を解釈し、前
記ファイル装置の制御を行なうものであり、ホストコン
ピュータ(31)、コマンド発行機構(322)、デー
タバスアービター(322)、ステータス信号群及びデ
ータバス(39)に接続された状態で具備され、コマン
ド発行機構(322)はホストコンピュータ(31)か
らのデータの読みだし及び書込み要求を前記複数のファ
イル装置に同時に伝達するものであり、コマンドシーケ
ンス制御機構(321)及びターゲット選択信号(3
7)に接続された状態で具備され、データバスアービタ
ー(323)は、ホストコンピュータ(31)からの入
出力要求実行可能性を判断し、前記要求の実行のために
追加入出力要求が必要と判断された場合に入出力を再発
行可能とし、複数の前記ファイル装置からのバス要求に
対するアービトレーションを行なうものであり、ホスト
コンピュータ(31)、コマンド発行機構(322)、
データバスアービター(323)、ステータス信号群
(36)及びデータバス(39)に接続された状態で具
備されたことを特徴とするバスインタフェース。(2) In a bus interface of a computer external storage device composed of a plurality of file devices, a command sequence control mechanism (321), a command issuing mechanism (322) and a data bus arbiter (32)
3), the command sequence control mechanism (321) interprets a read / write request from the host computer (31) to the file device and controls the file device. 31), the command issuing mechanism (322), the data bus arbiter (322), the status signal group and the data bus (39), and the command issuing mechanism (322) receives data from the host computer (31). Read and write requests of the command sequence control mechanism (321) and the target selection signal (3).
The data bus arbiter (323) is connected to 7), determines the executability of an input / output request from the host computer (31), and needs an additional input / output request to execute the request. When judged, the input / output can be reissued, and arbitration for bus requests from the plurality of file devices is performed. The host computer (31), the command issuing mechanism (322),
A bus interface provided in a state of being connected to a data bus arbiter (323), a status signal group (36) and a data bus (39).
【0009】[0009]
【作用】本発明は、コンピュータの2次記憶装置に上位
レベルのデータ入出力プロトコル装置を実現することに
より、記憶データの保存位置を意識しないで、ホストコ
ンピュータと2次記憶装置のデータ転送を実現する。そ
れに伴い大容量のデータを集中的に管理する必要がある
ファイルサーバーなどにおいて、多数あるいは多種のデ
バイスの共存する利用環境においても管理を容易とし、
用途に応じたシステムの構成管理が可能となる。The present invention realizes the data transfer between the host computer and the secondary storage device by realizing the high-level data input / output protocol device in the secondary storage device of the computer without considering the storage location of the stored data. To do. Along with that, in a file server that needs to centrally manage a large amount of data, management becomes easy even in a usage environment in which a large number of or various devices coexist.
It is possible to manage the system configuration according to the application.
【0010】[0010]
【実施例】請求項1にかかわる1実施例(第1実施例)
を説明する。[Embodiment] One embodiment according to claim 1 (first embodiment)
Will be explained.
【0011】図1が本発明にかかわるデータ処理フロー
である。FIG. 1 is a data processing flow according to the present invention.
【0012】図2はブロック構図である。ここでは2次
記憶装置としてハードディスク、磁気テープなどの異な
るデバイスが複数混在する場合においても同様に適用が
可能である。図1はホストコンピュータ21側のバスイ
ンタンフェースとディスク側バスインタフェースとの間
でのコマンド及びデータの送受信における転送シーケン
スを表わし、各処理名称はフェーズ名称である。FIG. 2 is a block diagram. The same applies to the case where a plurality of different devices such as a hard disk and a magnetic tape are mixed as the secondary storage device. FIG. 1 shows a transfer sequence in transmitting and receiving commands and data between the bus interface on the host computer 21 side and the disk side bus interface, and each processing name is a phase name.
【0013】通常ホストコンピュータ21は2次記憶装
置に対するアクセス要求がない場合、バスフリーフェー
ズでバス要求待ちを行う。2次記憶装置に対するアクセ
ス要求が生じた時点でバスを獲得しコマンドフェーズに
移行する。コマンドフェーズではデータ転送の対象とな
るすべてのディスクファイルに対してコマンドを発行し
たのち1旦バスを解放してバスフリーフェーズに移行す
る。When there is no access request to the secondary storage device, the host computer 21 normally waits for a bus request in the bus free phase. When an access request to the secondary storage device occurs, the bus is acquired and the command phase is entered. In the command phase, the command is issued to all the disk files to be data-transferred, and then the bus is released to shift to the bus-free phase.
【0014】もしデータ転送 要求に関してデータ転送
不可能な インタンフェース制御機構がデータ転送可能
である場合はデータバスの使用を要求してくるため、再
びバスアービトレーションフェーズ移行しする。もし1
定期間の間にデータバス使用要求が無い場合には、コマ
ンドシーケンス制御機構部221は、ホストコンピュー
タ21からの入出力に対するデータが存在しないものと
判断し、データ転送デバイスの特定を行った後ステータ
スフェーズに移行し対象データが存在しないとして転送
シーケンスを終了する。If the interface control mechanism, which cannot transfer data in response to the data transfer request, can use the data bus, the interface arbitration phase is entered again. If 1
If there is no data bus use request during the fixed period, the command sequence control mechanism unit 221 determines that there is no data for input / output from the host computer 21, identifies the data transfer device, and then returns the status. The phase shifts to the phase and the transfer sequence is terminated because there is no target data.
【0015】バスアービトレーションフェーズでは、ホ
ストコンピュータ側バスフリーフェース制御機構22に
予め登録されたディスク側バスフリーフェーズ制御機構
の優先順位を元にデータバス29使用要求の出でいるデ
ィスク側バスインタフェース制御機23A構を選択す
る。その後メェセージフェーズに移行する。In the bus arbitration phase, a disk-side bus interface controller that issues a data bus 29 use request based on the priority of the disk-side bus-free phase control mechanism registered in advance in the host-computer-side bus-free-face control mechanism 22. 23A structure is selected. Then move to the message phase.
【0016】メェセージフェーズではバスアービトレー
ションフェーズにおいてバスを獲得したディスク側バス
インタフェーズ制御機構から、ホストコンピュータ21
側バスインタフェース制御機構に対して実際に転送を実
行するデータの長さ、ディスク上の実行するコマンドパ
ケット、バスのリリースを途中で行う場合などはその情
報も併せて通知する。その後データフェーズに移行す
る。In the message phase, the disk side bus interphase control mechanism that acquired the bus in the bus arbitration phase causes the host computer 21
The length of data to be actually transferred, the command packet to be executed on the disk, and the information when the bus is released in the middle are also notified to the side bus interface control mechanism. Then move to the data phase.
【0017】データフェーズでは、メェセージフェーズ
で伝達した転送フォーマットに基ずきの入出力を実行す
る。ステータスフェーズでは、データの転送が正常に終
了たし場合正常終了のステータスを返す。データ転送の
途中で何らかの異常があった場合はエラーのステータス
を返す。In the data phase, input / output based on the transfer format transmitted in the message phase is executed. In the status phase, if the data transfer is completed normally, the status of normal completion is returned. If any error occurs during data transfer, the error status is returned.
【0018】次にインタフェースのブロック構制におい
て図2を参照し説明する。本発明のインタフェースにお
いては、ホストコンピュータ21から受けたデータ入出
力要求は、コマンドシーケンス制御部221に渡り、コ
マンドフェーズにおいてコマンド発行機構222がター
ゲット選択信号27を使用して全ファイル装置の選択を
行い、その後コマンドシーケンス制御機構221がコマ
ンドをデータバス29上に発行する。コマンドを発行し
た後コマンドシーケンス制御機構221はバスを開放す
る。ターゲット選択信号27で選択されるとディスク側
バスインタフェース機構23A及び23B内のディスク
データ管理機構232A又は232Bは、データバス2
9上のコマンド信号をモニタし、ディスク側バスインタ
フェース23A又は23Bに保持している保持データ管
理テーブルを使用して要求に合致したデータがディスク
ファイル装置内に存在するかの照合を実施する。その際
必要に応じデスクコントローラ24A及び24Bを経由
してディスク装置25A及び25Bを読みだし、データ
の照合を実行する。もしデータ転送要求を実行可能な場
合は、データバスリクエスタ231A又は231Bがバ
ス要求信号28を使用してデータバス29を要求する。
コマンドシーケンス制御機構221では複数のディスク
側インタフェース制御機構23A及び23Bからのデー
タバス要求を受け取り、予め登録された優先順位を判断
しバス使用承認信号28及びターゲット選択信号27を
使用しディスク側バスインタフェース制御機構23A又
は23Bを選択する。データバス29の使用権を獲得し
たディスク側バスインタフェース制御機構23A又は2
3Bはメッセジフェーズでデータ転送方法をメッセージ
としてホストコンピュータ側インタフェースに送った後
データフェーズでデータ転送を実行する。Next, the block structure of the interface will be described with reference to FIG. In the interface of the present invention, a data input / output request received from the host computer 21 is passed to the command sequence control unit 221, and the command issuing mechanism 222 selects all file devices using the target selection signal 27 in the command phase. Then, the command sequence control mechanism 221 issues a command on the data bus 29. After issuing the command, the command sequence control mechanism 221 releases the bus. When selected by the target selection signal 27, the disk data management mechanism 232A or 232B in the disk-side bus interface mechanisms 23A and 23B causes the data bus 2 to operate.
The command signal on 9 is monitored, and the holding data management table held in the disk side bus interface 23A or 23B is used to check whether the data matching the request exists in the disk file device. At that time, the disk devices 25A and 25B are read out via the desk controllers 24A and 24B as necessary, and the data collation is executed. If the data transfer request can be executed, the data bus requester 231A or 231B requests the data bus 29 using the bus request signal 28.
The command sequence control mechanism 221 receives the data bus requests from the plurality of disk side interface control mechanisms 23A and 23B, judges the pre-registered priority order, and uses the bus use approval signal 28 and the target selection signal 27 to determine the disk side bus interface. Select the control mechanism 23A or 23B. Disk side bus interface control mechanism 23A or 2 which has acquired the right to use the data bus 29
3B sends the data transfer method as a message to the interface on the host computer side in the message phase, and then executes the data transfer in the data phase.
【0019】次に請求項2にかかわる1実施例(第2実
施例)を図1及び図3を参照しながら説明する。これ
は、図1の破線で示す転送シーケンスにより実行され
る。図3は本発明の請求項2にかかわるブロック図であ
る。ここでは2次記憶装置としてハードディスク装置3
5Aを2台示したが、2次記憶装置が光ディスク、磁気
テープなどの異るデバイスが複数混在する場合において
も同様に適用が可能である。Next, one embodiment (second embodiment) according to claim 2 will be described with reference to FIGS. 1 and 3. This is performed by the transfer sequence shown by the broken line in FIG. FIG. 3 is a block diagram according to claim 2 of the present invention. Here, a hard disk device 3 is used as a secondary storage device.
Although two 5A are shown, the same can be applied to the case where a plurality of different devices such as an optical disk and a magnetic tape are mixed as the secondary storage device.
【0020】本発明インタフェースにおいては、ホスト
コンピュータ31から受けたデータ入出力要求は、コマ
ンドシーケンス制御部321により、コマンドフェーズ
においてコマンド発行機構322がターゲット選択信号
37を使用して全ファイル装置の選択を行い、コマンド
シーケンス制御機構321がコマンドをデータバス上に
発行する。コマンドを発行した後コマンドシーケンス制
御機構321はバスを開放する。ターゲット選択信号3
7で選択されるとディスク側バスインタフェース機構3
3A及び33B内のディスクデータ管理機構332A又
は332Bは、データバス39上のコマンド信号をモニ
タし、ディスク側バスインタフェース33A又は33B
に保持している保持データ管理テーブルを使用して要求
に合致したデータが、ディスクファイル装置内に存在す
るかの照合を実施する。その際必要に応じディスクコン
トローラ34A及び34Bを経由してディスク装置35
A及び35Bから保持データ管理テーブルを読みだし、
データを実行する。ディスクデータ管理機構332A又
は332Bにおいてホストコンピュータ31からのデー
タ入出力要求を全て実行可能かあるいは部分的に実行可
能か判断を行う。ホストコンピュータ31からの入出力
要求のあった物理ブロックがすべての入出力が実行可能
と判断された場合は完全実行可能のステータスをステー
タス信号群36出力し同時にデータバスリクエスタ33
1A又は331Bがデータバス39を要求する。ディス
クデータ管理機構332A又は332Bにおいてデータ
入出力要求のあった物理ブロックが部分的に入出力実行
可能と判断された場合は、1定期間ステータス信号群3
6をモニタし、その結果他のデバイスが完全実行可能な
ステータス情報とともにデータバス39の要求を出力し
なかった場合は、その時点で他のデバイスにホストコン
ピュータ31からのデータ入出力要求を実行可能なデバ
イスが存在しないと判断し、本デバイスが部分的に入出
力を実行可能であるとしてステータス信号群36に部分
実行可能ステータスを出力すると同時にデータバス39
リクエスタ331A又は331Bがデータバス39を要
求する。データバス39を獲得した場合は、そのホスト
側からの入出力要求の内、ディスク側バスインタフェー
スモジュール内で部分的に入出力処理の実行を行う物理
ブロック部分を除き、入出力処理を実行しない物理ブロ
ック部分に関しては、更にコマンド発行機構がコマンド
を再発行し、他に処理可能なデバイスが存在そないかを
報知した後、部分実行の処理をメェセージフェーズ、デ
ータフェーズを経て実行する。一方ホストコンピュータ
側バスインタフェース32では、コマンドシーケンス制
御機構321が複数のディスク側インタフェース制御機
構33A及び33Bからのデータバス要求を受取り、そ
の予め登録された優先順位を判断しバス使用承認信号3
8及びターゲット選択信号37を使用しディスク側バス
インタフェース制御機構33A又は33Bを選択する。
その際、ステータス信号郡36をモニタし1定期間実行
可能のステータスに対して優先的にバスの割り付けを実
施し、1定期間を過ぎても完全実行可能のステータスが
得られなかった場合は、部分実行のステータスを出した
上でバスを要求するデバイスに対してデータバス39の
使用権を与える。In the interface of the present invention, in response to the data input / output request received from the host computer 31, the command sequence controller 321 causes the command issuing mechanism 322 to select all the file devices by using the target selection signal 37 in the command phase. Then, the command sequence control mechanism 321 issues a command on the data bus. After issuing the command, the command sequence control mechanism 321 releases the bus. Target selection signal 3
When selected in 7, the disk side bus interface mechanism 3
The disk data management mechanism 332A or 332B in 3A and 33B monitors the command signal on the data bus 39, and the disk side bus interface 33A or 33B.
By using the retained data management table retained in the above, it is verified whether or not the data matching the request exists in the disk file device. At that time, if necessary, the disk device 35 is passed through the disk controllers 34A and 34B.
Read the retained data management table from A and 35B,
Run the data. The disk data management mechanism 332A or 332B determines whether all or some of the data input / output requests from the host computer 31 can be executed. When it is determined that all input / output can be executed for the physical block requested by the host computer 31, the status signal group 36 is output as a status of complete execution, and at the same time the data bus requester 33 is output.
1A or 331B requests the data bus 39. When the disk data management mechanism 332A or 332B determines that a physical block for which a data input / output request is made can partially execute input / output, one fixed period status signal group 3
6 is monitored, and as a result, when another device does not output the request for the data bus 39 together with the status information that can be completely executed, the data input / output request from the host computer 31 can be executed to the other device at that time. It is determined that there is no such device, and this device outputs a partial executability status to the status signal group 36 at the same time as determining that this device can partially execute input / output.
The requester 331A or 331B requests the data bus 39. When the data bus 39 is acquired, physical input / output processing is not executed except for a physical block part that partially executes input / output processing in the disk side bus interface module in the input / output request from the host side. Regarding the block part, after the command issuing mechanism reissues the command to notify whether there is another device that can be processed, the partial execution process is executed through the message phase and the data phase. On the other hand, in the host computer side bus interface 32, the command sequence control mechanism 321 receives the data bus requests from the plurality of disk side interface control mechanisms 33A and 33B, judges the pre-registered priority order, and judges the bus use approval signal 3
8 and the target selection signal 37 are used to select the disk side bus interface control mechanism 33A or 33B.
At that time, the status signal group 36 is monitored, and the bus is preferentially assigned to the status that can be executed for one fixed period, and if the status that is completely executable cannot be obtained even after one fixed period, After issuing the partial execution status, the right to use the data bus 39 is given to the device requesting the bus.
【0021】このようにして、ホストコンピュータ31
上からはどのファイル装置上にデータが保存されている
かを意識せずにデータ入出力要求を発行することが可能
となる。請求項2の装置を使えば複数のファイル装置に
またがってデータが保存されているような場合において
も、ホストコンピュータ31からの単1の入出力要求コ
マンド入出力処理を実行可能となる。In this way, the host computer 31
From the above, it becomes possible to issue a data input / output request without being aware of which file device the data is stored on. By using the apparatus according to the second aspect, even when data is stored over a plurality of file devices, a single input / output request command input / output process from the host computer 31 can be executed.
【0022】[0022]
【発明の効果】本発明は、コンピュータの2次記憶装置
に上位レベルの データ入出力プロトコル装置を実現す
ることにより、記録データフォーマットを意識しないイ
ンテリジェントな2次記憶装置を実現する。このような
機能を2次記憶装置に持たせることにより、従来ホスト
コンピュータおよび2次記憶装置では管理が困難あるい
は繁雑となっていたデータの取り扱いを容易とする。ま
た、ホストコンピュータから、ホストが必要とする最低
限の情報のみを提供することを可能にし、ホスト間のデ
ータ転送量を最小限に押さえることを可能とする。As described above, the present invention realizes an intelligent secondary storage device which is not aware of the recording data format by implementing a higher level data input / output protocol device in the secondary storage device of a computer. By providing such a function to the secondary storage device, it becomes easy to handle data which has conventionally been difficult or complicated to manage by the host computer and the secondary storage device. Further, it is possible to provide only the minimum information required by the host from the host computer, and it is possible to minimize the data transfer amount between the hosts.
【図1】請求項1に係る、インテリジェントな2次記憶
装置のデータ転送装置の1実施例を説明するための処理
フロー図である。FIG. 1 is a process flow chart for explaining one embodiment of a data transfer device of an intelligent secondary storage device according to claim 1;
【図2】請求項1に係る、インテリジェントな2次記憶
装置の1実施例を説明するブロック図である。FIG. 2 is a block diagram illustrating one embodiment of an intelligent secondary storage device according to claim 1;
【図3】請求項2に係る、インテリジェントな2次記憶
装置の1実施例を説明するブロック図である。FIG. 3 is a block diagram illustrating one embodiment of an intelligent secondary storage device according to claim 2;
21 ホストコンピュータ 22 ホスト側バスインタフェース制御機構 221 コマンドシーケンス制御機構 222 コマンド発行機構 223 データバスアービター 23A ディスク側バスインタフェース制御機構 23B ディスク側バスインタフェース制御機構 231A データバスリクエスタ 231B データバスリクエスタ 232A ディスクデータ管理機構 232B ディスクデータ管理機構 24A ハードディスクコントローラ 24B ハードディスクコントローラ 25A ハードディスク装置 25B ハードディスク装置 26 ステータス信号群 27 ターゲット選択信号 28 バス 要求信号と仕様承認信号群 29 データバス 31 ホストコンピュータ 32 ホスト側バスインタフェース制御機構 321 コマンドシーケンス制御機構 322 コマンド発行機構 323 データバスアービター 33A ディスク側バスインタフェース制御機構 33B ディスク側バスインタフェース制御機構 331A データバスリクエスタ 331B データバスリクエスタ 332A ディスクデータ管理機構 332B ディスクデータ管理機構 333A コマンド発行機構 332B コマンド発行機構 34A ハードディスクコントローラ 34B ハードディスクコントローラ 35A ハードディスク装置 35B ハードディスク装置 36 ステータス信号群 37 ターゲット選択信号 38 バス 要求信号と仕様承認信号群 39 データバス 21 host computer 22 host side bus interface control mechanism 221 command sequence control mechanism 222 command issuing mechanism 223 data bus arbiter 23A disk side bus interface control mechanism 23B disk side bus interface control mechanism 231A data bus requester 231B data bus requester 232A disk data management mechanism 232B Disk data management mechanism 24A Hard disk controller 24B Hard disk controller 25A Hard disk device 25B Hard disk device 26 Status signal group 27 Target selection signal 28 Bus request signal and specification approval signal group 29 Data bus 31 Host computer 32 Host side bus interface control mechanism 321 Command sequence Control mechanism 32 Command issuing mechanism 323 Data bus arbiter 33A Disk side bus interface control mechanism 33B Disk side bus interface control mechanism 331A Data bus requester 331B Data bus requester 332A Disk data management mechanism 332B Disk data management mechanism 333A Command issuing mechanism 332B Command issuing mechanism 34A Hard disk controller 34B Hard disk controller 35A Hard disk device 35B Hard disk device 36 Status signal group 37 Target selection signal 38 Bus request signal and specification approval signal group 39 Data bus
Claims (2)
ュータ外部記憶装置のバスインタフェースにおいて、 コマンドシーケンス制御機構とコマンド発行機構とデー
タバスアービターとを具備してなり、 前記コマンドシーケンス制御機構は、ホストコンピュー
タから前記ファイル装置に対する読み出しと書込み要求
を解釈し、前記ファイル装置の制御を行なうものであ
り、前記ホストコンピュータ、前記コマンド発行機、構
前記データバスアービター、ステータス信号群及びデー
タバスに接続された状態で具備され、 前記コマンド発行機構は前記ホストコンピュータからの
データの読みだし及び書込み要求を前記複数のファイル
装置に同時に伝達するものであり、前記コマンドシーケ
ンス制御機構及びターゲット選択信号に接続された状態
で具備され、 前記データバスアービターは、複数の前記ファイル装置
からのバス要求に対するアービトレーションを行なうも
のであり、前記コマンドシーケンス制御機構及びバス要
求信号と使用承認信号群に接続された状態で具備された
ことを特徴とするバスインタフェース。1. A bus interface of a computer external storage device comprising a plurality of file devices, comprising a command sequence control mechanism, a command issuing mechanism, and a data bus arbiter, wherein the command sequence control mechanism is a host computer. From the host computer, the command issuer, the data bus arbiter, the status signal group and the data bus. The command issuing mechanism transmits the data read and write requests from the host computer to the plurality of file devices at the same time, and is connected to the command sequence control mechanism and the target selection signal. The data bus arbiter performs arbitration for bus requests from a plurality of the file devices, and is provided in a state of being connected to the command sequence control mechanism and the bus request signal and use approval signal group. Bus interface characterized by.
ュータ外部記憶装置のバスインタフェースにおいて、 コマンドシーケンス制御機構とコマンド発行機構とデー
タバスアービターとを具備してなり、 前記コマンドシーケンス制御機構は、ホストコンピュー
タから前記ファイル装置に対する読み出しと書込み要求
を解釈し、前記ファイル装置の制御を行なうものであ
り、前記ホストコンピュータ、前記コマンド発行機、構
前記データバスアービター、ステータス信号群及びデー
タバスに接続された状態で具備され、 前記コマンド発行機構は前記ホストコンピュータからの
データの読みだし及び書込み要求を前記複数のファイル
装置に同時に伝達するものであり、前記コマンドシーケ
ンス制御機構及びターゲット選択信号に接続された状態
で具備され、 前記データバスアービターは、前記ホストコンピュータ
からの入出力要求を実行可能かを判断し、前記要求の実
行のために追加入出力要求が必要と判断された場合に入
出力を再発行可能とし、複数の前記ファイル装置からの
バス要求に対するアービトレーションを行なうものであ
り、前記ホストコンピュータ、前記コマンド発行機、構
前記データバスアービター、ステータス信号群及びデー
タバスに接続された状態で具備されたことを特徴とする
バスインタフェース。2. A bus interface of a computer external storage device comprising a plurality of file devices, comprising a command sequence control mechanism, a command issuing mechanism and a data bus arbiter, wherein the command sequence control mechanism is a host computer. From the host computer, the command issuer, the data bus arbiter, the status signal group and the data bus. The command issuing mechanism transmits the data read and write requests from the host computer to the plurality of file devices at the same time, and is connected to the command sequence control mechanism and the target selection signal. The data bus arbiter determines whether the input / output request from the host computer can be executed, and can reissue the input / output when it is determined that an additional input / output request is necessary to execute the request. Arbitration is performed for bus requests from a plurality of the file devices, and is provided in a state of being connected to the host computer, the command issuer, the data bus arbiter, the status signal group and the data bus. Bus interface characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12918393A JP2630198B2 (en) | 1993-05-31 | 1993-05-31 | Broadcast bus interface for peripheral devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12918393A JP2630198B2 (en) | 1993-05-31 | 1993-05-31 | Broadcast bus interface for peripheral devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06337836A true JPH06337836A (en) | 1994-12-06 |
JP2630198B2 JP2630198B2 (en) | 1997-07-16 |
Family
ID=15003200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12918393A Expired - Fee Related JP2630198B2 (en) | 1993-05-31 | 1993-05-31 | Broadcast bus interface for peripheral devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2630198B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6957285B2 (en) | 1998-12-30 | 2005-10-18 | Emc Corporation | Data storage system |
US7003601B1 (en) | 2000-03-31 | 2006-02-21 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board |
US7007194B1 (en) | 2000-06-29 | 2006-02-28 | Emc Corporation | Data storage system having point-to-point configuration |
US7010575B1 (en) | 2000-03-31 | 2006-03-07 | Emc Corporation | Data storage system having separate data transfer section and message network having bus arbitration |
US7117275B1 (en) | 1999-01-04 | 2006-10-03 | Emc Corporation | Data storage system having separate data transfer section and message network |
-
1993
- 1993-05-31 JP JP12918393A patent/JP2630198B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6957285B2 (en) | 1998-12-30 | 2005-10-18 | Emc Corporation | Data storage system |
US6988152B2 (en) | 1998-12-30 | 2006-01-17 | Emc Corporation | Data storage system |
US7117275B1 (en) | 1999-01-04 | 2006-10-03 | Emc Corporation | Data storage system having separate data transfer section and message network |
US7003601B1 (en) | 2000-03-31 | 2006-02-21 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board |
US7010575B1 (en) | 2000-03-31 | 2006-03-07 | Emc Corporation | Data storage system having separate data transfer section and message network having bus arbitration |
US7007194B1 (en) | 2000-06-29 | 2006-02-28 | Emc Corporation | Data storage system having point-to-point configuration |
Also Published As
Publication number | Publication date |
---|---|
JP2630198B2 (en) | 1997-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5892955A (en) | Control of a multi-user disk storage system | |
US4396984A (en) | Peripheral systems employing multipathing, path and access grouping | |
US7831575B2 (en) | Library virtualisation module | |
US5765200A (en) | Logical positioning within a storage device by a storage controller | |
US4471457A (en) | Supervisory control of peripheral subsystems | |
US5548788A (en) | Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory | |
US20070233700A1 (en) | Storage cluster system, data processing method, and program | |
EP1006445A2 (en) | Dynamically expandable storage unit array system | |
JPH0683749A (en) | Input and output system | |
EP1246050A2 (en) | Storage system | |
US8078809B2 (en) | System for accessing an offline storage unit through an online storage unit | |
US20060168412A1 (en) | Method for controlling storage device controller, storage device controller, and program | |
JP2550311B2 (en) | Multiple control system of magnetic disk | |
JP2723022B2 (en) | Disk device interface and control method thereof | |
JP2000112666A (en) | Disk controller | |
JPH06337836A (en) | Multiple address type bus interface for peripheral equipment | |
EP1126366A2 (en) | Storage apparatus and access control method | |
JPH0844649A (en) | Data processor | |
US5636188A (en) | Data transmission circuit for disk storage apparatus | |
JP3526700B2 (en) | Compound computer system | |
JP3499938B2 (en) | I / O device sharing system between multiple systems with different protocols | |
JP2755103B2 (en) | Storage device access method | |
JPH10161919A (en) | Information processing system, and information input/ output control method | |
JPH02302860A (en) | Peripheral controller | |
JPH04373054A (en) | Filing device controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
LAPS | Cancellation because of no payment of annual fees |