[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06283566A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06283566A
JPH06283566A JP6577793A JP6577793A JPH06283566A JP H06283566 A JPH06283566 A JP H06283566A JP 6577793 A JP6577793 A JP 6577793A JP 6577793 A JP6577793 A JP 6577793A JP H06283566 A JPH06283566 A JP H06283566A
Authority
JP
Japan
Prior art keywords
film
opening
psg
electrode wiring
sin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6577793A
Other languages
English (en)
Inventor
Ken Meguro
謙 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6577793A priority Critical patent/JPH06283566A/ja
Publication of JPH06283566A publication Critical patent/JPH06283566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】表面保護膜のSiＮ膜とその下の応力緩衝用ＰＳ
Ｇ膜に開口部を明け、Al電極配線のパッド部を形成する
場合に、ＰＳＧ膜に含まれるりんから生ずるＨＰＯ3 に
よりAlの腐食が起こるのを防止する。 【構成】ＰＳＧ膜の開口部における縁とパッド部のAl電
極配線の露出部の間にSiＮ膜の開口部における縁が来る
ようにしてＰＳＧ膜の縁が露出しないようにする。その
ためには、ＰＳＧ膜に開口部を明けたのちその上にSiＮ
膜を成膜し、ＰＳＧ膜の開口部よりせまい開口部を明け
るか、ＰＳＧ膜とSiＮ膜を積層し、両膜に同一形状の開
口部を明けたのち、再度SiＮ膜を成膜し、前記の開口部
よりせまい開口部を明ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板上のAl電極
配線に形成されたパッド部にAl線がボンディングされる
半導体集積回路などの半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】半導体基板上の金属電極と外部との接続
のために、パッド部において金線あるいはAl線を用いる
リード線を熱圧着あるいは超音波併用熱圧着によりボン
ディングすることは広く行われている。図２は半導体集
積回路のAlパッド部の形成工程を示し、同図(a) は熱酸
化、フォトリソグラフィ、不純物導入、熱拡散等をくり
かえすことにより、ｐ層、ｎ層からなる半導体素子構造
を形成したシリコン基板１の上に、SiＯ2 あるいはりん
ガラス (ＰＳＧ) よりなる絶縁膜２を介してのAl層のパ
ターニングによりAl電極配線３を形成した状態を示す。
同図(b) では、その上に２ないし４モル％のりんを含む
ＰＳＧ膜４を介して窒化シリコン (SiＮ) 膜５を積層す
る。SiＮ膜は、外部より侵入する水分の防止、被覆樹脂
の応力から集積回路チップを守る働きをし、ＰＳＧ膜４
は、硬いSiＮ膜５と軟らかいAl電極配線との中間にあっ
て応力を緩和する働きをする。このあと、フォトリソグ
ラフィにより選択的にSiＮ膜５、ＰＳＧ膜を除去し、ワ
イヤボンディングを行うパッド部６を露出させた状態を
同図(c) に示す。
【０００３】
【発明が解決しようとする課題】ところで、例えばＳ.
Ｍ. ＳZe著「超ＬＳＩテクノロジー」星雲社刊行、p402
に記載されているように、Alは腐食しやすい材料であ
り、プラズマＣＶＤや反応性エッチングの反応残渣であ
る塩素などが水蒸気と反応し、Alを腐食する。さらに、
図２に示すようにSiＮ膜５とＰＳＧ膜４の２層保護膜が
存在する場合は、ＰＳＧ中の過剰なりんは、表面でＨＰ
Ｏ3 を形成し、りん濃度を２〜４モル％に抑えたとして
も、露出したAlとの腐食反応は起こり、問題となってい
る。
【０００４】本発明の目的は、上記の問題を解決し、Al
電極配線の腐食を防止できる半導体装置およびその製造
方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板上に形成されたAl電極配線
がSiＮからなる表面保護膜およびその下に介在するＰＳ
Ｇ膜の開口部において露出する半導体装置において、Si
Ｎ膜の開口部がＰＳＧ膜の開口部内に設けられ、ＰＳＧ
膜の縁部とAl電極配線の露出部との間にSiＮ膜の縁部が
存在するものとする。そして、そのような半導体装置の
製造方法は、ＰＳＧ膜を成膜し、開口部を明けたのち、
SiＮ膜を成膜し、ＰＳＧ膜の開口部よりせまい開口部を
明けるか、あるいはＰＳＧ膜とSiＮ膜を積層したのち、
両膜に同一形状の開口部を明け、次いでその上にSiＮ膜
を再度成膜し、前記開口部よりせまい開口部を明けるも
のとする。その場合、ＰＳＧ膜の厚さが100nm 〜300nm
であり、ＰＳＧ膜に隣接するSiＮ膜の厚さが500nm 〜10
00nm、再度成膜するSiＮ膜の厚さが200nm 〜500nmであ
ることが有効である。
【０００６】
【作用】ＰＳＧ膜がAl電極配線露出部に接しておらず、
その間にSiＮ膜が存在することにより、ＰＳＧ膜が露出
していないので水蒸気との反応によりＨＰＯ3 が生ずる
ことがなく、Al電極配線の腐食を防止できる。
【０００７】
【実施例】以下、図２と共通の部分に同一の符号を付し
た図１、図３を引用して本発明の実施例について述べ
る。図１に示す実施例では、図２(a) と同様半導体素子
構造を形成したシリコン基板１上に約１μｍ厚、４〜６
％のりんを含むＰＳＧ膜２を介して約１μｍ厚のAl電極
配線３を形成〔図１(a) 〕、次いで図１(b) のように２
〜４％のりんを含むＰＳＧ膜４を約200nm の厚さに形成
する。図１(c) でＰＳＧ膜４をパターニングして開口部
41を明けたのち、図１(d) でSiＮ膜５を１μｍ程度成長
させる。このあと図１(e) に示すように、フォトリソグ
ラフィによりSiＮ膜５にＰＳＧ膜４の開口部41よりせま
い開口部を明け、ＰＳＧ膜４の縁部をSiＮ膜５で覆うよ
うにしてAl電極配線３のパッド部６を露出させる。フォ
トリソグラフィをプロキシミティ露出で行う場合には、
ＰＳＧ膜４の開口部41より５〜10μｍ内側にSiＮ膜５を
開口させるマスクを用いる。
【０００８】図３に示す実施例では、同図(a) 、(b) 、
(c) に示す工程は図２(a) 、(b) 、(c) に示す工程と同
じで、ＰＳＧ膜４およびその上のSiＮ膜５にフォトリソ
グラフィによりエッチングして開口部51を形成するが、
そのあと図２(d) に示すように、さらに薄いSiＮ膜７を
積層したのち、SiＮ膜５およびＰＳＧ膜４の開口部51の
５〜10μｍ内側にSiＮ膜７の開口部を明け、パッド部６
を形成する。この場合、最初のSiＮ膜５の厚さは500nm
〜1000nm、最表面のSiＮ膜７の厚さは200nm 〜500nm と
する。
【０００９】
【発明の効果】本発明によれば、ワイヤボンディングに
よる接続を行うパッド部で露出するAl電極配線がＰＳＧ
に含まれるりんから生ずるＨＰＯ3 によって腐食される
のを、ＰＳＧに明けられる開口部の内側に上層のSiＮ膜
の開口部が来るようにして、ＰＳＧ膜の縁とAl電極配線
露出部の間にSiＮ膜の縁が介在させることにより防ぐこ
とができた。これにより、半導体装置、特に半導体集積
回路の信頼性が向上した。
【図面の簡単な説明】
【図１】本発明の一実施例のパッド部形成工程を(a) か
ら(e) への順に示す断面図
【図２】従来のバッド部形成工程を(a) 、(b) 、(c) の
順に示す断面図
【図３】本発明の異なる実施例のパッド部形成工程を
(a) から(d) への順に示す断面図
【符号の説明】
１ シリコン基板 ２、４ ＰＳＧ膜 ３ Al電極配線 ５、７ SiＮ膜 ６ パッド部 ４１ ＰＳＧ膜開口部 ５１ SiＮ膜、ＰＳＧ膜開口部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成されたアルミニウム電
    極配線が窒化シリコンからなる表面保護膜およびその下
    に介在するりんガラス (ＰＳＧ) 膜の開口部において露
    出するものにおいて、窒化シリコン膜の開口部がりんガ
    ラス膜の開口部内に設けられ、りんガラス膜の縁部とア
    ルミニウム電極配線の露出部との間に窒化シリコン膜の
    縁部が存在することを特徴とする半導体装置。
  2. 【請求項２】りんガラス膜を成膜し、開口部を明けたの
    ち、窒化シリコン膜を成膜し、りんガラス膜の開口部よ
    りせまい開口部を明けることを特徴とする請求項１記載
    の半導体装置の製造方法。
  3. 【請求項３】りんガラス膜と窒化シリコン膜を積層した
    のち、両膜に同一形状の開口部を明け、次いでその上に
    窒化シリコン膜を再度成膜し、前記開口部よりせまい開
    口部を明ける請求項１記載の半導体装置の製造方法。
  4. 【請求項４】りんガラス膜の厚さが100nm 〜300nm であ
    る請求項２あるいは３記載の半導体装置の製造方法。
  5. 【請求項５】りんガラス膜に隣接する窒化シリコン膜の
    厚さが500nm 〜1000nmである請求項２、３あるいは４記
    載の半導体装置の製造方法。
  6. 【請求項６】再度成膜する窒化シリコン膜の厚さが200n
    m 〜500nm である請求項３、４あるいは５記載の半導体
    装置の製造方法。
JP6577793A 1993-03-25 1993-03-25 半導体装置およびその製造方法 Pending JPH06283566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6577793A JPH06283566A (ja) 1993-03-25 1993-03-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6577793A JPH06283566A (ja) 1993-03-25 1993-03-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06283566A true JPH06283566A (ja) 1994-10-07

Family

ID=13296811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6577793A Pending JPH06283566A (ja) 1993-03-25 1993-03-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06283566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008093626A1 (ja) * 2007-02-01 2010-05-20 株式会社村田製作所 チップ素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008093626A1 (ja) * 2007-02-01 2010-05-20 株式会社村田製作所 チップ素子およびその製造方法

Similar Documents

Publication Publication Date Title
US4733289A (en) Resin-molded semiconductor device using polyimide and nitride films for the passivation film
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US7151312B2 (en) Semiconductor device and method of manufacturing the same
US8049343B2 (en) Semiconductor device and method of manufacturing the same
JPS6221266B2 (ja)
US7244635B2 (en) Semiconductor device and method of manufacturing the same
US4112196A (en) Beam lead arrangement for microelectronic devices
JPH07114214B2 (ja) 半導体装置
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JPS59210656A (ja) 半導体装置
JPH06283566A (ja) 半導体装置およびその製造方法
JPH01316949A (ja) 腐食耐性ボンディング・パッド
JP2674567B2 (ja) 半導体装置
JPH05226405A (ja) 半導体装置
JP2001176966A (ja) 半導体装置
JPS6322464B2 (ja)
JP4740536B2 (ja) 半導体装置およびその製造方法
JPS60167432A (ja) 半導体装置
KR0146066B1 (ko) 반도체 소자의 패드 보호막 형성방법
JPH07201909A (ja) 半導体装置
JP3230909B2 (ja) 半導体装置およびその製造方法
JPH06333977A (ja) 半導体装置及びその製造方法
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
WO2022064551A1 (ja) 半導体集積回路
JP3726529B2 (ja) 半導体装置