JPH06242469A - 光弁用半導体装置とその製造方法 - Google Patents
光弁用半導体装置とその製造方法Info
- Publication number
- JPH06242469A JPH06242469A JP2948993A JP2948993A JPH06242469A JP H06242469 A JPH06242469 A JP H06242469A JP 2948993 A JP2948993 A JP 2948993A JP 2948993 A JP2948993 A JP 2948993A JP H06242469 A JPH06242469 A JP H06242469A
- Authority
- JP
- Japan
- Prior art keywords
- light valve
- crystal silicon
- single crystal
- semiconductor device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 高速動作可能な駆動回路を内蔵した小型の光
弁装置を形成できる光弁用半導体装置及びその製造方法
を提供することを目的とする。 【構成】 単結晶シリコン基板１０１上に形成された画
素領域１０４と駆動回路１０３を同一チップ内に内蔵し
た光弁用半導体装置において、画素領域下の単結晶シリ
コン基板のみを除去し、光透過を可能としたことを特徴
とする。
弁装置を形成できる光弁用半導体装置及びその製造方法
を提供することを目的とする。 【構成】 単結晶シリコン基板１０１上に形成された画
素領域１０４と駆動回路１０３を同一チップ内に内蔵し
た光弁用半導体装置において、画素領域下の単結晶シリ
コン基板のみを除去し、光透過を可能としたことを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は光弁装置、特にアクティ
ブマトリクス型及び単純マトリクス型の光弁用半導体装
置及びその製造方法に関する。
ブマトリクス型及び単純マトリクス型の光弁用半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来、光弁装置としては、ポリシリコン
またはアモルファスシリコンをスイッチトランジスタと
したものが知られていた。
またはアモルファスシリコンをスイッチトランジスタと
したものが知られていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
光弁装置では駆動回路が内蔵されておらず、別に製造し
た駆動用ＩＣと外部で接続する必要があった。このた
め、システムとしては実装コストが上乗せされ、また接
続部は、１００μｍ以上のピッチでパッド部を形成しな
ければならないため、装置の小型化ができないという問
題点があった。
光弁装置では駆動回路が内蔵されておらず、別に製造し
た駆動用ＩＣと外部で接続する必要があった。このた
め、システムとしては実装コストが上乗せされ、また接
続部は、１００μｍ以上のピッチでパッド部を形成しな
ければならないため、装置の小型化ができないという問
題点があった。
【０００４】また、一部ポリシリコンを材料に駆動回路
内蔵型の光弁装置も知られているが駆動回路もポリシリ
コンで形成されているため、高速、高駆動力の回路が形
成できないという問題点があった。本発明は、上記課題
を解消して高速動作可能な駆動回路を内蔵した小型の光
弁装置を形成できる光弁用半導体装置及びその製造方法
を提供することを目的とする。
内蔵型の光弁装置も知られているが駆動回路もポリシリ
コンで形成されているため、高速、高駆動力の回路が形
成できないという問題点があった。本発明は、上記課題
を解消して高速動作可能な駆動回路を内蔵した小型の光
弁装置を形成できる光弁用半導体装置及びその製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置が上
記目的を達成するために採用した主な手段は、単結晶シ
リコン基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素領域
下の単結晶シリコン基板のみを駆動回路及び画素領域を
ＩＣプロセスを用いて形成した後に除去し、光透過を可
能としたことを特徴とする。
記目的を達成するために採用した主な手段は、単結晶シ
リコン基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素領域
下の単結晶シリコン基板のみを駆動回路及び画素領域を
ＩＣプロセスを用いて形成した後に除去し、光透過を可
能としたことを特徴とする。
【０００６】製造方法としては、ＩＣプロセスにより単
結晶シリコン基板上に駆動回路と画素領域を形成した
後、透明な支持基板と接着する工程と、画素領域下の単
結晶シリコン基板をあらかじめ形成されたエッチングス
トップ層を残してエッチング除去する工程とを有するこ
とを特徴とする。
結晶シリコン基板上に駆動回路と画素領域を形成した
後、透明な支持基板と接着する工程と、画素領域下の単
結晶シリコン基板をあらかじめ形成されたエッチングス
トップ層を残してエッチング除去する工程とを有するこ
とを特徴とする。
【０００７】
【作用】本発明の半導体装置は、従来のポリシリコンま
たはアモルファスシリコンをスイッチトランジスタとし
た光弁装置に比べて高速動作可能な駆動回路を内蔵した
小型の光弁装置を形成できる光弁用半導体装置を得るこ
とができる。
たはアモルファスシリコンをスイッチトランジスタとし
た光弁装置に比べて高速動作可能な駆動回路を内蔵した
小型の光弁装置を形成できる光弁用半導体装置を得るこ
とができる。
【０００８】
【実施例】以下、図面を参照して本発明の好適な実施例
を説明する。図１は本発明の光弁用半導体装置による光
弁装置の一実施例を示す模式的断面図である。単結晶シ
リコン基板１０１上に駆動回路１０３と画素領域１０４
とが形成され、画素領域１０４にはシリコン酸化膜より
なるエッチングストップ層１０２が形成されている。ま
た単結晶シリコン基板１０１は保護絶縁膜１０８及び透
明な接着剤層１０５を介して支持基板１０６に固着され
ている。支持基板１０６は透明性絶縁物、例えばガラス
石英サファイア等よりなる、さらに画素領域１０４下の
単結晶シリコン基板１０１は除去され、配向膜２０１が
エッチングストップ層１０２下に形成されている。そし
て対向電極２０４及び配向膜２０１を有する対向基板２
０５との間に液晶層２０３をシール２０２により挟持す
る構造をとる。
を説明する。図１は本発明の光弁用半導体装置による光
弁装置の一実施例を示す模式的断面図である。単結晶シ
リコン基板１０１上に駆動回路１０３と画素領域１０４
とが形成され、画素領域１０４にはシリコン酸化膜より
なるエッチングストップ層１０２が形成されている。ま
た単結晶シリコン基板１０１は保護絶縁膜１０８及び透
明な接着剤層１０５を介して支持基板１０６に固着され
ている。支持基板１０６は透明性絶縁物、例えばガラス
石英サファイア等よりなる、さらに画素領域１０４下の
単結晶シリコン基板１０１は除去され、配向膜２０１が
エッチングストップ層１０２下に形成されている。そし
て対向電極２０４及び配向膜２０１を有する対向基板２
０５との間に液晶層２０３をシール２０２により挟持す
る構造をとる。
【０００９】なお本実施例では、アクティブマトリクス
型を例にしており、各画素ごとにアモルファスシリコ
ン、ポリシリコンあるいは単結晶シリコンよりなるスイ
ッチトランジスタ５０１を有し、スイッチトランジスタ
５０１のドレイン領域に連続して同一材料の画素電極５
０２が形成されている。そして、配線３０２は駆動回路
１０３と接続されており、供給された信号に従いスイッ
チトランジスタ５０１のＯＮ・ＯＦＦを行う。図示しな
いが、単純マトリクス型の場合にはスイッチ素子を持た
ない構造となる。
型を例にしており、各画素ごとにアモルファスシリコ
ン、ポリシリコンあるいは単結晶シリコンよりなるスイ
ッチトランジスタ５０１を有し、スイッチトランジスタ
５０１のドレイン領域に連続して同一材料の画素電極５
０２が形成されている。そして、配線３０２は駆動回路
１０３と接続されており、供給された信号に従いスイッ
チトランジスタ５０１のＯＮ・ＯＦＦを行う。図示しな
いが、単純マトリクス型の場合にはスイッチ素子を持た
ない構造となる。
【００１０】図１の実施例によれば、駆動回路１０３は
単結晶シリコン基板１０１上に形成されているため高速
動作が可能である。また駆動回路１０３と画素領域１０
４とはＩＣプロセス中に互いに配線されているので、数
μｍピッチでの接続が可能であり、従来は光弁装置と別
に製造した駆動用ＩＣとを外部で接続するために１００
μｍ以上のピッチが必要であることに比べると、著しい
微細化が可能であり、接続部が無いので信頼性も向上す
る。
単結晶シリコン基板１０１上に形成されているため高速
動作が可能である。また駆動回路１０３と画素領域１０
４とはＩＣプロセス中に互いに配線されているので、数
μｍピッチでの接続が可能であり、従来は光弁装置と別
に製造した駆動用ＩＣとを外部で接続するために１００
μｍ以上のピッチが必要であることに比べると、著しい
微細化が可能であり、接続部が無いので信頼性も向上す
る。
【００１１】なお、エッチングストップ層１０２は、シ
リコン酸化膜に代えて、シリコン窒化膜あるいは、これ
らの複合膜としてもよい。図２（ａ）〜（ｃ）は、本発
明の光弁用半導体装置の製造方法の工程順断面図であ
る。簡単のため、駆動回路１０３及び画素領域１０４内
の構造は、詳細図１を参照するとして省略する。
リコン酸化膜に代えて、シリコン窒化膜あるいは、これ
らの複合膜としてもよい。図２（ａ）〜（ｃ）は、本発
明の光弁用半導体装置の製造方法の工程順断面図であ
る。簡単のため、駆動回路１０３及び画素領域１０４内
の構造は、詳細図１を参照するとして省略する。
【００１２】図２（ａ）に示したように、通常のＩＣプ
ロセスを用いて単結晶シリコン基板１０１上に駆動回路
１０３と画素領域１０４とを形成する。画素領域１０４
にはシリコン酸化膜あるいはシリコン窒化膜あるいはそ
の複合膜よりなるエッチングストップ層１０２が形成さ
れている。またＩＣプロセス中、適当な工程で単結晶シ
リコン基板１０１の裏面にシリコン窒化膜１０７を形成
し、両面アライナー等を用いてパターニングし、画素領
域１０４に相当する部分のシリコン窒化膜１０７をエッ
チング除去しておく。図示しないが、画素領域１０４に
はアクティブマトリクス型の場合、各画素ごとにスイッ
チトランジスタを有し、単純マトリクス型の場合にはス
イッチ素子を持たない構造となる。
ロセスを用いて単結晶シリコン基板１０１上に駆動回路
１０３と画素領域１０４とを形成する。画素領域１０４
にはシリコン酸化膜あるいはシリコン窒化膜あるいはそ
の複合膜よりなるエッチングストップ層１０２が形成さ
れている。またＩＣプロセス中、適当な工程で単結晶シ
リコン基板１０１の裏面にシリコン窒化膜１０７を形成
し、両面アライナー等を用いてパターニングし、画素領
域１０４に相当する部分のシリコン窒化膜１０７をエッ
チング除去しておく。図示しないが、画素領域１０４に
はアクティブマトリクス型の場合、各画素ごとにスイッ
チトランジスタを有し、単純マトリクス型の場合にはス
イッチ素子を持たない構造となる。
【００１３】また、単結晶シリコン基板１０１にＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を
用いると、画素のスイッチトランジスタが単結晶シリコ
ンにより形成されたアクティブマトリクス型の光弁用半
導体装置を得ることができる。このとき、駆動回路は、
画素領域のスイッチトランジスタと同一のＳＯＩ単結晶
シリコン薄膜上に形成しても良いし、又は、駆動回路部
のみＳＯＩ単結晶シリコン薄膜及びＳｉＯ2 等よりなる
埋込み絶縁膜を除去し、ＳＯＩ基板の支持側の厚い単結
晶シリコン基板上に形成してもよい。ＳＯＩ基板として
は、２枚の単結晶シリコン基板を絶縁層を介して、貼り
合わせ、熱処理により強固に接着した後、一方の単結晶
シリコン基板を所要の膜厚まで薄膜化して得られる、い
わゆる貼り合わせウェハが通常の単結晶と等しい高品質
（結晶欠陥が少ない）を有しているので望ましい。
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を
用いると、画素のスイッチトランジスタが単結晶シリコ
ンにより形成されたアクティブマトリクス型の光弁用半
導体装置を得ることができる。このとき、駆動回路は、
画素領域のスイッチトランジスタと同一のＳＯＩ単結晶
シリコン薄膜上に形成しても良いし、又は、駆動回路部
のみＳＯＩ単結晶シリコン薄膜及びＳｉＯ2 等よりなる
埋込み絶縁膜を除去し、ＳＯＩ基板の支持側の厚い単結
晶シリコン基板上に形成してもよい。ＳＯＩ基板として
は、２枚の単結晶シリコン基板を絶縁層を介して、貼り
合わせ、熱処理により強固に接着した後、一方の単結晶
シリコン基板を所要の膜厚まで薄膜化して得られる、い
わゆる貼り合わせウェハが通常の単結晶と等しい高品質
（結晶欠陥が少ない）を有しているので望ましい。
【００１４】次に、図２（ｂ）に示したように、単結晶
シリコン基板１０１を接着剤層１０５を介して支持基板
１０６を接着する。 ここで接着剤層１０５と支持基板
１０６は透明材料であるため光透過型の装置、例えば光
弁用基板を作製できる。次に、図２（ｃ）に示すよう
に、シリコン窒化膜１０７をマスクとして画素領域１０
４下の単結晶シリコン基板１０１をエッチング除去す
る。このエッチングはエッチャントにＫＯＨ溶液やヒド
ラジン溶液を用いることにより行われ、シリコン酸化膜
あるいはシリコン窒化膜あるいはその複合膜よりなるエ
ッチングストップ層１０２が露出した時点で進行が止ま
る。なお、シリコン窒化膜に代えて、図２（ｂ）に示し
た工程の後、単結晶シリコン基板１０１の裏面にＫＯＨ
溶液等のエッチャントマスクとなる樹脂を塗布し、両面
アライナー等を用いて画素領域１０４に相当する部分の
みをパターニングし、除去しても良く、この場合は図２
（ａ）におけるＩＣプロセス中に単結晶シリコン基板１
０１裏面にシリコン窒化膜を形成する必要はなくなる。
シリコン基板１０１を接着剤層１０５を介して支持基板
１０６を接着する。 ここで接着剤層１０５と支持基板
１０６は透明材料であるため光透過型の装置、例えば光
弁用基板を作製できる。次に、図２（ｃ）に示すよう
に、シリコン窒化膜１０７をマスクとして画素領域１０
４下の単結晶シリコン基板１０１をエッチング除去す
る。このエッチングはエッチャントにＫＯＨ溶液やヒド
ラジン溶液を用いることにより行われ、シリコン酸化膜
あるいはシリコン窒化膜あるいはその複合膜よりなるエ
ッチングストップ層１０２が露出した時点で進行が止ま
る。なお、シリコン窒化膜に代えて、図２（ｂ）に示し
た工程の後、単結晶シリコン基板１０１の裏面にＫＯＨ
溶液等のエッチャントマスクとなる樹脂を塗布し、両面
アライナー等を用いて画素領域１０４に相当する部分の
みをパターニングし、除去しても良く、この場合は図２
（ａ）におけるＩＣプロセス中に単結晶シリコン基板１
０１裏面にシリコン窒化膜を形成する必要はなくなる。
【００１５】以上により本発明の光弁用半導体装置が完
成する。さらに液晶セル組工程を加えると図１に示した
光弁装置を形成することが可能である。また液晶セル組
工程の容易化を目的として、図２（ｃ）の工程の後、バ
ックラップ（研磨）等により残った単結晶シリコン基板
を駆動回路の特性を害さない範囲まで薄膜化してもよ
い。
成する。さらに液晶セル組工程を加えると図１に示した
光弁装置を形成することが可能である。また液晶セル組
工程の容易化を目的として、図２（ｃ）の工程の後、バ
ックラップ（研磨）等により残った単結晶シリコン基板
を駆動回路の特性を害さない範囲まで薄膜化してもよ
い。
【００１６】図３は、図１に示した本発明の光弁用半導
体装置の外部との接続端子部付近を拡大した模式的断面
図である。アルミニウム等より成る接続端子３０１上に
は支持基板１０６の凹部が整合され、接続端子３０１上
には空隙４０１が形成されている。単結晶シリコン基板
１０１の他の部分においては接着剤層１０５を介して支
持基板１０６と接着されている。
体装置の外部との接続端子部付近を拡大した模式的断面
図である。アルミニウム等より成る接続端子３０１上に
は支持基板１０６の凹部が整合され、接続端子３０１上
には空隙４０１が形成されている。単結晶シリコン基板
１０１の他の部分においては接着剤層１０５を介して支
持基板１０６と接着されている。
【００１７】図３の実施例によれば、ウェハ状態からチ
ップに切り出す際に、支持基板１０６を接続端子３０１
に及ばないようにハーフカットすることにより接続端子
３０１上にかかる支持基板１０６をはじき飛ばすことが
可能である。これにより本発明の光弁用半導体装置と外
部との電気的接続が簡単に行える。また、図２（ｃ）に
示した製造工程において、エッチャントにＫＯＨ溶液や
ヒドラジン溶液を用い、画素領域１０４下の単結晶シリ
コン基板１０１をエッチング除去する際に、単結晶シリ
コン基板１０１の表面側の接続端子３０１は支持基板１
０６によって完全に覆うことができるためエッチング工
程による表面側の損傷を完全にに防止することができ
る。
ップに切り出す際に、支持基板１０６を接続端子３０１
に及ばないようにハーフカットすることにより接続端子
３０１上にかかる支持基板１０６をはじき飛ばすことが
可能である。これにより本発明の光弁用半導体装置と外
部との電気的接続が簡単に行える。また、図２（ｃ）に
示した製造工程において、エッチャントにＫＯＨ溶液や
ヒドラジン溶液を用い、画素領域１０４下の単結晶シリ
コン基板１０１をエッチング除去する際に、単結晶シリ
コン基板１０１の表面側の接続端子３０１は支持基板１
０６によって完全に覆うことができるためエッチング工
程による表面側の損傷を完全にに防止することができ
る。
【００１８】
【発明の効果】上述したように本発明によれば、駆動回
路は通常のＩＣに用いられる高品質の単結晶シリコン基
板上に形成されているため高速動作が可能である。また
駆動回路と画素領域とはＩＣプロセス中に互いに配線さ
れているので、数μｍピッチでの接続が可能であり、従
来は光弁装置と別に製造した駆動用ＩＣとを外部で接続
するために１００μｍ以上のピッチが必要であることに
比べると、著しい微細化が可能であり、接続部が無いの
で信頼性も向上する。このように従来のポリシリコンま
たはアモルファスシリコンをスイッチトランジスタとし
たアクティブマトリクス型の光弁装置やスイッチ素子を
持たない単純マトリクス型の光弁装置に比べて高速動作
可能な駆動回路を内蔵した小型の光弁装置を形成できる
光弁用半導体装置を得ることができる。
路は通常のＩＣに用いられる高品質の単結晶シリコン基
板上に形成されているため高速動作が可能である。また
駆動回路と画素領域とはＩＣプロセス中に互いに配線さ
れているので、数μｍピッチでの接続が可能であり、従
来は光弁装置と別に製造した駆動用ＩＣとを外部で接続
するために１００μｍ以上のピッチが必要であることに
比べると、著しい微細化が可能であり、接続部が無いの
で信頼性も向上する。このように従来のポリシリコンま
たはアモルファスシリコンをスイッチトランジスタとし
たアクティブマトリクス型の光弁装置やスイッチ素子を
持たない単純マトリクス型の光弁装置に比べて高速動作
可能な駆動回路を内蔵した小型の光弁装置を形成できる
光弁用半導体装置を得ることができる。
【図１】本発明の光弁用半導体装置による光弁装置の一
実施例を示す模式的断面図である。
実施例を示す模式的断面図である。
【図２】本発明の光弁用半導体装置の製造方法の工程順
断面図である。
断面図である。
【図３】本発明の光弁用半導体装置の外部との接続端子
部付近の模式的断面図である。
部付近の模式的断面図である。
１０１ 単結晶シリコン基板 １０２ エッチングストップ層 １０３ 駆動回路 １０４ 画素領域 １０５ 接着剤層 １０６ 支持基板 １０７ シリコン窒化膜 １０８ 保護絶縁膜 ２０１ 配向膜 ２０２ シール ２０３ 液晶層 ２０４ 対向電極 ２０５ 対向基板 ３０１ 接続端子 ４０１ 空隙
Claims (7)
- 【請求項１】 単結晶シリコン基板上に形成された画素
領域と駆動回路を同一チップ内に内蔵した光弁用半導体
装置において、画素領域下の該単結晶シリコン基板は除
去され、光透過を可能としたことを特徴とする光弁用半
導体装置。 - 【請求項２】 該画素領域は各画素ごとにスイッチトラ
ンジスタを有するアクティブマトリクス型であることを
特徴とする請求項１記載の光弁用半導体装置。 - 【請求項３】 該画素領域はスイッチ素子を持たない単
純マトリクス型であることを特徴とする請求項１記載の
光弁用半導体装置。 - 【請求項４】 該エッチングストップ層は、シリコン酸
化膜、シリコン窒化膜、または、シリコン酸化膜とシリ
コン窒化膜との複合膜のいずれか一つからなることを特
徴とする請求項１ないし４記載の光弁用半導体装置。 - 【請求項５】 外部と電気的接続を行うための接続端子
部が、該駆動回路に接近して該単結晶シリコン基板上に
形成され、該単結晶シリコン基板上には支持基板が接着
された光弁用半導体装置であって、該単結晶シリコン基
板上の該接続端子部は該支持基板と接着されていないこ
とを特徴とする請求項１記載の光弁用半導体装置。 - 【請求項６】 エッチングストップ層が形成された単結
晶シリコン基板上に駆動回路と画素領域を形成する工程
と、該駆動回路と画素領域上に透明な支持基板を接着す
る工程と、該画素領域の下方の該単結晶シリコン基板を
該エッチングストップ層を残して、エッチング除去する
工程とからなる光弁用半導体装置の製造方法。 - 【請求項７】 該エッチングストップ層は、シリコン酸
化膜、シリコン窒化膜、またはシリコン酸化膜とシリコ
ン窒化膜との複合膜のいずれか一つからなることを特徴
とする請求項６記載の光弁用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948993A JPH06242469A (ja) | 1993-02-18 | 1993-02-18 | 光弁用半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948993A JPH06242469A (ja) | 1993-02-18 | 1993-02-18 | 光弁用半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06242469A true JPH06242469A (ja) | 1994-09-02 |
Family
ID=12277494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2948993A Pending JPH06242469A (ja) | 1993-02-18 | 1993-02-18 | 光弁用半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06242469A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009042559A (ja) * | 2007-08-09 | 2009-02-26 | Citizen Finetech Miyota Co Ltd | 透過型液晶表示素子の製造方法、透過型液晶表示素子及び液晶プロジェクタ |
-
1993
- 1993-02-18 JP JP2948993A patent/JPH06242469A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009042559A (ja) * | 2007-08-09 | 2009-02-26 | Citizen Finetech Miyota Co Ltd | 透過型液晶表示素子の製造方法、透過型液晶表示素子及び液晶プロジェクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736768A (en) | Single crystal silicon arrayed devices for display panels | |
| US6414783B2 (en) | Method of transferring semiconductors | |
| US5362671A (en) | Method of fabricating single crystal silicon arrayed devices for display panels | |
| US5702963A (en) | Method of forming high density electronic circuit modules | |
| US6143582A (en) | High density electronic circuit modules | |
| JP3584035B2 (ja) | 石英基板上の単結晶シリコン・アイランド作製方法 | |
| US6187605B1 (en) | Method of forming a semiconductor device for a light valve | |
| US5258320A (en) | Single crystal silicon arrayed devices for display panels | |
| US6093577A (en) | Low temperature adhesion bonding method for composite substrates | |
| JP3211995B2 (ja) | 半導体装置の製造方法 | |
| US5633176A (en) | Method of producing a semiconductor device for a light valve | |
| JP2824818B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH10293322A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06242469A (ja) | 光弁用半導体装置とその製造方法 | |
| JP3076880B2 (ja) | 光弁用半導体装置とその製造方法 | |
| KR100306043B1 (ko) | Vlsi-급결정형반도체기판제조방법 | |
| JPS6145221A (ja) | 画像表示用装置及びその製造方法 | |
| JP3154100B2 (ja) | 液晶画像表示装置の製造方法 | |
| JP3342732B2 (ja) | 光弁用半導体装置の製造方法 | |
| JP4677707B2 (ja) | 電気光学装置用薄膜トランジスタアレイ基板の製造方法 | |
| KR100292974B1 (ko) | 반도체장치와그제조방법 | |
| JP2633402B2 (ja) | 液晶表示装置の製造方法 | |
| JP2004246028A (ja) | デバイスの製造方法及びこれを用いて製造されたデバイス、複合基板の製造方法、電気光学装置、並びに電子機器 | |
| JPH06289421A (ja) | 液晶表示素子とその製造方法 |