[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06236952A - Manufacture of sealed semiconductor device, and sealed semiconductor device - Google Patents

Manufacture of sealed semiconductor device, and sealed semiconductor device

Info

Publication number
JPH06236952A
JPH06236952A JP5313027A JP31302793A JPH06236952A JP H06236952 A JPH06236952 A JP H06236952A JP 5313027 A JP5313027 A JP 5313027A JP 31302793 A JP31302793 A JP 31302793A JP H06236952 A JPH06236952 A JP H06236952A
Authority
JP
Japan
Prior art keywords
lead
molding
semiconductor device
lead frame
shaped member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5313027A
Other languages
Japanese (ja)
Inventor
Toshihiro Matsunaga
俊博 松永
Masayuki Shirai
優之 白井
Takayuki Okinaga
隆幸 沖永
Hitoshi Horiuchi
整 堀内
Koji Emata
孝司 江俣
Makoto Komata
誠 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP5313027A priority Critical patent/JPH06236952A/en
Publication of JPH06236952A publication Critical patent/JPH06236952A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To eliminate the removal of resin burrs by forming a lead frame provided with a plurality of long leads and forming a blocking bank by aligning a strip-shaped member on the mold line of the lead frame and adhering the member almost vertical to the lengthwise direction of the lead. CONSTITUTION:For a lead frame 1, a strip-shaped member 9 is adhered at a clamping position of a lead 6 to be clamped by the mold die of a mold device permitting the adjacent lead 6 to be alternately connected. Namely, the strip- shaped member 9 is aligned so as to permit the edge closer to the first edge of an inner lead 6a to be on the mold line ML or on the inner side of the line, and is adhered almost vertical to the lengthwise direction of the lead 6 on the lead 6 so as to form a blocking bank. Since an adhesive layer 9b is inserted between the leads 6, resin 7 injected during a mold process is prevented from leaking from the mold die 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は封止半導体装置の製造方
法および封止半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an encapsulated semiconductor device and an encapsulated semiconductor device.

【0002】[0002]

【従来の技術】従来、モールドタイプの半導体装置の製
造におけるモールド工程においてモールド材がアウタリ
ード部の間からはみ出すのを防止するため、図21に示
すように、リードフレーム31のモールドラインMLの
外側に形成されたリード36を相互に連結するようなダ
ムバー40が設けられている。
2. Description of the Related Art Conventionally, in order to prevent a molding material from protruding from between outer lead portions in a molding process in manufacturing a mold type semiconductor device, as shown in FIG. A dam bar 40 is provided to connect the formed leads 36 to each other.

【0003】すなわち、モールド時において、射出され
たモールド材はこのダムバー40によって、それ以上の
はみ出しが阻止されるようになっている。
That is, at the time of molding, the ejected molding material is prevented by the dam bar 40 from further protruding.

【0004】そして、このようなリードフレーム31で
は、モールド後に、リード36間を絶縁するためダムバ
ー40の切断が必要である。
In such a lead frame 31, it is necessary to cut the dam bar 40 after the molding to insulate the leads 36 from each other.

【0005】上述と同様のダムバーを備えたリードフレ
ームを用いた半導体装置の製造方法は、たとえば米国特
許第3,762,039号公報(1973年10月2日
発行)に、特にその第2図および第6図とその関連説明
に示されている。
A method of manufacturing a semiconductor device using a lead frame having a dam bar similar to the one described above is disclosed in, for example, US Pat. No. 3,762,039 (issued on Oct. 2, 1973), especially in FIG. And FIG. 6 and its associated description.

【0006】[0006]

【発明が解決しようとする課題】しかし、微細ピッチ
(たとえば0.3mmピッチ、またはそれ以下のピッチ)で
多ピンの半導体装置に用いられるリードフレーム31の
ように、リード36の間隔が非常に狭いリードフレーム
31では、ダムバー40の切断用刃の作成限界、ダムバ
ー40の切断時の切断用刃とリード36との位置合わせ
精度の限界等のためダムバー40の切断そのものが困難
となり、そもそもダムバー40を設けることは実用的で
はなくなる。
However, as in the lead frame 31 used in a multi-pin semiconductor device with a fine pitch (for example, a pitch of 0.3 mm or less), the spacing between the leads 36 is very narrow. In the lead frame 31, it is difficult to cut the dam bar 40 itself due to the limitation of the cutting blade of the dam bar 40, the accuracy of alignment between the cutting blade and the lead 36 when cutting the dam bar 40, and the like. It would be impractical to provide.

【0007】さらに、図21に示された従来のリードフ
レーム31では、モールド工程においてモールド材がパ
ッケージ外周からはみ出すために、モールド後に、この
はみ出したモールド材(レジンバリ)を除去する必要が
ある。しかし、リード36が細くなるとレジンバリの除
去中にリード36の変形が生じたり、パッケージおよび
リード36から切り離されたレジンバリがリード成形治
具とリード36との間に挟まってリード成形不良を起こ
したり、切り離されたレジンバリがリード36の他の部
分に付着してリード実装時に接触不良を生じたりするの
で、レジンバリの除去は格別の慎重さが必要とされる工
程となる。
Further, in the conventional lead frame 31 shown in FIG. 21, since the molding material protrudes from the outer periphery of the package in the molding process, it is necessary to remove the protruding molding material (resin burr) after the molding. However, when the lead 36 becomes thin, the lead 36 may be deformed during the removal of the resin burr, or the resin burr separated from the package and the lead 36 may be sandwiched between the lead forming jig and the lead 36 to cause a lead forming failure. The separated resin burr adheres to other parts of the lead 36 and may cause a contact failure when the lead is mounted. Therefore, the removal of the resin burr becomes a step requiring extra caution.

【0008】一方、リードフレーム31にダムバー40
の代わりにリードフレーム31のリード36上にリード
36の長さ方向にほぼ垂直に貼付されたテープを用いる
こともできるが、このようなリードフレームでも同様に
レジンバリが生じるため、これを除去する必要がある。
なお、ダムバー40の代わりにテープを用いることにつ
いては、たとえば実開昭62−114456号公報(昭
和62年7月21日公開)に提案されている。
On the other hand, the dam bar 40 is attached to the lead frame 31.
It is also possible to use a tape adhered on the lead 36 of the lead frame 31 almost perpendicularly to the length direction of the lead 36, but such a lead frame also has a resin burr, and therefore it is necessary to remove it. There is.
The use of a tape instead of the dam bar 40 has been proposed, for example, in Japanese Utility Model Publication No. 62-114456 (published on July 21, 1987).

【0009】したがって、ダムバーの設けられていない
リードフレームを用い、しかもレジンバリの除去が不要
になれば、ダムバーの切断が不要となって上述の不具合
点が解消されることになる。
Therefore, if the lead frame having no dam bar is used and the removal of the resin burr is not necessary, the dam bar is not required to be cut and the above-mentioned problems are solved.

【0010】そこで、本発明の目的は、ダムバーを具備
しないタイプのリードフレームを用いた封止半導体装置
に関する技術を提供することにある。
Therefore, an object of the present invention is to provide a technique relating to a sealed semiconductor device using a lead frame of a type having no dam bar.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
The typical ones of the inventions disclosed in the present application will be outlined below.

【0013】すなわち、本発明の封止半導体装置の製造
方法は、リードと半導体チップとを電気的に接続する第
1の端部を有してモールド材に封止されるインナリード
部と、半導体チップと外部とを電気的に接続する第2の
端部を有するとともに第2の端部側以外の位置において
は相互に分離され、且つモールド材から突出されるアウ
タリード部とをそれぞれ有する複数個の細長いリードを
備えたリードフレームを形成し、粘着性電気的絶縁材か
らなる帯状部材を、このリードフレームのモールドライ
ン上に位置させてリードの長さ方向にほぼ直角に付着
し、帯状部材の少なくとも一部を加圧してリード間に押
し込んで、隣接するインナリード部の少なくとも一部分
間にブロッキングバンクを形成し、半導体チップをリー
ドフレームに固定し、半導体チップとリードとの間を電
気的に接続し、ブロッキングバンクと半導体チップとを
備えたリードフレームをモールド装置の所要の位置に配
置してモールド装置を閉鎖することによりリードフレー
ムを締め付け、モールド装置にモールド材を注入して、
ブロッキングバンクによりモールド材がモールド装置の
外に漏れることを阻止しつつインナリード部と半導体チ
ップとを封止するものである。
That is, according to the method of manufacturing an encapsulated semiconductor device of the present invention, an inner lead portion which has a first end portion for electrically connecting a lead and a semiconductor chip and is encapsulated in a molding material, and a semiconductor A plurality of outer leads, each having a second end electrically connecting the chip to the outside and being separated from each other at a position other than the second end, and protruding from the molding material. A lead frame having elongated leads is formed, and a strip-shaped member made of an adhesive electrical insulating material is positioned on the mold line of the lead frame and attached at a substantially right angle to the length direction of the lead, and at least the strip-shaped member is formed. Part of the inner leads are pressed under pressure to form a blocking bank between at least a part of adjacent inner leads, and the semiconductor chip is fixed to the lead frame. The lead frame is tightened by electrically connecting the semiconductor chip and the lead, disposing the lead frame including the blocking bank and the semiconductor chip at a required position of the molding apparatus, and closing the molding apparatus. Inject the molding material into
The blocking bank prevents the molding material from leaking out of the molding apparatus and seals the inner lead portion and the semiconductor chip.

【0014】また、本発明の封止半導体装置は、所定の
集積回路が形成された半導体チップと、インナリード部
とアウタリード部とが形成されてこの半導体チップに電
気的に接続された細長いリードと、リードのインナリー
ド部と半導体チップとが封止されるモールド材とを有
し、アウタリード部がモールド材から突出され、隣接す
るリードの少なくともインナリード部の一部分間に、一
部がモールド材の周縁部に挟まれた電気的絶縁材のブロ
ッキングバンクが形成されているものである。
The sealed semiconductor device of the present invention includes a semiconductor chip having a predetermined integrated circuit formed therein, and an elongated lead having an inner lead portion and an outer lead portion formed therein and electrically connected to the semiconductor chip. A molding material in which the inner lead portion of the lead and the semiconductor chip are sealed, the outer lead portion is projected from the molding material, and at least a portion of the inner lead portion of the adjacent lead is partially covered with the molding material. A blocking bank of an electrically insulating material sandwiched between the peripheral portions is formed.

【0015】[0015]

【作用】上記のような封止半導体装置の技術によれば、
モールド時においては、リード間に形成されたブロッキ
ングバンクの働きにより、モールド装置内に射出された
モールド材がモールド装置から漏れることが防止され
る。
According to the technique of the sealed semiconductor device as described above,
At the time of molding, the function of the blocking bank formed between the leads prevents the molding material injected into the molding device from leaking from the molding device.

【0016】また、リードフレームにダムバーが形成さ
れていなくても、モールド工程においてレジンバリは生
じない。さらに、ブロッキングバンクは絶縁性を有して
いるので、半導体装置にこのブロッキングバンクが残っ
ていてもリードの相互間が電気的に接続されることはな
い。
Even if the dam bar is not formed on the lead frame, resin burrs do not occur in the molding process. Further, since the blocking bank has an insulating property, the leads are not electrically connected to each other even if the blocking bank remains in the semiconductor device.

【0017】[0017]

【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
Embodiments of the present invention will now be described in more detail with reference to the drawings.

【0018】(実施例1)図1は本発明の一実施例であ
る封止半導体装置の製造における帯状部材のリードフレ
ーム上への付着状態を示す平面図、図2は図1のII−II
線に沿う断面図、図3は図2のリードフレーム上の帯状
部材からベースフィルムを取り除いた状態を示す断面
図、図4は図1のリードフレームを用いた半導体装置の
モールド工程前における帯状部材の加圧状態を示す説明
図、図5は図1のリードフレームを用いた半導体装置の
モールド工程を示す説明図、そして、図6は図1のリー
ドフレームを用いて製造された封止半導体装置の正面図
である。
(Embodiment 1) FIG. 1 is a plan view showing a state in which a strip-shaped member is attached onto a lead frame in the manufacture of a sealed semiconductor device according to an embodiment of the present invention, and FIG. 2 is a line II-II in FIG.
2 is a sectional view showing a state in which the base film is removed from the strip-shaped member on the lead frame in FIG. 2, and FIG. 4 is a strip-shaped member before the molding step of the semiconductor device using the lead frame in FIG. 5 is an explanatory view showing a pressed state of the semiconductor device, FIG. 5 is an explanatory view showing a molding process of a semiconductor device using the lead frame of FIG. 1, and FIG. 6 is a sealed semiconductor device manufactured using the lead frame of FIG. FIG.

【0019】図1に示すように、本実施例のリードフレ
ーム1は半導体チップ2がボンディングされるダイパッ
ト(タブ)3が中央に位置し、このダイパット3はタブ
吊リード4によってフレーム外枠5に連結されるように
して支持されている。フレーム外枠5からは、このダイ
パット3に向かって、それとは接触しない複数本の細長
いリード6が略放射状に形成されている。
As shown in FIG. 1, the lead frame 1 of this embodiment has a die pad (tab) 3 to which a semiconductor chip 2 is bonded, located at the center, and the die pad 3 is attached to a frame outer frame 5 by a tab suspension lead 4. It is supported so as to be connected. A plurality of elongated leads 6 that are not in contact with the die pad 3 are formed substantially radially from the frame outer frame 5 toward the die pad 3.

【0020】リード6のそれぞれには、レジン(モール
ド材)7(図5)に封止されるインナリード部6aとモ
ールド材7から突出されるアウタリード部6bとがそれ
ぞれ形成されている。インナリード部6aにはリード6
と半導体チップ2との電気的な接続のための領域を与え
る第1の端部6a1 が設けられ、アウタリード部6bに
は半導体チップ2と外部との電気的な接続のための領域
を与える第2の端部6b1 が設けられている。
Each of the leads 6 is formed with an inner lead portion 6a sealed in a resin (molding material) 7 (FIG. 5) and an outer lead portion 6b protruding from the molding material 7. The lead 6 is provided on the inner lead portion 6a.
Is provided with a first end portion 6a 1 for providing an area for electrical connection between the semiconductor chip 2 and the semiconductor chip 2, and the outer lead portion 6b is provided with an area for providing an area for electrical connection between the semiconductor chip 2 and the outside. Two ends 6b 1 are provided.

【0021】リード6のアウタリード部6bは、リード
6のインナリード部6aとアウタリード部6bとの境界
線であるモールドラインMLより外側では、第2の端部
6b1 の近傍のフレーム外枠5の部分を除いて相互に分
離されている。
The outer lead portion 6b of the lead 6 is located outside the mold line ML, which is a boundary line between the inner lead portion 6a of the lead 6 and the outer lead portion 6b, of the frame outer frame 5 near the second end portion 6b 1 . Except for the parts, they are separated from each other.

【0022】そして、前記のダイパット3、タブ吊リー
ド4およびリード6のインナリード部6aがモールド時
におけるレジン7の封止領域とされている。
The die pad 3, the tab suspension lead 4 and the inner lead portion 6a of the lead 6 serve as a sealing region for the resin 7 during molding.

【0023】したがって、本実施例のリードフレーム1
にはダムバー(タイバー)は形成されておらず、代わり
に、リード6におけるモールド装置のモールド金型8の
クランプ部8a(図4)によって締め付けられる締付部
位Pに帯状部材9が、隣接するリード6を相互に連結す
るように付着されている。すなわち、帯状部材9は、リ
ード6のインナリード部6aの第1の端部6a1 に近い
方の縁がリード6のモールドラインML上か、あるいは
それより内側に位置するようにして、リード6上にその
長さ方向にほぼ直角に付着される。
Therefore, the lead frame 1 of this embodiment
Is not formed with a dam bar (tie bar), and instead, the strip-shaped member 9 is adjacent to the tightening portion P which is tightened by the clamp portion 8a (FIG. 4) of the molding die 8 of the molding apparatus of the lead 6. 6 are attached so that they are interconnected. That is, the strip-shaped member 9 is arranged such that the edge of the inner lead portion 6a of the lead 6 closer to the first end 6a 1 is positioned on the mold line ML of the lead 6 or inside thereof. Attached on top of it at approximately right angles to its length.

【0024】この帯状部材9は、図2に示されるよう
に、ベースフィルム9aとこのベースフィルム9aに接
着された粘着層9bとから構成されている。そして、ベ
ースフィルム9aはたとえばポリイミド系の樹脂からな
り、粘着層9bは絶縁性、およびモールド工程における
温度に耐える耐熱性を有する材料、たとえばエポキシ系
の樹脂からなる。この粘着層9bは、後述するモールド
工程におけるレジン7の押し出し(注入圧)に耐え得る
ようになっている。
As shown in FIG. 2, the strip-shaped member 9 is composed of a base film 9a and an adhesive layer 9b adhered to the base film 9a. The base film 9a is made of, for example, a polyimide resin, and the adhesive layer 9b is made of a material having an insulating property and heat resistance to withstand the temperature in the molding process, for example, an epoxy resin. The adhesive layer 9b can withstand the extrusion (injection pressure) of the resin 7 in the molding step described later.

【0025】また、図2および図3に示すように、粘着
層9bはほぼリードフレーム1相当の厚さとされてお
り、帯状部材9はリードフレーム1に付着された後、粘
着層9bのベースフィルム9aとリードフレーム1に対
する接着力の差により、ベースフィルム9aが粘着層9
bから剥離可能とされている。
As shown in FIGS. 2 and 3, the adhesive layer 9b has a thickness substantially equivalent to that of the lead frame 1, and the strip-shaped member 9 is attached to the lead frame 1 and then the base film of the adhesive layer 9b. 9 a and the lead frame 1 due to a difference in adhesive force,
It can be peeled off from b.

【0026】次に、帯状部材9が付着されたリードフレ
ーム1は、帯状部材9のベースフィルム9aが剥離され
た上で、図4に示すように、モールド装置のモールド金
型8にセットされる。したがって、リードフレーム1上
には粘着層9bのみが残ることになる。
Next, the lead frame 1 to which the strip-shaped member 9 is attached is set in the molding die 8 of the molding apparatus after the base film 9a of the strip-shaped member 9 is peeled off, as shown in FIG. . Therefore, only the adhesive layer 9b remains on the lead frame 1.

【0027】次いで、図5に示すように、上下のモール
ド金型8が接合すると、そのモールド金型8のクランプ
部8aがリード6の締付部位Pの粘着層9b(図1)の
少なくとも一部を押圧し、この押圧された粘着層9bは
隣接するリード6間に押し込まれ、リード6間に電気的
絶縁性を有するブロッキングバンク9b1 が形成され
る。ここで、上下のモールド金型8による押圧力はたと
えば1つの金型当たり30tとし、金型温度はたとえば
170〜180℃とすることができる。
Next, as shown in FIG. 5, when the upper and lower mold dies 8 are joined, the clamp portion 8a of the mold dies 8 becomes at least one of the adhesive layers 9b (FIG. 1) at the tightening portion P of the lead 6. The pressure-sensitive adhesive layer 9b is pressed between adjacent leads 6 to form a blocking bank 9b 1 having electrical insulation between the leads 6. Here, the pressing force of the upper and lower molding dies 8 can be, for example, 30 t per one die, and the die temperature can be 170 to 180 ° C., for example.

【0028】ここで、前記のように、粘着層9bは耐熱
性を有し、しかもレジン7の押し出し(注入力)に耐え
得る作用をする。したがって、リード6間に押し込まれ
た粘着層9bにより形成されたブロッキングバンク9b
1 は、モールド工程中に射出されたレジン7がモールド
金型8から漏れるのを防止する。すなわち、ブロッキン
グバンク9b1 は、本実施例では電気的絶縁性を有する
樹脂からなり、従来のダムバーの役割をする。
Here, as described above, the adhesive layer 9b has heat resistance and, moreover, has the function of withstanding the extrusion (pouring force) of the resin 7. Therefore, the blocking bank 9b formed by the adhesive layer 9b pressed between the leads 6 is formed.
1 prevents the resin 7 injected during the molding process from leaking from the molding die 8. That is, the blocking bank 9b 1 is made of a resin having an electrically insulating property in this embodiment, and functions as a conventional dam bar.

【0029】そして、モールド金型8内へのレジン7の
射出が終了して、再びモールド金型8が開かれたときに
モールド工程が完了する。
Then, when the injection of the resin 7 into the molding die 8 is completed and the molding die 8 is opened again, the molding process is completed.

【0030】この時に、ブロッキングバンク9b1 によ
りレジン7の漏れが防止されているので、リードフレー
ム1のモールドラインMLの外側に形成されるダムバー
が設けられていないため、レジンバリが発生しない。さ
らに、ブロッキングバンク9b1 は絶縁性を有している
ので、図6に示すように、リード6が所定の形状に成形
されて完成された半導体パッケージにブロッキングバン
ク9b1 が残っていても、リード6の相互間が電気的に
接続されることはない。
At this time, since the resin 7 is prevented from leaking by the blocking bank 9b 1, a dam bar formed outside the mold line ML of the lead frame 1 is not provided, so that resin burr does not occur. Further, since the blocking bank 9b 1 has an insulating property, even if the blocking bank 9b 1 remains in the semiconductor package completed by molding the leads 6 into a predetermined shape as shown in FIG. The six terminals are not electrically connected to each other.

【0031】(実施例2)図7は本発明の他の実施例で
ある封止半導体装置の製造における帯状部材のリードフ
レーム上への付着状態を示す平面図、図8は図7のVIII
−VIII線に沿う断面図、図9および図10は図7に示す
リードフレームに付着された帯状部材の平坦化処理工程
を示す断面図、図11は図10の要部断面図、図12は
帯状部材が平坦化処理されたリードフレームを示す断面
図、図13は図12の要部斜視図、図14〜図20は帯
状部材が平坦化処理されたリードフレームによる半導体
装置の製造工程を示す断面図および平面図である。
(Embodiment 2) FIG. 7 is a plan view showing a state in which a strip-shaped member is attached onto a lead frame in the manufacture of a sealed semiconductor device according to another embodiment of the present invention, and FIG. 8 is a line VIII in FIG.
9 is a sectional view showing a flattening process step of the strip-shaped member attached to the lead frame shown in FIG. 7, FIG. 11 is a sectional view of an essential part of FIG. 10, and FIG. FIG. 13 is a cross-sectional view showing a lead frame whose band-shaped member is flattened, FIG. 13 is a perspective view of an essential part of FIG. 12, and FIGS. 14 to 20 show a manufacturing process of a semiconductor device using a lead frame whose band-shaped member is flattened. It is a sectional view and a plan view.

【0032】図7に示すように、本実施例におけるリー
ドフレーム11上には、前記実施例1と同様の位置関係
で帯状部材12が設けられており、従来のリードフレー
ムにみられるようなダムバーは形成されていない。図7
および図8に示すように、帯状部材12は、耐熱性、絶
縁性および熱可塑性を有するベースフィルム(ポリイミ
ド系フィルム)12aと、その上に形成された、同じく
耐熱性、絶縁性および熱可塑性を有する粘着層(エポキ
シ系樹脂)12bとから構成され、モールドラインML
を跨ぐようにしてリードフレーム11上に付着されてい
る。
As shown in FIG. 7, the strip-shaped member 12 is provided on the lead frame 11 in this embodiment in the same positional relationship as in the first embodiment, and the dam bar as seen in the conventional lead frame is provided. Is not formed. Figure 7
As shown in FIG. 8, the strip-shaped member 12 includes a base film (polyimide film) 12a having heat resistance, insulation and thermoplasticity, and heat resistance, insulation and thermoplasticity formed on the base film 12a. Mold line ML composed of adhesive layer (epoxy resin) 12b
It is attached on the lead frame 11 so as to straddle over.

【0033】このリードフレーム11に付着された帯状
部材12の平坦化(クランプ)処理は次のような工程で
行われる。
The flattening (clamping) process of the strip-shaped member 12 attached to the lead frame 11 is performed in the following steps.

【0034】まず、図9に示すように、リードフレーム
11はたとえば300℃程度に加熱された下方に位置す
るクランプ金型15上に置かれ、付着された帯状部材1
2(図7)は同様の温度に加熱される。このとき、帯状
部材12の粘着層12bは熱硬化性のために変形しない
が、ベースフィルム12aは熱可塑性のために高温にな
るほど軟化していく。
First, as shown in FIG. 9, the lead frame 11 is placed on a clamp die 15 located below and heated to, for example, about 300.degree.
2 (FIG. 7) is heated to a similar temperature. At this time, the adhesive layer 12b of the belt-shaped member 12 is not deformed due to thermosetting property, but the base film 12a is softened as the temperature becomes higher because of the thermoplastic property.

【0035】図10に示すように、この状態で上方に位
置するクランプ金型14と前記した下方に位置するクラ
ンプ金型15とを密着させることにより約1t(すなわ
ち、モールド時押圧力の1/30程度)の押圧力で帯状
部材12をクランプして耐熱性、絶縁性を有するブロッ
キングバンク12cを形成する。この時、帯状部材12
のクランプされた部分は、クランプ圧力により変形して
リード18間に押し込まれるが、帯状部材12自体が軟
化しているために挿入力によってリード18が変形する
ことはない。
As shown in FIG. 10, in this state, the upper clamp metal mold 14 and the lower clamp metal mold 15 are brought into close contact with each other to make about 1 t (that is, 1 / t of the pressing force at the time of molding). The band-shaped member 12 is clamped with a pressing force of about 30) to form the blocking bank 12c having heat resistance and insulation. At this time, the belt-shaped member 12
The clamped portion of is deformed by the clamp pressure and pushed between the leads 18, but the lead 18 is not deformed by the insertion force because the band-shaped member 12 itself is softened.

【0036】ここで、クランプ時におけるクランプ金型
14,15と帯状部材12およびモールドラインMLの
位置関係は、図11に明示するような状態になる。すな
わち、クランプ金型14,15のクランプ部は、帯状部
材12のモールドラインMLより外側の領域、あるいは
モールドラインMLより内側に位置するインナリード部
18aとアウタリード部18bとの境界線CLより外側
の領域、あるいは帯状部材12の全領域となる。
Here, the positional relationship among the clamp dies 14, 15 and the belt-shaped member 12 and the mold line ML during clamping is as shown in FIG. That is, the clamp parts of the clamp dies 14 and 15 are located outside the mold line ML of the strip-shaped member 12 or outside the boundary line CL between the inner lead part 18a and the outer lead part 18b located inside the mold line ML. The region or the entire region of the belt-shaped member 12 is formed.

【0037】クランプ金型14,15により少なくとも
その一部分がクランプ(平坦化)されてリード18に押
し込まれ、ブロッキングバンク12cとされた帯状部材
12は、図12および図13に示すように、リードフレ
ーム11面に対して平坦化される。ここで、クランプ工
程は封止工程とは別個独立に行われるため、このクラン
プ工程の温度および押圧力は、封止工程における温度お
よび押圧力とは無関係に、つまり独立して設定すること
が可能になる。すなわち、クランプのための温度および
押圧力は、リード18の不用意な変形や配置ずれを生じ
ることなく所望のブロッキングバンク12cを形成する
ことができる最適な条件に設定することができる。
At least a part thereof is clamped (flattened) by the clamp dies 14 and 15 and pushed into the lead 18, and the band-shaped member 12 formed into the blocking bank 12c is a lead frame as shown in FIGS. 12 and 13. The 11th surface is flattened. Since the clamping process is performed separately from the sealing process, the temperature and the pressing force of the clamping process can be set independently of the temperature and the pressing force in the sealing process, that is, independently. become. That is, the temperature and the pressing force for the clamp can be set to the optimum conditions capable of forming the desired blocking bank 12c without causing the careless deformation or the displacement of the lead 18.

【0038】このようなクランプによってブロッキング
バンク12cが形成されたリードフレーム11には、図
14に示すように、ダイパッド17に半導体チップ16
がダイボンディングされる。このダイボンディングは、
ブロッキングバンク12cの耐熱温度以下で後工程のレ
ジンモールド工程における温度以上において行われる。
In the lead frame 11 on which the blocking bank 12c is formed by such a clamp, as shown in FIG. 14, the semiconductor chip 16 is attached to the die pad 17.
Are die-bonded. This die bonding is
It is carried out at a temperature not higher than the heat resistant temperature of the blocking bank 12c and at a temperature not lower than the temperature in the resin molding process of the subsequent process.

【0039】ダイボンディング後は、図15に示すよう
に、半導体チップ16のボンディングパッド(図示せ
ず)とリードフレーム11のリード18とが、ボンディ
ングワイヤ19により電気的に接続される。
After die bonding, as shown in FIG. 15, the bonding pad (not shown) of the semiconductor chip 16 and the lead 18 of the lead frame 11 are electrically connected by the bonding wire 19.

【0040】ワイヤボンディングされたリードフレーム
11はレジンモールド封止工程に移される。
The wire-bonded lead frame 11 is transferred to a resin mold sealing step.

【0041】まず、半導体チップ16と電気的に接続さ
れたリードフレーム11は、たとえば170℃程度に加
熱された上方および下方のモールド金型20,21によ
り、1つの金型当たり約30tの押圧力でクランプされ
る。この時、図16に示すように、リードフレーム11
に設けられたブロッキングバンク12cの平坦部の少な
くとも一部分がモールド金型20,21によりクランプ
されるようになっているので、ブロッキングバンク12
cの設けられたリードフレーム11は、ブロッキングバ
ンク12cの各平坦化された部分がモールドラインML
を跨ぐように、あるいはリード18の長さ方向から見た
各平坦化された部分の対向する縁がモールドラインM
L、すなわち、モールド金型20,21のクランプ部の
最内周上にあるように位置決めされる。
First, the lead frame 11 electrically connected to the semiconductor chip 16 is pressed by the upper and lower mold dies 20 and 21 heated to, for example, about 170.degree. Is clamped at. At this time, as shown in FIG.
Since at least a part of the flat portion of the blocking bank 12c provided in the mold is clamped by the molding dies 20 and 21, the blocking bank 12c
In the lead frame 11 provided with c, each flattened portion of the blocking bank 12c is a mold line ML.
Or the opposite edge of each flattened portion as seen from the length direction of the lead 18 is formed on the mold line M.
It is positioned so as to be on L, that is, on the innermost circumference of the clamp portion of the molding dies 20 and 21.

【0042】次に、図17に示すように、閉じられたモ
ールド金型20,21によって構成されたキャビティ2
3内にレジン(モールド材)22が充填される。この
時、図16のXVIII −XVIII 線に沿う断面図である図1
8に示すように、帯状部材12の一部あるいは全部がリ
ード18間に押し込まれてブロッキングバンク12cが
形成されているので、このブロッキングバンク12cに
よりモールド工程中にレジン22がモールド金型20,
21の外部に漏れることはない。
Next, as shown in FIG. 17, the cavity 2 constituted by the closed molding dies 20 and 21.
A resin (molding material) 22 is filled in the inside 3. 1 is a sectional view taken along line XVIII-XVIII of FIG. 16 at this time.
As shown in FIG. 8, a part or the whole of the belt-shaped member 12 is pressed between the leads 18 to form the blocking bank 12c. Therefore, the resin 22 is molded by the blocking bank 12c during the molding process.
21 does not leak outside.

【0043】そして、レジン22が硬化後、リードフレ
ーム11がモールド金型20,21から取り出される。
取り出し後においては、図19(a),(b)および
(c)に示す位置にあるブロッキングバンク12cは絶
縁性を有しているので、従来における封止工程後のダム
バーのように、これを除去する必要はない。したがっ
て、従来のようなダムバーの切断時におけるレジンバリ
やレジン屑も発生しない。
After the resin 22 is hardened, the lead frame 11 is taken out of the molding dies 20, 21.
After being taken out, the blocking bank 12c at the positions shown in FIGS. 19A, 19B and 19C has an insulating property, so that the blocking bank 12c is removed like a dam bar after the conventional sealing step. No need to remove. Therefore, there is no generation of resin burr or resin waste when cutting the dam bar as in the conventional case.

【0044】封止後には、図20(a)および(b)に
示すように、リードフレーム11のフレーム外枠24
(図19(c))を切断し、封止部から突出されている
アウタリード部18bの成形を行って最終的に半導体装
置が完成される。なお、このアウタリード部18bの成
形の際も、レジンバリやレジン屑が発生していないので
良好な成形を行うことができる。
After sealing, as shown in FIGS. 20A and 20B, the frame outer frame 24 of the lead frame 11 is formed.
(FIG. 19C) is cut, and the outer lead portion 18b protruding from the sealing portion is molded to finally complete the semiconductor device. Even when the outer lead portion 18b is formed, good molding can be performed because no resin burr or resin dust is generated.

【0045】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0046】たとえば、前記実施例で用いられた粘着層
9b,12bはたとえばエポキシ系の樹脂からなるもの
であるが、これに限定されるものではなく、絶縁性、耐
熱性およびレジン7,22の押し出しに耐え得る程度の
粘性を備えているものであればよく、たとえば熱硬化性
の材料を用いることもできる。
For example, the adhesive layers 9b and 12b used in the above-mentioned embodiment are made of, for example, an epoxy resin, but are not limited to this, and the insulating properties, heat resistance, and the resin 7, 22 are not limited thereto. Any material can be used as long as it has a viscosity that can withstand extrusion, and for example, a thermosetting material can be used.

【0047】また、この粘着層9b,12bはモールド
金型8,20,21のクランプ部により少なくとも一部
が押圧される幅をもてばよく、そして、リード6,18
への付着は、前記実施例のようにベースフィルム9a,
12aを用いることなく、直接リード6,18上に付着
させるようにしてもよい。
The adhesive layers 9b and 12b should have a width such that at least a part of them is pressed by the clamp portions of the molding dies 8, 20, and 21, and the leads 6, 18 are provided.
Adhesion to the base film 9a, as in the above embodiment,
Instead of using 12a, it may be directly attached to the leads 6 and 18.

【0048】さらに、前記実施例で用いられたベースフ
ィルム9a,12aはポリイミド系の樹脂には限定され
ず、粘着層9b,12bとの剥離が可能である限り種々
のものを用いることができる。また、このベースフィル
ム9a,12aはモールド工程の前に剥離されるもので
あるから、特に絶縁性を有する必要もない。
Further, the base films 9a and 12a used in the above embodiments are not limited to polyimide resins, and various types can be used as long as they can be peeled off from the adhesive layers 9b and 12b. Further, since the base films 9a and 12a are peeled off before the molding step, they do not need to have an insulating property.

【0049】実施例2における加熱温度の300℃およ
びクランプ圧力の1tはこれに限定される性格の数値で
はなく、クランプ後にリード18が変形しないように帯
状部材12の軟化特性で任意の値に決定されるものであ
る。また、同じく実施例2では、リードフレーム11の
状態でクランプ金型14,15によりブロッキングバン
ク12cを形成して半導体装置の製造を行ったが、この
ブロッキングバンク12cの形成は、モールド工程の
前、すなわちボンディングパッドをリード18との間の
電気的な接続を行った後であってモールド工程の前の段
階で行うこともできる。
The heating temperature of 300 ° C. and the clamping pressure of 1 t in the second embodiment are not numerical values limited to these values, and are set to arbitrary values by the softening characteristics of the belt-shaped member 12 so that the leads 18 are not deformed after clamping. It is what is done. Similarly, in the second embodiment, the semiconductor device is manufactured by forming the blocking bank 12c with the clamp molds 14 and 15 in the state of the lead frame 11, but the blocking bank 12c is formed before the molding step. That is, it can be performed after the electrical connection between the bonding pad and the lead 18 is made and before the molding step.

【0050】なお、本実施例におけるリードフレーム
1,11は、対向する2側面にアウタリード部6b,1
8bが形成される2方向リードタイプであるが、他の形
態のリードフレームに用いてもよい。
In the lead frames 1 and 11 of this embodiment, the outer lead portions 6b and 1 are provided on the two opposite side surfaces.
Although it is a two-way lead type in which 8b is formed, it may be used for lead frames of other forms.

【0051】[0051]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.

【0052】(1).ブロッキングバンクの働きにより、モ
ールド工程において、射出されたモールド材がモールド
金型から漏れることが防止される。
(1) The function of the blocking bank prevents the injected molding material from leaking from the molding die in the molding process.

【0053】(2).したがって、リードフレームにダムバ
ーが形成されていなくても、モールド工程後においてモ
ールド材を除去する必要がなくなるので、ダムバーの切
断工程およびはみ出したレジンバリの除去工程が省略で
き、低コスト化を実現することができる。
(2) Therefore, even if the dam bar is not formed on the lead frame, it is not necessary to remove the molding material after the molding process, so that the dam bar cutting process and the protruding resin burr removing process can be omitted. Cost reduction can be realized.

【0054】(3).また、微細ピッチ多ピンのLSIに用
いられるリードフレームのように、リードの間隔が非常
に狭いリードフレームでも、リードが変形するおそれの
あるダムバーの切断工程およびレジンバリの除去工程が
不要になるので、安定した品質のモールド状態を実現す
ることができる。
(3) Further, even in a lead frame having a very narrow lead interval such as a lead frame used in a fine-pitch multi-pin LSI, the dam bar cutting process and the resin burr removal that may deform the leads are removed. Since no process is required, it is possible to realize a stable molded state.

【0055】(4).さらに、ブロッキングバンクは絶縁性
を有しているので、半導体装置にこのブロッキングバン
クが残留していてもリードの相互間が電気的に接続され
ることがなく、モールド工程後に半導体装置から突出し
ているブロッキングバンクの部分を除去する必要もな
い。
(4) Further, since the blocking bank has an insulating property, the leads are not electrically connected to each other even if the blocking bank remains in the semiconductor device, and the molding process is performed. It is not necessary to remove the part of the blocking bank that protrudes from the semiconductor device later.

【0056】(5).上記ダムバー切断、レジンバリ除去工
程の省略により、低コストでリードの変形のない良好な
品質の半導体装置を製造することができる。
(5). By omitting the dam bar cutting and resin burr removal steps, it is possible to manufacture a semiconductor device of good quality at low cost and without lead deformation.

【0057】(6).微細ピッチ多ピンのLSIに用いられ
るリードフレームを、容易に実現することができる。
(6). A lead frame used for a fine pitch multi-pin LSI can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1による封止半導体装置の製造
における帯状部材のリードフレーム上への付着状態を示
す平面図である。
FIG. 1 is a plan view showing a state in which a strip-shaped member is attached to a lead frame in manufacturing an encapsulated semiconductor device according to a first embodiment of the present invention.

【図2】図1のII−II線に沿う断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】図2のリードフレーム上の帯状部材からベース
フィルムを取り除いた状態を示す断面図である。
3 is a cross-sectional view showing a state where the base film is removed from the strip-shaped member on the lead frame in FIG.

【図4】図1のリードフレームを用いた半導体装置のモ
ールド工程前における帯状部材の加圧状態を示す説明図
である。
FIG. 4 is an explanatory view showing a pressed state of a belt-shaped member before a molding process of a semiconductor device using the lead frame of FIG.

【図5】図1のリードフレームを用いた半導体装置のモ
ールド工程を示す説明図である。
5A and 5B are explanatory views showing a molding process of a semiconductor device using the lead frame of FIG.

【図6】図1のリードフレームを用いて製造された封止
半導体装置の正面図である。
6 is a front view of an encapsulated semiconductor device manufactured using the lead frame of FIG.

【図7】本発明の実施例2による封止半導体装置の製造
における帯状部材のリードフレーム上への付着状態を示
す平面図である。
FIG. 7 is a plan view showing how a strip-shaped member is attached onto a lead frame in the manufacture of the sealed semiconductor device according to the second embodiment of the present invention.

【図8】図7のVIII−VIII線に沿う断面図である。8 is a cross-sectional view taken along the line VIII-VIII of FIG.

【図9】図7に示すリードフレームに付着された帯状部
材の平坦化処理工程を示す断面図である。
9 is a cross-sectional view showing a flattening process step of a strip-shaped member attached to the lead frame shown in FIG.

【図10】図7に示すリードフレームに付着された帯状
部材の平坦化処理工程を示す断面図である。
10 is a cross-sectional view showing a flattening process step of the strip-shaped member attached to the lead frame shown in FIG.

【図11】図10の要部断面図である。11 is a cross-sectional view of an essential part of FIG.

【図12】帯状部材が平坦化処理されたリードフレーム
を示す断面図である。
FIG. 12 is a cross-sectional view showing a lead frame whose band-shaped member is flattened.

【図13】図12の要部斜視図である。13 is a perspective view of an essential part of FIG.

【図14】図7に示すリードフレームに半導体チップが
ダイボンディングされた状態を示す断面図である。
14 is a cross-sectional view showing a state where a semiconductor chip is die-bonded to the lead frame shown in FIG.

【図15】図7に示すリードフレームがワイヤボンディ
ングされた状態を示す断面図である。
15 is a cross-sectional view showing a state in which the lead frame shown in FIG. 7 is wire-bonded.

【図16】図7に示すリードフレームのモールド金型に
よるクランプ状態を示す断面図である。
16 is a cross-sectional view showing a clamped state of the lead frame shown in FIG. 7 by a molding die.

【図17】図7に示すリードフレームのモールド材注入
状態を示す断面図である。
FIG. 17 is a cross-sectional view showing a state where the lead frame shown in FIG. 7 is filled with a molding material.

【図18】図16のXVIII −XVIII 線に沿う断面図であ
る。
18 is a sectional view taken along line XVIII-XVIII in FIG.

【図19】(a)は図7に示すリードフレームのモール
ド工程完了後を示す断面図、(b)はその要部斜視図、
(c)はその要部平面図である。
19 (a) is a cross-sectional view showing the lead frame shown in FIG. 7 after completion of a molding process, and FIG. 19 (b) is a perspective view of an essential part thereof.
FIG. 3C is a plan view of the relevant part.

【図20】(a)は図7に示すリードフレームのアウタ
リード部成形後を示す一部を切り欠いた斜視図、(b)
はその断面図である。
FIG. 20 (a) is a perspective view with a part cut away showing the outer lead portion of the lead frame shown in FIG. 7, after being molded;
Is a sectional view thereof.

【図21】従来のリードフレームを示す平面図である。FIG. 21 is a plan view showing a conventional lead frame.

【符号の説明】[Explanation of symbols]

1 リードフレーム 2 半導体チップ 3 ダイパッド(タブ) 4 タブ吊リード 5 フレーム外枠 6 リード 6a インナリード部 6a1 第1の端部 6b アウタリード部 6b1 第2の端部 7 レジン(モールド材) 8 モールド金型 8a クランプ部 9 帯状部材 9a ベースフィルム 9b 粘着層 9b1 ブロッキングバンク 11 リードフレーム 12 帯状部材 12a ベースフィルム 12b 粘着層 12c ブロッキングバンク 14 クランプ金型 15 クランプ金型 16 半導体チップ 17 ダイパッド 18 リード 18a インナリード部 18b アウタリード部 19 ボンディングワイヤ 20 モールド金型 21 モールド金型 22 レジン(モールド材) 23 キャビティ 24 フレーム外枠 31 リードフレーム 36 リード 40 ダムバー CL 境界線 ML モールドライン P 締付部位1 lead frame 2 semiconductor chip 3 die pad (tab) 4 tab suspension lead 5 frame outer frame 6 lead 6a inner lead portion 6a 1 first end portion 6b outer lead portion 6b 1 second end portion 7 resin (molding material) 8 mold Mold 8a Clamping part 9 Band-shaped member 9a Base film 9b Adhesive layer 9b 1 Blocking bank 11 Lead frame 12 Band-shaped member 12a Base film 12b Adhesive layer 12c Blocking bank 14 Clamping mold 15 Clamping mold 16 Semiconductor chip 17 Die pad 18 Lead 18a Inner Lead portion 18b Outer lead portion 19 Bonding wire 20 Molding die 21 Molding die 22 Resin (molding material) 23 Cavity 24 Frame outer frame 31 Lead frame 36 Lead 40 Dambar CL boundary Line ML mold line P tightening site

フロントページの続き (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 沖永 隆幸 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小俣 誠 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内Front Page Continuation (72) Inventor Yuu Shirai 2326 Imai, Ome City, Tokyo Inside Hitachi Device Development Center (72) Inventor Takayuki Okinaga 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Super LSI Engineering Co., Ltd. (72) Inventor Sei Horiuchi 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Hitate Super LSI Engineering Co., Ltd. (72) Inventor Ematata Koji 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Hirate Super Co., Ltd. within LSI Engineering Co., Ltd. (72) Makoto Omata 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Hirate LSI Engineering Co., Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 リードと半導体チップとを電気的に接続
する第1の端部を有してモールド材に封止されるインナ
リード部と、前記半導体チップと外部とを電気的に接続
する第2の端部を有するとともに前記第2の端部側での
み連通されてそれ以外の位置においては相互に分離さ
れ、且つ前記モールド材から突出されるアウタリード部
とをそれぞれ有する複数個の細長いリードを備えたリー
ドフレームを形成し、 粘着性電気的絶縁材からなる帯状部材を、前記リードフ
レームのモールドライン上に位置させて細長い前記リー
ドの長さ方向に対してほぼ直角に付着し、 前記帯状部材の少なくとも一部を加圧して前記リード間
に押し込んで、隣接する前記インナリード部の少なくと
も一部分間に前記帯状部材によるブロッキングバンクを
形成し、 半導体チップを前記リードフレームに固定し、 前記半導体チップと前記リードとの間を電気的に接続
し、 前記ブロッキングバンクと前記半導体チップとを備えた
前記リードフレームをモールド装置の所要の位置に配置
して前記モールド装置を閉鎖することにより前記リード
フレームを締め付け、 前記モールド装置に前記モールド材を注入して、前記ブ
ロッキングバンクにより前記モールド材が前記モールド
装置の外に漏れることを阻止しつつ前記リードの前記イ
ンナリード部と前記半導体チップとを封止することを特
徴とする封止半導体装置の製造方法。
1. An inner lead portion having a first end portion for electrically connecting a lead and a semiconductor chip and sealed in a molding material, and a first electrical portion for electrically connecting the semiconductor chip and the outside. A plurality of elongated leads each having two end portions, each having an outer lead portion that is communicated only at the second end portion side and is separated from each other at other positions, and that is protruded from the molding material. A strip-shaped member formed of an adhesive electrically insulating material is formed on the molding line of the lead frame, and is attached substantially at right angles to the longitudinal direction of the lead. At least a portion of the inner lead portion is pressed between the leads by forming a blocking bank of the strip-shaped member between at least a portion of the adjacent inner lead portion, A conductor chip is fixed to the lead frame, the semiconductor chip and the lead are electrically connected, and the lead frame including the blocking bank and the semiconductor chip is arranged at a required position of the molding apparatus. By tightening the lead frame by closing the molding device, injecting the molding material into the molding device, and preventing the molding material from leaking out of the molding device by the blocking bank. A method for manufacturing an encapsulated semiconductor device, comprising encapsulating the inner lead portion and the semiconductor chip.
【請求項2】 前記リードの前記インナリード部と前記
半導体チップとを封止した後に前記アウタリード部を所
定の形状に整形することを特徴とする請求項1記載の封
止半導体装置の製造方法。
2. The method of manufacturing an encapsulated semiconductor device according to claim 1, wherein the outer lead portion is shaped into a predetermined shape after the inner lead portion of the lead and the semiconductor chip are encapsulated.
【請求項3】 前記帯状部材は電気的絶縁性を有するベ
ースフィルムと、前記ベースフィルム上に形成されて電
気的絶縁性を有する粘着材よりなる粘着層とから構成さ
れ、前記帯状部材を、前記粘着層のみを残して前記ベー
スフィルムを除去して前記リード上に付着することを特
徴とする請求項1または2記載の封止半導体装置の製造
方法。
3. The strip-shaped member is composed of a base film having electrical insulation properties and an adhesive layer formed on the base film and made of an adhesive material having electrical insulation properties. 3. The method for manufacturing an encapsulated semiconductor device according to claim 1, wherein the base film is removed and only the adhesive layer is left, and the base film is attached to the leads.
【請求項4】 前記ベースフィルムはポリイミド樹脂か
らなり、前記粘着層はエポキシ樹脂からなることを特徴
とする請求項3記載の封止半導体装置の製造方法。
4. The method of manufacturing an encapsulated semiconductor device according to claim 3, wherein the base film is made of a polyimide resin, and the adhesive layer is made of an epoxy resin.
【請求項5】 モールド操作の際に前記リードフレーム
が締め付けられる押圧力よりも小さい押圧力で、且つ前
記モールド材が注入される温度よりも高い温度で前記帯
状部材の少なくとも一部が加圧されることを特徴とする
請求項1〜4のいずれか1項に記載の封止半導体装置の
製造方法。
5. At least a part of the strip-shaped member is pressurized at a pressure lower than a pressure at which the lead frame is clamped during a molding operation and at a temperature higher than a temperature at which the molding material is injected. The method for manufacturing an encapsulated semiconductor device according to any one of claims 1 to 4, wherein:
【請求項6】 前記ベースフィルムは絶縁性を有する熱
可塑性材料からなり、前記粘着層は絶縁性を有する熱可
硬化性材料からなることを特徴とする請求項3記載の封
止半導体装置の製造方法。
6. The manufacturing of a sealed semiconductor device according to claim 3, wherein the base film is made of an insulating thermoplastic material, and the adhesive layer is made of an insulating thermosetting material. Method.
【請求項7】 所定の集積回路が形成された半導体チッ
プと、インナリード部とアウタリード部とが形成されて
前記半導体チップに電気的に接続された細長いリード
と、前記リードの前記インナリード部と前記半導体チッ
プとが封止されるモールド材とを有し、前記リードの前
記アウタリード部が前記モールド材から突出され、隣接
する前記リードの少なくとも前記インナリード部の一部
分間に、一部が前記モールド材の周縁部に挟まれた電気
的絶縁材のブロッキングバンクが形成されていることを
特徴とする封止半導体装置。
7. A semiconductor chip on which a predetermined integrated circuit is formed, an elongated lead having an inner lead portion and an outer lead portion electrically connected to the semiconductor chip, and the inner lead portion of the lead. A molding material that seals the semiconductor chip, the outer lead portions of the leads are projected from the molding material, and at least a portion of the inner lead portions of the adjacent leads are partially molded by the mold. A sealed semiconductor device, characterized in that a blocking bank of an electrically insulating material sandwiched between peripheral edges of the material is formed.
【請求項8】 隣接する前記リード間に形成された前記
ブロッキングバンクは、隣接する前記リードの前記イン
ナリードの一部分間と隣接する前記リードの前記アウタ
リードの一部分間とに位置して延在され、且つ前記モー
ルド材から突出されていることを特徴とする請求項7記
載の封止半導体装置。
8. The blocking bank formed between the adjacent leads is located at a part of the inner lead of the adjacent lead and a part of the outer lead of the adjacent lead. The encapsulated semiconductor device according to claim 7, wherein the molded semiconductor device projects from the molding material.
【請求項9】 前記ブロッキングバンクは、ポリイミド
樹脂のベースフィルムと、前記ベースフィルム上に形成
されたエポキシ樹脂の粘着層とからなることを特徴とす
る請求項7または8記載の封止半導体装置。
9. The sealed semiconductor device according to claim 7, wherein the blocking bank includes a base film made of a polyimide resin and an adhesive layer made of an epoxy resin formed on the base film.
JP5313027A 1992-12-16 1993-12-14 Manufacture of sealed semiconductor device, and sealed semiconductor device Pending JPH06236952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5313027A JPH06236952A (en) 1992-12-16 1993-12-14 Manufacture of sealed semiconductor device, and sealed semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-335909 1992-12-16
JP33590992 1992-12-16
JP5313027A JPH06236952A (en) 1992-12-16 1993-12-14 Manufacture of sealed semiconductor device, and sealed semiconductor device

Publications (1)

Publication Number Publication Date
JPH06236952A true JPH06236952A (en) 1994-08-23

Family

ID=26567421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5313027A Pending JPH06236952A (en) 1992-12-16 1993-12-14 Manufacture of sealed semiconductor device, and sealed semiconductor device

Country Status (1)

Country Link
JP (1) JPH06236952A (en)

Similar Documents

Publication Publication Date Title
US6048483A (en) Resin sealing method for chip-size packages
JP3491481B2 (en) Semiconductor device and manufacturing method thereof
JP3194917B2 (en) Resin sealing method
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JPH11345915A (en) Stack package and its manufacture
JP3581814B2 (en) Resin sealing method and resin sealing device
KR20010093048A (en) A semiconductor device and a method of manufacturing the same
US5587606A (en) Lead frame having deflectable and thereby precisely removed tie bars
KR100214552B1 (en) Carrier frame and substrate and method for manufacture ball grid array and the use
JP3522177B2 (en) Method for manufacturing semiconductor device
JP2004014823A (en) Semiconductor device and its fabricating method
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3129660B2 (en) Resin sealing method and resin sealing device for SON package
JP3879823B2 (en) Thin semiconductor device molding method and mold
KR20040087924A (en) Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
US5525547A (en) Method of fabricating a molded semiconductor device having blocking banks between leads
JPH06236952A (en) Manufacture of sealed semiconductor device, and sealed semiconductor device
JP4010860B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JPH1092856A (en) Method for resin-sealing chip size package and resin-sealing device
JPH0936155A (en) Manufacture of semiconductor device
JPH08236560A (en) Semiconductor integrated circuit device and manufacture thereof
CN217334014U (en) Semiconductor device with a plurality of transistors
JP2555931B2 (en) Method for manufacturing semiconductor device
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JPH06342816A (en) Semiconductor device, its manufacture, and lead frame used therefor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020709