[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0621271A - Semiconductor package structure - Google Patents

Semiconductor package structure

Info

Publication number
JPH0621271A
JPH0621271A JP17542692A JP17542692A JPH0621271A JP H0621271 A JPH0621271 A JP H0621271A JP 17542692 A JP17542692 A JP 17542692A JP 17542692 A JP17542692 A JP 17542692A JP H0621271 A JPH0621271 A JP H0621271A
Authority
JP
Japan
Prior art keywords
silicon
resin
package
wiring board
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17542692A
Other languages
Japanese (ja)
Other versions
JP2765606B2 (en
Inventor
明照 ▲頼▼
Akiteru Rai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17542692A priority Critical patent/JP2765606B2/en
Publication of JPH0621271A publication Critical patent/JPH0621271A/en
Application granted granted Critical
Publication of JP2765606B2 publication Critical patent/JP2765606B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent occurrence of package crack by coating the boundary of a mold resin on the rear side of a silicon circuit wiring board with an organic group heat resistant bonding agent. CONSTITUTION:The rear side of a lead frame die pad 4 as well as that of a silicon chip 1 are coated with a polymide group resin 11. By this, the adhesion between the lead frame die pad 4 and a mold resin 8 is promoted. As a result, the occurrence of package cracks at the area from the rear side edge part of the silicon chip 1 to the surface of mold resin 8 and also at the area from the rear side of the lead frame die pad 4 to the surface of the mold resin 8 is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、シリコン・オン・シリ
コン−デバイスのトランスファモールドパッケージにお
ける半導体パッケージ構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package structure in a silicon-on-silicon-device transfer mold package.

【0002】[0002]

【従来の技術】近年、図3に示すようなシリコン基板2
上にシリコンチップ1をバンプ3を介してフリップチッ
プボンディング接続するシリコン・オン・シリコン実装技
術の開発が盛んに進められている。このシリコン・オン・
シリコン実装技術は大サイズチップの搭載が容易であ
り、信頼性にも優れ、多機能化・大容量化・高密度化が容
易である等の特徴を有している。すなわち、シリコン・
オン・シリコン実装技術は次世代の高密度実装技術とし
て大きく期待される技術なのである。
2. Description of the Related Art Recently, a silicon substrate 2 as shown in FIG.
The development of silicon-on-silicon mounting technology in which the silicon chip 1 is flip-chip bonded via the bumps 3 is being actively developed. This silicon on
The silicon packaging technology has features such as easy mounting of large-sized chips, excellent reliability, and easy multi-functionality, large capacity, and high density. That is, silicon
On-silicon packaging technology is a technology that is highly expected as the next-generation high-density packaging technology.

【0003】シリコン・オン・シリコン−デバイスのパッ
ケージング方法としては、図4に示すようなトランスフ
ァモールドパッケージ形態が一つの手法として考えられ
ている。このトランスファモールドパッケージは次のよ
うなプロセスによって形成される。 (1) シリコン基板2上にシリコンチップ1をバンプ3
を介してフリップチップボンディング接続したシリコン
・オン・シリコン−デバイスをリードフレーム4上にダイ
ホンディングする。 (2) シリコン・オン・シリコン−デバイスの端子とリー
ドフレーム4とをワイヤー5によってワイヤーボンディ
ングする。 (3) 必要に応じて、シリコンチップ1とシリコン基板
2との間に界面樹脂7を注入する。 (4) 金型にモールド樹脂8を流し込みトランスファモ
ールドする。
As a packaging method of a silicon-on-silicon device, a transfer mold package form as shown in FIG. 4 is considered as one method. This transfer mold package is formed by the following process. (1) The bump 3 of the silicon chip 1 on the silicon substrate 2
A silicon-on-silicon device connected by flip-chip bonding via the die is bonded onto the lead frame 4. (2) Silicon-on-silicon-The terminal of the device and the lead frame 4 are wire-bonded with the wire 5. (3) The interface resin 7 is injected between the silicon chip 1 and the silicon substrate 2 as needed. (4) Pour the molding resin 8 into the mold and perform transfer molding.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述の
ようなトランスファモールドパッケージによってシリコ
ン・オン・シリコン−デバイスをパッケージングした場合
には、一般的にシリコンチップ1の裏面とモールド樹脂
との密着性が悪い。したがって、温度サイクルテストの
ような信頼性試験において、図5に示すように、シリコ
ンチップ1の裏面エッジ部からモールド樹脂8の表面に
かけてパッケージクラック9が生じ易くなるという問題
がある。
However, when a silicon-on-silicon device is packaged by the transfer mold package as described above, the adhesion between the back surface of the silicon chip 1 and the molding resin is generally high. bad. Therefore, in a reliability test such as a temperature cycle test, as shown in FIG. 5, there is a problem that a package crack 9 is likely to occur from the back surface edge portion of the silicon chip 1 to the surface of the mold resin 8.

【0005】そこで、この発明の目的は、パッケージク
ラックの発生を防止して大きく寿命を向上させることが
できる半導体パッケージ構造を提供することにある。
Therefore, an object of the present invention is to provide a semiconductor package structure which can prevent the occurrence of package cracks and can greatly improve the life.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、シリコン回路配線板に他のシリコン
回路配線板をフリップチップボンディング接続によって
搭載したシリコン・オン・シリコン−デバイスをトランス
ファモールドパッケージングした半導体パッケージ構造
において、上記シリコン回路配線板の裏面におけるモー
ルド樹脂との界面に有機系の耐熱性接着剤をコーティン
グしたことを特徴としている。
To achieve the above object, the first invention is a transfer of a silicon-on-silicon device in which another silicon circuit wiring board is mounted on the silicon circuit wiring board by flip chip bonding connection. A feature of the molded packaged semiconductor package structure is that an organic heat-resistant adhesive is coated on an interface between the back surface of the silicon circuit wiring board and the molding resin.

【0007】また、第2の発明は、第1の発明の半導体
パッケージ構造において、上記有機系の耐熱性接着剤は
ポリイミド系樹脂であることを特徴としている。
A second invention is characterized in that, in the semiconductor package structure of the first invention, the organic heat-resistant adhesive is a polyimide resin.

【0008】[0008]

【作用】第1の発明では、シリコン回路配線板に他のシ
リコン回路配線板をフリップチップボンディング接続に
よって搭載したシリコン・オン・シリコン−デバイスをト
ランスファモールドパッケージングする際に、上記シリ
コン回路配線板の裏面におけるモールド樹脂との界面に
有機系の耐熱性接着剤がコーティングされる。こうし
て、上記シリコン回路配線板の裏面とモールド樹脂との
密着性が改善される。
In the first aspect of the present invention, when the silicon-on-silicon device in which another silicon circuit wiring board is mounted on the silicon circuit wiring board by flip-chip bonding connection is transfer mold packaged, the silicon circuit wiring board An organic heat-resistant adhesive is coated on the interface with the mold resin on the back surface. In this way, the adhesion between the back surface of the silicon circuit wiring board and the molding resin is improved.

【0009】第2の発明では、上記有機系の耐熱性接着
剤としてポリイミド系樹脂が用いられて、上記シリコン
回路配線板の裏面とモールド樹脂との密着性が容易に且
つ効果的に改善される。
In the second invention, a polyimide resin is used as the organic heat resistant adhesive, and the adhesion between the back surface of the silicon circuit wiring board and the mold resin is easily and effectively improved. .

【0010】[0010]

【実施例】以下、この発明を図示の実施例により詳細に
説明する。本実施例は、シリコン・オン・シリコン−デバ
イスのシリコンチップの裏面に、モールド樹脂との密着
性を促進するような有機系の耐熱性接着剤をコーティン
グすることによってパッケージクラックの発生を防止す
るものである。
The present invention will be described in detail below with reference to the embodiments shown in the drawings. In this example, the back surface of a silicon chip of a silicon-on-silicon device is coated with an organic heat-resistant adhesive that promotes adhesion with a mold resin, thereby preventing the occurrence of package cracks. Is.

【0011】図1は本実施例の半導体パッケージ構造に
おける一例を示し、図4および図5と同じ部品について
は同じ番号を付している。図1は、シリコンチップ1の
裏面に上記有機系の耐熱性接着剤としてのポリイミド系
樹脂11をコーティングしたトランスファモールドパッ
ケージ品である。このような構造のトランスファモール
ドパッケージ品は、上述した従来のトランスファモール
ドパッケージ・プロセスにおける(2)のワイヤーボンデ
ィングプロセスの後に、シリコンチップ1裏面にポリイ
ミド系樹脂11をコーティングするプロセスを挿入する
ことによって形成できる。
FIG. 1 shows an example of a semiconductor package structure of this embodiment, and the same parts as those in FIGS. 4 and 5 are designated by the same reference numerals. FIG. 1 shows a transfer mold package product in which the back surface of a silicon chip 1 is coated with the polyimide resin 11 as the organic heat resistant adhesive. The transfer mold package product having such a structure is formed by inserting the process of coating the polyimide resin 11 on the back surface of the silicon chip 1 after the wire bonding process (2) in the conventional transfer mold package process described above. it can.

【0012】こうして得られたトランスファモールドパ
ッケージ品および図4に示す従来のトランスファモール
ド方法によるパッケージ品を用いて、実際に温度サイク
ル試験(−65℃⇔150℃)を実施した。その結果、図
4に示すようにシリコンチップ1の裏面にポリイミド系
樹脂をコーティングしない場合には200サイクルでパ
ッケージクラックが生じたのに対し、本実施例における
ポリイミド系樹脂11をコーティングしたパッケージ品
は600サイクル後でもパッケージクラックは発生しな
い。この結果、上記シリコンチップ1の裏面に有機系の
耐熱性接着剤であるポリイミド系樹脂11をコーティン
グすることによって、シリコンチップ1とモールド樹脂
8との密着性が促進されてパッケージクラックの発生が
防止されることが立証された。
A temperature cycle test (−65 ° C. 150 ° C.) was actually carried out using the transfer molded package product thus obtained and the package product manufactured by the conventional transfer mold method shown in FIG. As a result, as shown in FIG. 4, when the back surface of the silicon chip 1 was not coated with the polyimide resin, package cracks were generated at 200 cycles, whereas the package product coated with the polyimide resin 11 in the present embodiment was No package crack occurs even after 600 cycles. As a result, by coating the back surface of the silicon chip 1 with the polyimide-based resin 11 which is an organic heat-resistant adhesive, the adhesion between the silicon chip 1 and the mold resin 8 is promoted and the occurrence of package cracks is prevented. It was proved to be done.

【0013】図2は、図1とは異なる実施例における半
導体パッケージ構造を示す。本実施例においては、シリ
コンチップ1の裏面に加えてリードフレームダイパッド
4の裏面にもポリイミド系樹脂11をコーティングす
る。こうすることによって、上記リードフレームダイパ
ッド4とモールド樹脂8との密着性が促進される。した
がって、シリコンチップ1の裏面エッジ部からモールド
樹脂8の表面にかけのパッケージクラックのみならず、
リードフレームダイパッド4の裏面からモールド樹脂8
の表面にかけてのパッケージクラックも防止できる。
FIG. 2 shows a semiconductor package structure in an embodiment different from that of FIG. In this embodiment, not only the back surface of the silicon chip 1 but also the back surface of the lead frame die pad 4 is coated with the polyimide resin 11. By doing so, the adhesion between the lead frame die pad 4 and the mold resin 8 is promoted. Therefore, not only the package crack extending from the back edge portion of the silicon chip 1 to the surface of the mold resin 8
Mold resin 8 from the back surface of the lead frame die pad 4
It is also possible to prevent package cracks on the surface of the.

【0014】したがって、本実施例によれば、さらなる
パッケージクラック発生防止効果を奏する。
Therefore, according to this embodiment, a further effect of preventing the occurrence of package cracks is exhibited.

【0015】上記各実施例においては、上記シリコン基
板2上に1つのシリコンチップ1を搭載したシリコン・
オン・シリコン−デバイスの場合について説明したが、
多数個のシリコンチップが搭載されたシリコン・オン・シ
リコン−デバイスであっても同様の効果が得られること
は言うまでもない。また、この発明における上記有機系
の耐熱性接着剤はポリイミド系樹脂に限定されないこと
も言うまでもない。
In each of the above-mentioned embodiments, a silicon substrate having one silicon chip 1 mounted on the silicon substrate 2.
On Silicon-I explained the case of the device,
It goes without saying that the same effect can be obtained even with a silicon-on-silicon device having a large number of silicon chips mounted thereon. Needless to say, the organic heat-resistant adhesive in the present invention is not limited to the polyimide resin.

【0016】[0016]

【発明の効果】以上より明らかなように、第1の発明の
半導体パッケージ構造は、シリコン・オン・シリコン−デ
バイスをトランスファモールドパッケージングする際
に、上記シリコン回路配線板の裏面におけるモールド樹
脂との界面に有機系の耐熱性接着剤をコーティングした
ので、上記シリコン回路配線板の裏面とモールド樹脂と
の密着性が向上する。したがって、この発明によれば、
温度サイクルテストのような信頼性試験において、シリ
コン回路配線板の裏面エッジからモールド樹脂側へのパ
ッケージクラックの発生を防止でき、シリコン回路配線
板の寿命を大きく向上できる。
As is apparent from the above, the semiconductor package structure of the first invention has the same structure as the mold resin on the back surface of the silicon circuit wiring board when transfer-molding the silicon-on-silicon device. Since the organic heat resistant adhesive is coated on the interface, the adhesion between the back surface of the silicon circuit wiring board and the mold resin is improved. Therefore, according to the present invention,
In a reliability test such as a temperature cycle test, it is possible to prevent the occurrence of package cracks from the back surface edge of the silicon circuit wiring board to the mold resin side, and to greatly improve the life of the silicon circuit wiring board.

【0017】また、第2の発明の半導体パッケージ構造
は、上記有機系の耐熱性接着剤としてポリイミド系樹脂
を使用したので、上記シリコン回路配線板の裏面とモー
ルド樹脂との密着性を容易に確実に向上できる。したが
って、パッケージクラックの発生を防止してシリコン回
路配線板の寿命を大きく向上させる半導体パッケージ構
造を提供できる。
Further, in the semiconductor package structure of the second invention, since the polyimide resin is used as the organic heat-resistant adhesive, the adhesion between the back surface of the silicon circuit wiring board and the mold resin can be easily and securely ensured. Can be improved. Therefore, it is possible to provide a semiconductor package structure that prevents the occurrence of package cracks and greatly improves the life of the silicon circuit wiring board.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の半導体パッケージ構造の一実施例に
おける断面図である。
FIG. 1 is a sectional view of an embodiment of a semiconductor package structure of the present invention.

【図2】図1とは異なる実施例における断面図である。FIG. 2 is a cross-sectional view of an embodiment different from FIG.

【図3】シリコン・オン・シリコン−デバイスの断面図で
ある。
FIG. 3 is a cross-sectional view of a silicon-on-silicon device.

【図4】従来のシリコン・オン・シリコン−デバイスのト
ランスファモールドパッケージ品の断面図である。
FIG. 4 is a sectional view of a conventional silicon-on-silicon-device transfer mold package product.

【図5】図4に示すトランスファモールドパッケージ品
にパケージクラックが生じた場合の一例を示す断面図で
ある。
5 is a cross-sectional view showing an example of a case where a package crack occurs in the transfer mold package product shown in FIG.

【符号の説明】[Explanation of symbols]

1…シリコンチップ、 2…シリコン基
板、3…バンプ、 4…リード
フレーム、7…界面樹脂、 8…
モールド樹脂、11…ポリイミド系樹脂。
1 ... Silicon chip, 2 ... Silicon substrate, 3 ... Bump, 4 ... Lead frame, 7 ... Interface resin, 8 ...
Mold resin, 11 ... Polyimide resin.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン回路配線板に他のシリコン回路
配線板をフリップチップボンディング接続によって搭載
したシリコン・オン・シリコン−デバイスをトランスファ
モールドパッケージングした半導体パッケージ構造にお
いて、 上記シリコン回路配線板の裏面におけるモールド樹脂と
の界面に有機系の耐熱性接着剤をコーティングしたこと
を特徴とする半導体パッケージ構造。
1. A semiconductor package structure in which a silicon-on-silicon device in which another silicon circuit wiring board is mounted on the silicon circuit wiring board by flip-chip bonding connection is transfer-mold-packaged. A semiconductor package structure characterized in that an interface with a molding resin is coated with an organic heat-resistant adhesive.
【請求項2】 請求項1に記載の半導体パッケージ構造
において、 上記有機系の耐熱性接着剤はポリイミド系樹脂であるこ
とを特徴とする半導体パッケージ構造。
2. The semiconductor package structure according to claim 1, wherein the organic heat-resistant adhesive is a polyimide resin.
JP17542692A 1992-07-02 1992-07-02 Semiconductor package structure Expired - Fee Related JP2765606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17542692A JP2765606B2 (en) 1992-07-02 1992-07-02 Semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17542692A JP2765606B2 (en) 1992-07-02 1992-07-02 Semiconductor package structure

Publications (2)

Publication Number Publication Date
JPH0621271A true JPH0621271A (en) 1994-01-28
JP2765606B2 JP2765606B2 (en) 1998-06-18

Family

ID=15995897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17542692A Expired - Fee Related JP2765606B2 (en) 1992-07-02 1992-07-02 Semiconductor package structure

Country Status (1)

Country Link
JP (1) JP2765606B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015682A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Resin sealed electronic device
JP2010147153A (en) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd Semiconductor apparatus and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015682A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Resin sealed electronic device
JP2010147153A (en) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd Semiconductor apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP2765606B2 (en) 1998-06-18

Similar Documents

Publication Publication Date Title
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US6723583B2 (en) Method of manufacturing a semiconductor device using a mold
JP3332516B2 (en) Thermally enhanced semiconductor device having exposed back surface and method of manufacturing the same
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
KR100800475B1 (en) Package on package and method for a manufacturing the same
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
US20030146508A1 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US20010023994A1 (en) Semiconductor device and the method for manufacturing the same
JPH11274375A (en) Semiconductor device and its manufacture
JPH07193162A (en) Ball-grid array semiconductor device and mounting substrate thereof
JP3339881B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR100674501B1 (en) Method for attaching semiconductor chip using flip chip bonding technic
JP2765606B2 (en) Semiconductor package structure
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3153809B2 (en) Semiconductor device
JP2713879B2 (en) Multi-chip package with direct electrical connection between internal leads and board bonding pads
JP2001007238A (en) Method of packaging wafer-level integrated circuit device
KR100481926B1 (en) General chip type semiconductor package and flip chip type semiconductor package and manufacturing method
JPH09199639A (en) Semiconductor device and its formation
JPH11330158A (en) Semiconductor device and manufacture thereof
KR100444175B1 (en) ball grid array of stack chip package
JPH05291345A (en) Semiconductor device
JPH10270603A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees