JPH06209009A - 半導体素子のゲート絶縁膜形成方法 - Google Patents
半導体素子のゲート絶縁膜形成方法Info
- Publication number
- JPH06209009A JPH06209009A JP5284230A JP28423093A JPH06209009A JP H06209009 A JPH06209009 A JP H06209009A JP 5284230 A JP5284230 A JP 5284230A JP 28423093 A JP28423093 A JP 28423093A JP H06209009 A JPH06209009 A JP H06209009A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- forming
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005121 nitriding Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 従来より熱サイクルが減少され、工程が簡単
なオキシニトライド膜の形成方法を提供することであ
る。 【構成】 半導体基板の表面２２を窒化させる工程と、
窒化された半導体基板上に酸化膜２３を形成する工程
と、酸化膜を高密度化させてオキシニトライド膜２４を
形成する工程と、からなる。
なオキシニトライド膜の形成方法を提供することであ
る。 【構成】 半導体基板の表面２２を窒化させる工程と、
窒化された半導体基板上に酸化膜２３を形成する工程
と、酸化膜を高密度化させてオキシニトライド膜２４を
形成する工程と、からなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子のゲート絶
縁膜を形成する方法に関し、特に従来より熱サイクルを
減少させたオキシニトライド（ｏｘｙｎｉｔｒｉｄｅ）
膜の形成方法に関する。
縁膜を形成する方法に関し、特に従来より熱サイクルを
減少させたオキシニトライド（ｏｘｙｎｉｔｒｉｄｅ）
膜の形成方法に関する。
【０００２】
【従来の技術】素子の大きさがサブミクロン以下に小型
化するにしたがって、ＭＯＳトランジスタのゲート酸化
膜の厚さもやはり薄くなる。ゲート酸化膜としてＯ2 雰
囲気において、金属の熱酸化により形成される熱酸化膜
が用いられた。熱的に成長された酸化膜であるＳｉＯ2
は、ＩＧＦＥＴのゲート絶縁膜やＥＥＰＲＯＭのような
不揮発性メモリ素子のトンネル絶縁膜（Ｔｕｎｎｅｌ
ｉｎｓｕｌａｔｏｒ）等を含むシリコン素子に広く使用
されている。
化するにしたがって、ＭＯＳトランジスタのゲート酸化
膜の厚さもやはり薄くなる。ゲート酸化膜としてＯ2 雰
囲気において、金属の熱酸化により形成される熱酸化膜
が用いられた。熱的に成長された酸化膜であるＳｉＯ2
は、ＩＧＦＥＴのゲート絶縁膜やＥＥＰＲＯＭのような
不揮発性メモリ素子のトンネル絶縁膜（Ｔｕｎｎｅｌ
ｉｎｓｕｌａｔｏｒ）等を含むシリコン素子に広く使用
されている。
【０００３】しかし、非常に小さい素子に非常に薄いＳ
ｉＯ2 を使用する時にはいくつかの技術的な問題、およ
び信頼性に問題があった。すなわち、非常に薄い熱酸化
膜は、ゲート酸化膜やトンネル酸化膜を成長させた後、
後工程における不純物を拡散させるとき、拡散マスクと
しての役割を行うことができる。
ｉＯ2 を使用する時にはいくつかの技術的な問題、およ
び信頼性に問題があった。すなわち、非常に薄い熱酸化
膜は、ゲート酸化膜やトンネル酸化膜を成長させた後、
後工程における不純物を拡散させるとき、拡散マスクと
しての役割を行うことができる。
【０００４】また、良質の非常に薄い熱酸化膜に成長さ
せることは、欠陥密度、集積度および歩どまりの問題に
よって非常に困難である。非常に薄い熱酸化膜に対する
技術的問題および信頼性の問題によって、熱酸化膜の代
わりの小さいメモリ素子に用いられる良質の超薄膜の絶
縁膜が要求された。
せることは、欠陥密度、集積度および歩どまりの問題に
よって非常に困難である。非常に薄い熱酸化膜に対する
技術的問題および信頼性の問題によって、熱酸化膜の代
わりの小さいメモリ素子に用いられる良質の超薄膜の絶
縁膜が要求された。
【０００５】この要求に応じてＮＨ3 雰囲気下において
窒化工程により形成されるオキシニトライド膜が超薄膜
のゲート絶縁膜として用いられた。オキシニトライド膜
は、一般的な熱酸化膜に比べて優れた特性を有してい
る。オキシニトライド膜は不純物拡散に対して優れた障
壁の役割を有し、ＶＬＳＩ工程の間、その特性は低下し
ない。しかも、電気的なストレスまたはＸ線放射におい
て、基板とゲート絶縁膜、すなわちＳｉ／ＳｉＯ2 界面
において耐久性が良く、欠陥密度および工程による損傷
もずっと減少する。オキシニトライド膜が熱酸化膜より
特性が優れる理由は、窒化工程によって酸化膜とシリコ
ン基板との界面に窒素が入るためである。すなわち、界
面に入った窒素が界面のストレスを減少させるのみなら
ず、Ｓｉ−Ｎの強い結合を形成してオキシニトライド膜
の特性を向上させる。
窒化工程により形成されるオキシニトライド膜が超薄膜
のゲート絶縁膜として用いられた。オキシニトライド膜
は、一般的な熱酸化膜に比べて優れた特性を有してい
る。オキシニトライド膜は不純物拡散に対して優れた障
壁の役割を有し、ＶＬＳＩ工程の間、その特性は低下し
ない。しかも、電気的なストレスまたはＸ線放射におい
て、基板とゲート絶縁膜、すなわちＳｉ／ＳｉＯ2 界面
において耐久性が良く、欠陥密度および工程による損傷
もずっと減少する。オキシニトライド膜が熱酸化膜より
特性が優れる理由は、窒化工程によって酸化膜とシリコ
ン基板との界面に窒素が入るためである。すなわち、界
面に入った窒素が界面のストレスを減少させるのみなら
ず、Ｓｉ−Ｎの強い結合を形成してオキシニトライド膜
の特性を向上させる。
【０００６】図１は従来のオキシニトライド膜の形成工
程図である。図１（Ａ）に示すように、シリコン基板１
１上に熱酸化工程により熱酸化膜１２を成長させる。図
１（Ｂ）に示すように、窒化工程を施す。すなわち、Ｎ
Ｈ3 雰囲気においてアニーリングして熱酸化膜１２の上
部表面１３と熱酸化膜１２と基板１１との間の界面１４
に窒素を投入する。アニーリング工程条件は、９５０−
１２００℃温度で３０分−６時間行う。窒素を添加する
窒化工程を行った後、図１（Ｃ）に示すように、Ｏ2 雰
囲気において熱酸化膜１２を再酸化することにより、オ
キシニトライド膜１５が形成される。再酸化工程の条件
は、１０００−１１００℃で１時間行う。このように形
成されたオキシニトライド膜は、シリコン基板１１との
界面１４に窒素が含まれた酸化膜（ＳｉＯ2） である。
程図である。図１（Ａ）に示すように、シリコン基板１
１上に熱酸化工程により熱酸化膜１２を成長させる。図
１（Ｂ）に示すように、窒化工程を施す。すなわち、Ｎ
Ｈ3 雰囲気においてアニーリングして熱酸化膜１２の上
部表面１３と熱酸化膜１２と基板１１との間の界面１４
に窒素を投入する。アニーリング工程条件は、９５０−
１２００℃温度で３０分−６時間行う。窒素を添加する
窒化工程を行った後、図１（Ｃ）に示すように、Ｏ2 雰
囲気において熱酸化膜１２を再酸化することにより、オ
キシニトライド膜１５が形成される。再酸化工程の条件
は、１０００−１１００℃で１時間行う。このように形
成されたオキシニトライド膜は、シリコン基板１１との
界面１４に窒素が含まれた酸化膜（ＳｉＯ2） である。
【０００７】
【発明が解決しようとする課題】しかし、前記オキシニ
トライド膜の形成工程は、窒素を添加するために９５０
−１１００℃の非常に高温で３０分〜６時間という長時
間にわたってＮＨ3 雰囲気においてアニーリングしなけ
ればならず、さらにゲート絶縁膜としての誘電特性を向
上させるために、再酸化工程を施させねばならない。こ
れにより、従来のオキシニトライド膜の形成工程は、通
常の熱酸化膜の形成工程より熱サイクルがずっと大きい
ばかりでなく、酸化工程−窒化工程−再酸化工程の３段
階の工程時、各処理工程条件を最適化させなければなら
ない。そのためこの方法はオキシニトライド膜をゲート
絶縁膜として形成する実際工程においては適用し難かっ
た。このような熱サイクル問題を解決するものとして、
ＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａ
ｔｉｏｎ）を利用してオキシニトライド膜を形成する方
法が提示されたが、この方法はゲート酸化膜を形成する
のに非常に複雑な工程が要求されるという別の問題点が
あった。本発明は、従来より熱サイクルが減少され、工
程が簡単なオキシニトライド膜の形成方法を提供するこ
とにその目的がある。
トライド膜の形成工程は、窒素を添加するために９５０
−１１００℃の非常に高温で３０分〜６時間という長時
間にわたってＮＨ3 雰囲気においてアニーリングしなけ
ればならず、さらにゲート絶縁膜としての誘電特性を向
上させるために、再酸化工程を施させねばならない。こ
れにより、従来のオキシニトライド膜の形成工程は、通
常の熱酸化膜の形成工程より熱サイクルがずっと大きい
ばかりでなく、酸化工程−窒化工程−再酸化工程の３段
階の工程時、各処理工程条件を最適化させなければなら
ない。そのためこの方法はオキシニトライド膜をゲート
絶縁膜として形成する実際工程においては適用し難かっ
た。このような熱サイクル問題を解決するものとして、
ＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａ
ｔｉｏｎ）を利用してオキシニトライド膜を形成する方
法が提示されたが、この方法はゲート酸化膜を形成する
のに非常に複雑な工程が要求されるという別の問題点が
あった。本発明は、従来より熱サイクルが減少され、工
程が簡単なオキシニトライド膜の形成方法を提供するこ
とにその目的がある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、半導体基板をＮＨ3 雰囲気にお
いて非常に弱く窒化させて表面に窒素を投入するステッ
プと、窒化された半導体基板上にＣＶＤ酸化膜を蒸着す
るステップと、ＣＶＤ酸化膜をＯ2 雰囲気下において高
密度化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）するステップと
を含むオキシニトライド膜の形成方法を提供する。
めに、本発明によれば、半導体基板をＮＨ3 雰囲気にお
いて非常に弱く窒化させて表面に窒素を投入するステッ
プと、窒化された半導体基板上にＣＶＤ酸化膜を蒸着す
るステップと、ＣＶＤ酸化膜をＯ2 雰囲気下において高
密度化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）するステップと
を含むオキシニトライド膜の形成方法を提供する。
【０００９】
【実施例】図２は、本発明のオキシニトライド膜の形成
工程図である。図２（Ａ）に示すように、熱サイクルを
減少させるために、先に窒化工程を行う。シリコン基板
２１をＮＨ3 雰囲気で直接アニーリングする。すなわち
シリコン基板２１を非常に弱く窒化させてシリコン基板
２１の表面２２に窒素を投入する。窒化工程の条件は７
００−９００℃の低温において１−１０分間アニーリン
グして窒素をシリコン基板２１の表面２２に添加する。
工程図である。図２（Ａ）に示すように、熱サイクルを
減少させるために、先に窒化工程を行う。シリコン基板
２１をＮＨ3 雰囲気で直接アニーリングする。すなわち
シリコン基板２１を非常に弱く窒化させてシリコン基板
２１の表面２２に窒素を投入する。窒化工程の条件は７
００−９００℃の低温において１−１０分間アニーリン
グして窒素をシリコン基板２１の表面２２に添加する。
【００１０】図２（Ｂ）に示すように、窒化されたシリ
コン基板２１上にＬＰＣＶＤ法により酸化膜２３を蒸着
する。その後図２（Ｃ）に示すように、高密度化工程を
施す。酸化膜２３をＯ2 雰囲気下において８５０−９０
０℃の温度で５−１５分間アニーリングして基板との界
面に窒素の含まれたオキシニトライド膜２４を形成す
る。
コン基板２１上にＬＰＣＶＤ法により酸化膜２３を蒸着
する。その後図２（Ｃ）に示すように、高密度化工程を
施す。酸化膜２３をＯ2 雰囲気下において８５０−９０
０℃の温度で５−１５分間アニーリングして基板との界
面に窒素の含まれたオキシニトライド膜２４を形成す
る。
【００１１】
【発明の効果】したがって、本発明は、低温で酸化膜と
シリコン基板との界面に窒素を入れるにあたり、シリコ
ン基板をＮＨ3 雰囲気において直接アニーリングし、そ
の上にＣＶＤ酸化膜を蒸着し高密度化する方法を用いて
いるので、界面の窒素の分布（ｐｒｏｆｉｌｅ）を維持
することができるとともに、従来の高温の長時間の窒化
工程を排除することにより、熱サイクルを減少させるこ
とができるのみならず、工程を簡素化することができ
る。
シリコン基板との界面に窒素を入れるにあたり、シリコ
ン基板をＮＨ3 雰囲気において直接アニーリングし、そ
の上にＣＶＤ酸化膜を蒸着し高密度化する方法を用いて
いるので、界面の窒素の分布（ｐｒｏｆｉｌｅ）を維持
することができるとともに、従来の高温の長時間の窒化
工程を排除することにより、熱サイクルを減少させるこ
とができるのみならず、工程を簡素化することができ
る。
【図１】従来のオキシニトライド膜の形成工程図であ
る。
る。
【図２】本発明のオキシニトライド膜の形成工程図であ
る。
る。
２１ シリコン基板 ２２ シリコン基板の表面 ２３ ＣＶＤ酸化膜 ２４ 膜
Claims (4)
- 【請求項１】 半導体基板の表面を窒化させる工程と、 窒化された半導体基板上に酸化膜を形成する工程と、 酸化膜を高密度化させてオキシニトライド膜を形成する
工程と、からなることを特徴とする半導体素子のゲート
絶縁膜形成方法。 - 【請求項２】 窒化される工程は、ＮＨ3 雰囲気におい
て７００−９００℃で１−１５分間アニーリングするこ
とを特徴とする請求項１記載の半導体素子のゲート絶縁
膜形成方法。 - 【請求項３】 高密度化させる工程は、Ｏ2 雰囲気にお
いて８５０−９００℃で５−１５分間アニーリングする
ことを特徴とする請求項１記載の半導体素子のゲート絶
縁膜形成方法。 - 【請求項４】 酸化膜は、ＬＰＣＶＤ法により形成する
ことを特徴とする請求項１記載の半導体素子のゲート絶
縁膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19239/1992 | 1992-10-20 | ||
| KR1019920019239A KR960002066B1 (ko) | 1992-10-20 | 1992-10-20 | 옥시 나이트라이드 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209009A true JPH06209009A (ja) | 1994-07-26 |
Family
ID=19341412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5284230A Pending JPH06209009A (ja) | 1992-10-20 | 1993-10-20 | 半導体素子のゲート絶縁膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH06209009A (ja) |
| KR (1) | KR960002066B1 (ja) |
| DE (1) | DE4335457A1 (ja) |
| TW (1) | TW228613B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| US8084315B2 (en) | 2008-11-20 | 2011-12-27 | Hitachi Kokusai Electric Inc. | Method of fabricating non-volatile semiconductor memory device by using plasma film-forming method and plasma nitridation |
-
1992
- 1992-10-20 KR KR1019920019239A patent/KR960002066B1/ko not_active IP Right Cessation
-
1993
- 1993-10-15 TW TW082108570A patent/TW228613B/zh active
- 1993-10-18 DE DE4335457A patent/DE4335457A1/de not_active Ceased
- 1993-10-20 JP JP5284230A patent/JPH06209009A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| US8084315B2 (en) | 2008-11-20 | 2011-12-27 | Hitachi Kokusai Electric Inc. | Method of fabricating non-volatile semiconductor memory device by using plasma film-forming method and plasma nitridation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010209A (ko) | 1994-05-24 |
| KR960002066B1 (ko) | 1996-02-10 |
| DE4335457A1 (de) | 1994-04-21 |
| TW228613B (ja) | 1994-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258333A (en) | Composite dielectric for a semiconductor device and method of fabrication | |
| JP4001960B2 (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
| EP0617461B1 (en) | Oxynitride dielectric process for IC manufacture | |
| JP2871530B2 (ja) | 半導体装置の製造方法 | |
| US6448127B1 (en) | Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets | |
| EP0690487A1 (en) | Methods for forming oxide films | |
| US20030190821A1 (en) | Nitrogen-rich barrier layer and structures formed | |
| JP2001502115A (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| KR100455737B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| JP3558565B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JPH06209009A (ja) | 半導体素子のゲート絶縁膜形成方法 | |
| KR0147432B1 (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| US6407008B1 (en) | Method of forming an oxide layer | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR0162900B1 (ko) | 산화물 형성 방법 | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
| US20010034090A1 (en) | Methods for forming a gate dielectric film of a semiconductor device | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| JP3410070B2 (ja) | Ｗポリサイドゲート構造 | |
| US6794312B2 (en) | Layering nitrided oxide on a silicon substrate | |
| KR0132381B1 (ko) | 화학기상증착법에 의한 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060725 |