JPH06208351A

JPH06208351A - マルチメディア表示装置

Info

Publication number: JPH06208351A
Application number: JP5265955A
Authority: JP
Inventors: Inching Chen; インチン・チェン; Thomas A Horvath; トーマス・アコス・ホーバス; Andy G Lean; アンディ・ゲン−チャン・リーン; Bob C Liang; ボブ・チャオ−チュウ・ライアン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-10-30
Filing date: 1993-10-25
Publication date: 1994-07-26
Also published as: EP0597218A1; US5402147A; BR9304391A; CA2104073A1

Abstract

(57)【要約】【目的】グラフィックス・データ、イメージ・データ
及びビデオ・データを単一のフレーム・バッファに併合
するマルチメディア・ワークステーション対応の統合表
示システムを提供すること。【構成】統合表示システムが表示データ出力用の第１
のシリアル・アクセス・ポート、グラフィックス・デー
タ用のランダム・アクセス・ポート、及びビデオ・デー
タ入力用の第２のシリアル・アクセス・ポートを有する
３ポートＶＲＡＭ（２０）を使用する。本表示システム
はマルチメディア・ワークステーション対応の単一のフ
レーム・バッファ・メモリ・システムを含み、これはデ
ュアル・フレーム・バッファ・システムに対応して設計
される表示システム及び論理とも互換に動作し、改良さ
れた入力ロッキング、ビデオ更新またはリフレッシュ、
及び符号化ビデオ・データ入力ストリームを組込む手段
と組合わせて、３ポートＶＲＡＭ（２０）を使用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示装置に関し、特にグ
ラフィクス・データ及びビデオ・データが単一のフレー
ム・バッファ・メモリ内に併合されて記憶される表示装
置を基礎とするマルチメディア・ワークステーションに
関する。

【０００２】

【従来の技術】マルチメディア・ワークステーション表
示装置では、標準ＴＶビデオ及び高解像度コンピュータ
生成グラフィックス・ビデオなどの２つの独立なラスタ
が、各々、デュアル・フレーム・バッファを使用して、
高解像度グラフィックス・モニタに表示されることが知
られている。ＴＶフレーム・バッファはデュアル・ポー
トＶＲＡＭを含み、シリアル・ポート及びランダム・ポ
ートが非同期に動作する。１次ポートが入力ＴＶビデオ
をその入力時に受信し、２次ポートが高解像度グラフィ
ックス・モニタに同期してＴＶビデオを読出す。高解像
度グラフィックス・モニタに同期して読出される高解像
度グラフィックスを記憶するために、コンピュータ内の
高解像度フレーム・バッファが使用される。スイッチン
グ機構が、任意の時刻において表示すべきＴＶビデオ及
び高解像度グラフィックス・ビデオを選択する。ＴＶフ
レーム・バッファはオン画面部分及びオフ画面部分を含
む。コンピュータは高解像度グラフィックス・データ及
び音声データを含むコンピュータ・データをＴＶフレー
ム・バッファに提供し、グラフィックス・データはオン
画面部分に記憶され、音声データはオフ画面部分に記憶
される。音声データは音声回路に読出されてリプレイさ
れる。グラフィックス・データは表示のためにＴＶビデ
オと結合される。

【０００３】このタイプのデュアル・バッファは広い空
間を要し、生産的にも高価である。また、別のフレーム
に対してグラフィックス及びビデオを併合して編集する
ことは困難である。

【０００４】デュアル・フレーム・バッファ表示システ
ムの例が、Lumelskyらによる米国特許出願第４９９４９
１２号、"AUDIO VIDEO INTERACTIVE DISPLAY" （１９９
１年２月１９日出願）に述べられている。

【０００５】デュアル・フレーム・バッファはコスト
的、空間的な欠点、並びにグラフィックス・データ及び
ビデオ・データ併合の欠点を有するのに加え、高い空間
解像度または高いフレーム・リフレッシュ・レートのデ
ュアル・フレーム・バッファ・システムに表示を拡張す
ることが困難であり、また相反するバッファ・サイズ、
異なるデータ形式などに対応してドライバを開発するこ
とが困難である。

【０００６】ビデオを高解像度グラフィックスに結合す
る他のいくつかのアプローチが、以前から知られてい
る。いくつかの方法では、ライン・バッファを使用する
ことにより入力ビデオの走査レートを２倍とし、高解像
度画面の各ラインに対応して各ビデオ・ラインを２回読
出す。しかしながら、この方法はいくつかの欠点を有す
る。第１に、これは高解像度表示装置が入力ビデオの走
査レートの丁度２倍であるものと仮定する。しかしなが
ら、こうしたケースは希であり、ビデオとグラフィック
スとのこの厳密な関係を強要するために、常にロック生
成回路を最低限必要とする。更にビデオ情報を記憶する
フレーム・バッファが存在しないために、ホスト・ワー
クステーションからのビデオ情報へのランダム・アクセ
スを提供することができない。別の方法では、ビデオ情
報及びグラフィックス情報を共通の形式に変換し、これ
ら２つを単一の共通フレーム・バッファに記憶する。こ
の方法は１つのフレーム・バッファだけが必要な点で一
見有利に思えるが、このフレーム・バッファは２つの別
々の専用バッファに比較して、非常に大きなメモリを必
要とする。従来技術では、両方のタイプの可視データを
記憶する目的で単一のフレーム・バッファを使用するた
めに、"広く"且つ"深い"非常に大きなフレーム・バッフ
ァを必要とした。

【０００７】本発明はマルチメディア・ワークステーシ
ョンに組込まれて、改善を提供する。パーソナル・ワー
クステーションとは対照的に、マルチメディア・ワーク
ステーションは、処理ユニット、入力装置、記憶装置、
可視出力用の表示ユニット、及び他の出力装置を含む。
ワークステーションにより処理されるマルチメディア・
データは異なる形式を取り、例えばテキスト、グラフィ
ックス、イメージ、ビデオ、及び種々の入力モードを介
するスピーチなどが含まれる。ビデオがワークステーシ
ョンに導入される場合、ビデオ・データの実時間性、及
びビデオ上へのグラフィックスのオーバレイや、ビデオ
上でのテキストのスクロールなどのビデオ・グラフィッ
クス・データの混合が考慮されなければならない。任意
のフレーム・サイズのビデオは、１秒当たり２４フレー
ムまたは３０フレームなどの固定入力レートで表示され
る必要がある。これを達成するために、今日知られるア
ーキテクチャでは、一方がビデオ用で他方がグラフィッ
クス用の２つの別々のフレーム・バッファを使用し、ク
ロマ・キーイング（chroma-keying）と呼ばれる技術を
使用して、出力側で両方のビデオ信号を混合する。

【０００８】図１はＩＢＭＸＧＡサブシステムを表
し、これはビデオ・データ用とグラフィックス・データ
用の別々のフレーム・バッファを使用することにより、
ビデオをグラフィックス・ワークステーションに併合す
る典型的な表示アーキテクチャを示す。生のビデオをウ
ィンドウに表示するために、グラフィックス・バッファ
１０内においてウィンドウをペイントするための背景色
として、特定の色（クロマ・キー色）が選択される。表
示時間中、各画素ロケーション（画面ロケーション）に
おいて、画素データがＶＧＡグラフィックス・フレーム
・バッファ１０からビデオ機能バスを介して獲得され、
画素データ（この場合、色指標）が選択されたクロマ・
キー色（色指標）と比較される。これらが一致すると、
ビデオ・バッファ１２からの画素データが表示される。
そうでない場合、グラフィックス・バッファ１０からの
データが表示される。ウィンドウ内におけるビデオ上へ
のグラフィックスのオーバレイでは、グラフィックス・
データは選択されたクロマ・キー背景色の他の任意色を
用いて、グラフィックス・バッファ１０上へ書込まれ
る。しかしながら、図１のシステムは、高い空間解像度
または高いフレーム・リフレッシュ・レートに対応して
表示を拡張することが困難である欠点を有し、プログラ
マにとって、グラフィックス・データとビデオ・データ
とを併合するように編集するのに効率的なハードウェア
・プラットフォームではなく、更に相反するバッファ・
サイズ、異なるデータ形式などに対応するドライバを開
発することが厄介である。

【０００９】図２はグラフィックス・データ及びビデオ
・データを表示するための典型的な従来技術による単一
フレーム・バッファ技術を示し、ここではグラフィック
ス・データとビデオ・データとをマルチプレクスするこ
とにより、ビデオ・ランダム・アクセス・メモリ（ＶＲ
ＡＭ）のランダム・アクセス・ポートが共用される。こ
の技術では、ビデオ入力はＶＲＡＭフレーム・バッファ
で使用可能な、かなり高い入力帯域幅を消費する。ウィ
ンドウ環境では、この技法はビデオ・データの実時間表
示を保証しない。また、グラフィックス及びビデオによ
る同一のＶＲＡＭアクセス・ポートの共用により、グラ
フィックス性能が影響を受ける。

【００１０】

【発明が解決しようとする課題】本発明の目的は、グラ
フィックス・イメージ及びビデオ・データが単一のフレ
ーム・バッファに併合されるマルチメディア・ワークス
テーション用の統合表示システムを提供することであ
る。

【００１１】本発明の別の目的は、表示データ出力用の
第１のシリアル・アクセス・ポート、ビデオ・データ入
力用の第２のシリアル・アクセス・ポート、及びグラフ
ィックス・データ用のランダム・アクセス・ポートを有
する、３ポートＶＲＡＭを使用するマルチメディア・ワ
ークステーション用の統合表示システムを提供すること
である。

【００１２】更に本発明の目的は、デュアル・フレーム
・バッファ・システム用に設計された表示システム及び
論理と互換に動作する、マルチメディア・ワークステー
ション用の単一フレーム・バッファ・メモリ・システム
を提供することである。

【００１３】更に本発明の別の目的は、改良された入力
ロッキング、ビデオ更新またはリフレッシュ、及び符号
化ビデオ・データ入力ストリームを組込む、３ポートＶ
ＲＡＭを使用するマルチメディア・ワークステーション
用の単一フレーム・バッファ・メモリ・システムを提供
することである。

【００１４】

【課題を解決するための手段】本発明はマルチメディア
・ワークステーションのための統合単一フレーム・バッ
ファ・システムを提供することにより、従来のシステム
におけるデュアル・フレーム・バッファの使用及び単一
フレーム・バッファの使用における欠点を克服する。こ
のシステムはグラフィックス・データ及びビデオ・デー
タを処理する３ポートＶＲＡＭ手段を使用し、改良され
たロッキング・メカニズム機構、フレーム・バッファに
対するビデオ更新を可能とするリフレッシュ機構の使
用、及び符号化ビデオ・データ入力ストリームを含む。

【００１５】本発明は、ビデオ・データ、グラフィック
ス・データ及びイメージ・データの統合表示を表示モニ
タ上に提供し、デジタル・イメージ信号源と、グラフィ
ックス信号源と、イメージ・ビデオ・プロセッサ手段、
ビデオ・キャプチャ手段、スケーリング手段、及び事前
にプログラムされて記憶される色指標を有する処理ユニ
ットと、グラフィックス・ラスタライザ手段、グラフィ
ックス・バッファ手段、及びバッファ・メモリとして機
能する３ポート・ビデオ・ランダム・アクセス・メモリ
構造を含む表示ユニットとを含むマルチメディア表示シ
ステムに関する。

【００１６】その改良点は、上記処理ユニット及び上記
表示ユニットに接続されて、上記デジタル・イメージ・
ビデオ信号を上記３ポート・ビデオ・ランダム・アクセ
ス・メモリ構造に書込む制御信号と、上記グラフィック
ス信号を上記３ポート・ランダム・アクセス・メモリ構
造に書込む制御信号とを提供するグラフィックス制御手
段と、上記グラフィックス信号を上記事前にプログラム
され記憶される色指標と比較し、上記比較機能に応答し
て該比較が一致する場合に２つのロック・ビットの一方
を許可し、不一致の場合に禁止する論理オペレータ手段
を含む、上記グラフィックス制御手段に接続される入力
ロッキング手段とを含むことである。

【００１７】

【実施例】図４を参照すると、マルチメディア・ビデオ
・サブシステムは処理ユニット１４及び表示ユニット１
６を含み、表示ユニット１６はＣＰＵ１８からの入力を
有する。図４の処理ユニットを図３の従来の２ポートＶ
ＲＡＭシステムと比較すると、これらは同一であること
が分かる。実際、図４のシステムの基本的相違は、ＶＲ
ＡＭが３ポート・デバイスである点である。表示出力用
の通常のシリアル・アクセス・ポートに加え、図４の３
ポートＶＲＡＭ２０は、マスク・レジスタ・ビデオ入力
を有する第２のシリアル・アクセス・ポートを含む。

【００１８】３ポートＶＲＡＭはマルチメディア・ワー
クステーションにおいて使用可能である。こうした装置
はマイクロン・テクノロジ社（Micron Technology、In
c）により製造され市販されている。

【００１９】図４に表されるシステムにおいて、３つの
改善された技術を含む構造が提供される。第１の技術
は、入力ロッキングと称される。図６を参照すると、入
力ロッキングの実施例におけるデータ・パスが示され、
図７では、本発明の入力ロック・ビット機構が、デュア
ル・フレーム・バッファにおいても互換性を有するよう
に入出力ロッキングとして動作する。

【００２０】クロマ・キーイングは、従来、複数フレー
ム・バッファ間の出力ロックとして使用され、その際１
つのフレーム・バッファ（例えばグラフィックス）はキ
ーイング（keying）またはマスタとして機能し、他のフ
レーム・バッファ（例えばビデオ）はキード（keyed）
またはスレーブとして表示される。上述の出力ロック
は、宛先（または透過と呼ばれる）色比較回路及びデジ
タルまたはアナログ・マルチプレクサが画素レートで動
作することに加え、全てのスレーブ・フレーム・バッフ
ァが画素毎にマスタ・フレーム・バッファに同期するこ
とを要求する。

【００２１】一方、入力ロックは１つのフレーム・バッ
ファと１つのキーイング・バッファだけを必要とする。
マスタとスレーブを含む全ての装置はフレーム・バッフ
ァを書込むために、キーイング・バッファ上のデータを
参照しなければならない。しかしながら、マスタはキー
イング・バッファ上のデータを変更することも可能であ
る。キーイング・バッファの更新は、出所色比較回路、
及びフレーム・バッファ及びキーイング・バッファ用の
別々の記憶装置を使用する場合、透過的に実施される。
より多くのキーイング・バッファが使用される場合に
は、エリア（ウィンドウ）編集、多重ウィンドウ・クリ
ッピング、グラフィックスまたはテキストのオーバレ
イ、及びビデオ上でのスクロールなどの追加の機能の組
込みが可能である。更に拡張するために、キーイング・
バッファは（画素）フレーム・バッファの拡張として、
Ｚバッファ、アルファ・バッファ、ウィンドウＩＤバッ
ファなどと調和する。

【００２２】図６において、グラフィックス制御装置の
外部の実施例が示されるが、使用される論理はグラフィ
ックス制御装置の設計にも組込むことが可能である。

【００２３】この実施例では、１画素当たり２つのクロ
ック（またはキーイング）ビットが使用される。インバ
ンド及びアウトバンドの２つのオペレーション・モード
がサポートされる。インバンド・モードでは、クロマ・
キーイングに関連して述べたように、グラフィックス画
素データと透過色（事前にプログラムされる）との比較
結果から、入力ロック・ビットがセットまたはリセット
される。比較オペレーションは、（画素）フレーム・バ
ッファへの各メモリ書込みオペレーションの間に実施さ
れる。上述のように、キーイング・バッファはインバン
ド・モードでは透過的にアドレスされる。アウトバンド
・モードでは、入力ロック・ビットは入出力データ・ポ
ートを介して送信されるプログラム化データによりセッ
トまたはリセットされる。このオペレーション・モード
は、比較のために透過色を使用しないが、別の入出力オ
ペレーションを要求する。

【００２４】キャッシュ・メモリからの類推にもとづ
き、この実施例はグラフィックス制御装置の画素データ
を比較することにより、アドレスをキャッシュする。キ
ャッシュ・メモリではプロセッサのアドレスを比較する
ことにより、データをキャッシュする。より詳細にはタ
グ・メモリがフレーム・バッファへの入力ロックとし
て、メモリをキャッシュする。

【００２５】アクセス機構はユーザには透過的であり、
２つの態様を含む。それらはロック・ビットの操作とデ
ータの保全性である。

【００２６】ロック・ビットの操作はクロマ・キーイン
グにもとづく。クロマ・キーイングは上述のように、画
面上でグラフィックス・データとビデオ・データをマル
チプレクスするために、デュアル・フレーム・バッファ
のアプローチで使用された。クロマ・キーイングを宛先
色比較として使用する現存のアプローチについて分類
し、それらの欠点について説明した。本発明の統合フレ
ーム・バッファでは、クロマ・キーイングのための出所
色比較が使用される。アクセスされるアドレスのグラフ
ィックス・データが、事前にプログラムされた色コード
または指標（クロマ・キー）と比較される。これらが一
致すると、アドレスのロック・ビットが "１" にセット
され、そうでない場合には"０"にリセットされる。

【００２７】データの保全性を保証する人力ロッキング
技術の実施は、グラフィックス・データ及びビデオ・デ
ータの両方のためのフレーム・バッファの共用（または
統合）による機構の重要な態様である。ビデオ制御装置
がロック・ビットの旧コピーを参照すると、不一致が進
行してしまう。例えば、グラフィックス制御装置がロッ
ク・ビットを非透過色により更新し、これが関連するロ
ック・ビットを"０"にリセットする。その間、ビデオ制
御装置は"１"であるロック・ビットの局所コピーを保持
する。局所コピーはシリアル・アクセス・メモリ内で保
持される。こうしてグラフィックス・データの更新が丁
度発生したときに、ビデオ・データが画面上に現れる可
能性がある。

【００２８】ビデオ・データは一時データであるため、
不一致の場合には、システムはグラフィックス・データ
をビデオ・データに優先させる。アクセス機構の一部と
して、従来、不一致の検出回路が組込まれた。不一致が
一度発生すると、ビデオの更新が回避される。図７に示
されるように、システムはグラフィックス・データの各
メモリ・アクセスに対し、（１）そのアドレスが、ロッ
ク・ビットの局所コピーが参照する同一範囲内に含まれ
るか、（２）そのデータが一致しない（またはその関連
するロック・ビットが"０"に更新さている）か、を検出
する。

【００２９】条件（１）及び条件（２）の両方が満足さ
れると、ビデオの更新が回避される。ロック・ビットの
現行アドレス範囲の情報（それらのデータはビデオ制御
装置により局所的に保持される）は、絶えず更新され、
図７に示される下限及び上限の比較器に対応する最小値
及び最大値レジスタに記憶されることを述べておく。

【００３０】１画素当たりの追加ロック・ビットはマル
チウィンドウ・クリッピングなどに機能し、ビデオ上に
おけるグラフィックスまたはテキストのスクローリング
が可能となる。マルチウィンドウ・クリッピングでは、
２つのビデオ・ウィンドウ（Ａ及びＢ）が組込まれ、各
々は固有のキーイング・バッファを有し、例えばビット
０がウィンドウＡに対応し、ビット１がウィンドウＢに
対応する。優先順位が予め決定され、例えばオペコード
が"００１"の場合にＡ＞Ｂを示すように、命令コードに
指定される。従って、オペコードが"００１"でウィンド
ウＡがキーイング・バッファをアクセス中の時、ビット
１、０＝"１"、"１"または"０"、"１"の場合、ビデオ画
素は画素データ・バッファをアドレス可能である。一
方、ウィンドウＢはビット１、０＝"１"、"０"の時に限
り、画素フレーム・バッファをアドレスできる。

【００３１】ビデオ上でのグラフィックスまたはテキス
トのスクローリング（ダブル・バッファリング）におい
て、両方のロック・ビットがウィンドウに対応して交互
に使用されるとき、グラフィックスまたはテキストのス
クロールは容易となる。ある瞬間において、グラフィッ
クス・データまたはテキスト・データのロケーションを
含むビット０（１）が使用され、その時ビット１（０）
がクリアされているものと仮定する。グラフィックスま
たはテキストをスクロールする時が来ると、ビット１
（０）が次の瞬間に使用され、ビット０（１）がクリア
される。

【００３２】論理積（縮小）、論理和（拡大）、０（全
て禁止）及び１（全て許可）などの他の機能も同様に実
施することが可能である。

【００３３】本発明の別の特徴は、フレーム・バッファ
に対するビデオの更新を可能とするリフレッシュ論理の
使用である。

【００３４】３ポート・ビデオＲＡＭ（ＶＲＡＭ）を使
用する場合、ビデオ入力の通常モード・オペレーション
は、ビデオ・データをＶＲＡＭのシリアル・ポートにシ
リアルにシフトし、それによりデータをスタティック・
メモリ部分に書込む。スタティック・メモリが充填され
るか、予め定義された境界まで達すると、スタティック
・メモリの内容をダイナミック・メモリに転送すること
が必要となる。これを達成するために、データをスタテ
ィック・メモリからダイナミック・メモリに、またダイ
ナミック・メモリからスタティック・メモリに転送する
のに要する時間の間、ダイナミック・メモリを専用する
ことが必要となる。これはすなわち、ダイナミック・メ
モリに妨害無くアクセスする機構が必要であることを意
味する。ＶＲＡＭポートへのアクセスを制御する装置
は、グラフィック・プロセッサ・エンジンである。これ
はグラフィックスの更新のためにパラレル・ポートのア
クセスを制御し、表示オペレーションのために、表示ユ
ニットに対するシリアル・ポートを制御する。グラフィ
ックス制御装置がビデオ・ポートを処理するように設計
される場合、これはまたビデオの更新のために第３のシ
リアル・ポートを制御する。しかしながら、ほとんどの
グラフィックス・プロセッサはビデオ・データ・ストリ
ームをサポートするようには設計されておらず、従って
ビデオの更新を実施する別の機構が必要となる。グラフ
ィックス・プロセッサが、他の装置によるＶＲＡＭへの
アクセスを調停するように設計される場合には、調停機
構により問題は解決される。この場合、ビデオを処理す
る調停装置は、ビデオを更新するためのシリアル・ビデ
オ・ポートと同様、ＶＲＡＭのパラレル・ポートをアク
セスすることができる。ＸＧＡグラフィックス制御装置
及び他の多くのグラフィックス制御装置における問題
は、これらがＶＲＡＭの排他的所有権を当然とし、ビデ
オ・インタフェース制御も調停機構も提供しないことで
ある。

【００３５】本発明では、通常のグラフィックス・オペ
レーションに干渉することなく、ビデオを更新可能な技
術を提供する。この機能を提供する機構は、グラフィッ
クス・プロセッサとＶＲＡＭ間のリフレッシュ・インタ
フェースの操作による。ＩＢＭＸＧＡグラフィックス
制御装置では、リフレッシュ・オペレーションは９．８
マイクロ秒毎に発生する。４ミリ秒毎にＶＲＡＭの２５
６ロウ（row）をリフレッシュすることが必要であり、
これはリフレッシュが１５．６マイクロ秒毎に発生しな
ければならないことを意味する。メモリのページ・モー
ド・アクセスを使用することにより、ＩＢＭＸＧＡ制
御装置はＶＲＡＭに有効データを維持するのに必要な以
上のリフレッシュを提供する。すなわち、４ミリ秒毎に
２５６回のリフレッシュが要求されるのに対し、実際に
は４０８回のリフレッシュを提供し、１５２回の余分な
リフレッシュを提供している。その結果、グラフィック
ス・プロセッサから余分なリフレッシュ・サイクルの一
部を盗み取り、それらを入力ビデオの更新のために使用
することが可能である。これはＶＲＡＭを維持するのに
必要なリフレッシュ・サイクルを残す条件で、リフレッ
シュ・サイクルが盗み取られる限り達成される。ビデオ
の更新の場合、各ラインの更新につき１リフレッシュ・
サイクルを盗むことが必要である。最悪の場合、最大７
６８ラインのビデオが表示される。ビデオ・レートが１
秒当たり最大３０フレームと仮定すると、これは４ミリ
秒毎におおよそ１０３リフレッシュ・サイクルを盗み取
ることになる。これはまだ４ミリ秒毎に余分な４９リフ
レッシュ・サイクルを残し、ＶＲＡＭに対し十分な数の
リフレッシュ・サイクルを保証する。

【００３６】リフレッシュ・サイクルのスチール（stea
l）は、グラフィックス・プロセッサにより生成される
ＶＲＡＭ制御信号を、特定の高速論理を介してチャネル
化することにより達成される。この高速論理の目的は、
グラフィックス・プロセッサにより生成されるリフレッ
シュ・オペレーションを検出し、ビデオ制御装置による
保留の更新要求が存在する場合に、リフレッシュ・オペ
レーションを妨害し、ビデオ更新オペレーションを生成
することである。ビデオ制御装置からの保留の要求が存
在しない場合には、全てのリフレッシュ・オペレーショ
ンがこの論理を介して妨害無く実行される。更にグラフ
ィックス・プロセッサにより生成される全ての通常の読
出し及び書込みオペレーションが、保留のビデオ要求に
関係なく常に実行される。ＸＧＡグラフィックス制御装
置の場合のリフレッシュ・オペレーションの検出は、単
にカラム・アドレス・ストローブ（ＣＡＳ）がロウ・ア
ドレス・ストローブ（ＲＡＳ）より前に発生することを
検出することにより達成される。これはＶＲＡＭチップ
内のダイナミック・メモリをリフレッシュするための１
つの標準の方法である。このリフレッシュ・モードで
は、ＶＲＡＭ上のリフレッシュ・カウンタが使用され、
外部リフレッシュの生成が不要である利点を有する。リ
フレッシュ・オペレーションが外部論理により妨害され
る場合、正当なリフレッシュ・オペレーションが発生す
るまで、カウンタは単に増分されない。これはリフレッ
シュ・アドレス・カウントを維持するための追加のハー
ドウェアを必要としない利点を有し、それによりアドレ
スが不用意にスキップされることがない。保留の更新要
求によりリフレッシュ・オペレーションが妨害される場
合、この時点でブロック書込みオペレーションが実行さ
れる。書込みオペレーションのためのＲＡＳまたはＣＡ
Ｓアドレスが外部論理により生成され、アドレス・バス
上に出力される。ＶＲＡＭに対する制御論理は幾らかの
遅延の後に再生される。ＶＲＡＭに対するタイミング要
求を越えないように、外部回路による遅延を最小化する
ことが重要である。ＩＢＭＸＧＡまたはＴＩ３４−
０２０グラフィックス制御装置などのいくつかのケース
では、リフレッシュ・タイミング・パラメータがプログ
ラムされる。こうしたケースでは、外部論理により生じ
る遅延を吸収するのに十分に長いリフレッシュ・オペレ
ーションをプログラムすることが容易である。

【００３７】ＶＲＡＭ内の直列のスタティックＲＡＭが
ビデオ・データにより充填されると、ビデオ制御論理に
より、データをメモリ上のＳＲＡＭからＤＲＡＭ部分に
転送するように要求が出される。グラフィックス・プロ
セッサからのリフレッシュ・オペレーションが実行され
るまで、データの転送は実行できないため、幾らかの経
過時間が生じ、その間、追加の入力ビデオ・データがビ
デオ制御装置により処理されなければならない。ビデオ
・データはホールド・オフすることが不可能で、ＳＲＡ
Ｍは充填状態のため、ＳＲＡＭが使用可能となるまで、
入力ビデオ・データを一時的に保持するための追加の記
憶の提供が必要となる。一時データ・バッファのサイズ
は、ハードウェアがリフレッシュ・オペレーションの発
生を待機しなければならない最大時間以外に、入力ビデ
オ・データ・レートの関数となる。例えば、入力ビデオ
・データ・レートがおおよそ２０Ｍバイト／秒で、リフ
レッシュ間の最大時間が９．８マイクロ秒の場合、バッ
ファは１９６バイトのデータを保持しなければならな
い。追加のバッファリングは、連続的な入力ビデオ・ス
トリームを保持する領域を確保するために必要とされ、
その間、現存する１９６バイトがこのバッファからＶＲ
ＡＭ内のＳＲＡＭに転送される。標準の１Ｋバイトの先
入れ先出し（ＦＩＦＯ）を使用することにより、最悪の
動作環境が保証される。

【００３８】更に本発明の別の特徴は、ビデオ・データ
入力ストリームを符号化する技術である。

【００３９】入力ビデオ・データの受信の際、１８ビッ
ト幅の同期ＦＩＦＯ装置が入力バッファとして使用され
る。余分な２ビットはビデオ入力ストリームを符号化す
るために使用される。水平同期パルスがビデオ走査線の
状態を示す状態ビットを生成するフリップ・フロップを
トリガし、一方、垂直同期パルスはビデオ・フレームの
状態を示す別の状態ビットを生成する。これら２つの余
分な符号化ビットから状態変化を読出すことにより、シ
ーケンス変更またはフレーム変更のフラグが立てられ
る。これらのフラグは、データのラインを専用のシリア
ル・ポートからＤＲＡＭ画素バッファに書込む必要性、
または新たなウィンドウ・アドレスを獲得する必要性を
通知する。従って、ＸＧＡメモリ制御装置に対するメモ
リ・アクセス要求を生成する。これらの２つのメモリ・
アクセス要求は、メモリ・リフレッシュ・サイクルが使
用可能となり次第、これを横領する。上述のように、メ
モリ制御装置により、十分なＤＲＡＭリフレッシュ・サ
イクルが提供されることを述べた。新たなラインまたは
新たなフレームからの要求は、ウィンドウ・アドレスを
ロードするために、或いは既にシリアル・ポートに存在
するデータをＶＲＡＭバッファのＤＲＡＭ側に書込むた
めに、余分なメモリ・リフレッシュ・サイクルを盗み取
る。

【００４０】２つの同時メモリ・アクセスは、前の走査
線に対応するシリアル・ポートからＤＲＡＭへの書込
み、及び現行走査線に対応するロック・ビット・メモリ
読出しを含む。現行走査線のロック・ビットはデュアル
・ポート・メモリに記憶され、前の走査線のビデオ・デ
ータは３ポート・メモリに記憶される。メモリ・アクセ
スに対応して提供される各トークンに対し、同時に２つ
の事象が発生する。第１の事象は、専用のシリアル・ポ
ートに既に存在する前の走査線のＤＲＡＭへの書込みで
あり、第２の事象は、２ポート・キーイング・バッファ
のＤＲＡＭポート（ロック・ビット）から、そのシリア
ル・バッファへの現行走査線の制御ロック・ビットの読
出しである。これはビデオ及びグラフィックス・ウィン
ドウ・オーバレイ・オペレーションに対応する先取り機
構であり、次のシリアル・ポートからＤＲＡＭ画素バッ
ファへのオペレーションに備える。

【００４１】これは各サイクル・スチールに対し並列に
実行される。メモリ・サイクル・スチールに対応して提
供される２つのトークンの間において、３ポートＶＲＡ
Ｍ上の２つのシリアル・ポートの一方が、ＦＩＦＯから
出力されるビデオ・データの受信を継続する。一方、２
ポートＶＲＡＭ上のロック・ビット・データは、図８に
示されるように、そのシリアル・ポートから読出され
る。

【００４２】

【発明の効果】以上説明したように本発明によれば、グ
ラフィックス・イメージ及びビデオ・データが単一のフ
レーム・バッファに併合されるマルチメディア・ワーク
ステーション用の統合表示システムを提供することがで
きる。

【００４３】更に本発明のシステムによれば、デュアル
・フレーム・バッファ・システム用に設計された表示シ
ステム及び論理と互換に動作する、マルチメディア・ワ
ークステーション用の単一フレーム・バッファ・メモリ
・システムが提供される。

【図面の簡単な説明】

【図１】典型的なマルチメディア・ワークステーション
の論理要素及び表示要素を表すブロック図である。

【図２】従来技術によるグラフィックス・データとビデ
オ・データとを別々に記憶するデュアル・フレーム・バ
ッファ・メモリを表すブロック図である。

【図３】従来技術によるマルチプレクスにより２ポート
ＶＲＡＭを使用する単一のフレーム・バッファ・メモリ
のブロック図である。

【図４】本発明により３ポートＶＲＡＭを使用する単一
のフレーム・バッファ・メモリの実施例を表すブロック
図である。

【図５】グラフィックス、ビデオ及び表示用の３ポート
ＶＲＡＭ、及び制御機能用の２ポートＶＲＡＭを使用す
る単一のフレーム・バッファ・メモリを表すブロック図
である。

【図６】本発明に組込まれる入力ロッキング機構の実施
例のデータ・パスを表すブロック図である。

【図７】本発明に組込まれる入力ロッキング機構の実施
例を表すブロック図である。

【図８】本発明の典型的なメモリ・アクセス・パターン
を説明するための図である。

【符号の説明】

１０グラフィックス・バッファ１２ビデオ・バッファ１４処理ユニット１６表示ユニット１８ＣＰＵ２０３ポートＶＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者トーマス・アコス・ホーバスアメリカ合衆国12582、ニューヨーク州ストームビル、ジャデス・ドライブ 55 (72)発明者アンディ・ゲン−チャン・リーンアメリカ合衆国11566、ニューヨーク州メリック、ケネス・ロード 2062 (72)発明者ボブ・チャオ−チュウ・ライアンアメリカ合衆国10514、ニューヨーク州チャパクア、フラッグ・ヒル・ロード 15

Claims

【特許請求の範囲】

【請求項１】ビデオ・データ、グラフィックス・データ
及びイメージ・データの統合表示を表示モニタ上に提供
し、デジタル・イメージ信号源と、グラフィックス信号
源と、イメージ・ビデオ・プロセッサ手段、ビデオ・キ
ャプチャ手段、スケーリング手段、及び事前にプログラ
ムされて記憶される色指標を有する処理ユニットと、グ
ラフィックス・ラスタライザ手段、グラフィックス・バ
ッファ手段、及びバッファ・メモリとして機能する３ポ
ート・ビデオ・ランダム・アクセス・メモリ構造を含む
表示ユニットとを含むマルチメディア表示システムであ
って、上記処理ユニット及び上記表示ユニットに接続されて、
上記デジタル・イメージ・ビデオ信号を上記３ポート・
ビデオ・ランダム・アクセス・メモリ構造に書込む制御
信号、及び上記グラフィックス信号を上記３ポート・ラ
ンダム・アクセス・メモリ構造に書込む制御信号を提供
するグラフィックス制御手段と、上記グラフィックス信号を上記事前にプログラムされ記
憶される色指標と比較し、上記比較に応答して、該比較
が一致する場合に２つのロック・ビットの一方を許可
し、不一致の場合に禁止する、論理オペレータ手段を含
む上記グラフィックス制御手段に接続される入力ロッキ
ング手段と、を含むマルチメディア表示システム。
【請求項２】上記入力ロッキング手段の上記論理オペレ
ータ手段が、事前にプログラムされる色指標データを含
む第１及び第２の記憶レジスタと、第３及び第４の記憶
レジスタと、上記グラフィックス制御手段の出力及び上
記第１及び第２のレジスタの出力に接続される出所色比
較手段と、上記第３の記憶レジスタ手段及び上記出所色
比較手段に接続されるマルチプレクサ手段とを含み、上
記出所色比較手段が、アクセスされるアドレスに関連す
る上記グラフィックス制御手段からのグラフィックス・
データと、上記第１及び第２の記憶レジスタに記憶され
る上記事前にプログラムされる色指標とに応答して、一
致の場合に１ビットを、不一致の場合に０ビットを提供
する、請求項１記載のマルチメディア表示システム。
【請求項３】上記マルチプレクサ手段が更に上記第４の
記憶レジスタに応答して制御信号を提供するマルチメデ
ィア表示システムであって、上記マルチメディア表示システムが、上記入力ロッキン
グ手段の上記マルチプレクサ手段の出力に接続されてキ
ーイング・バッファ手段として機能する２ポート・ビデ
オ・ランダム・アクセス・メモリ手段を含む、請求項２
記載のマルチメディア表示システム。
【請求項４】上記論理オペレータ手段の上記第４の記憶
レジスタが、第１のインバンド・オペレーティング・モ
ード信号、及び第２のアウトバンド・オペレーティング
・モード信号を上記マルチプレクサに提供し、上記イン
バンド信号がグラフィックス・データとプログラムされ
た透過色データとの比較オペレーションに依存して、間
接的な更新機構信号を提供し、上記アウトバンド信号が
入出力データ・ポートから提供されるプログラム・デー
タに依存して直接更新機構を提供する、請求項３記載の
マルチメディア表示システム。
【請求項５】上記ロック・ビットが上記インバンド・モ
ードの比較オペレーション、または上記入出力ポートか
らの上記プログラム・データのいずれかに応答して、許
可または禁止される、請求項４記載のマルチメディア表
示システム。
【請求項６】上記２ポート・キーイング・バッファ・ラ
ンダム・アクセス・メモリ及び上記第４の記憶レジスタ
を、上記３ポート・ビデオ・ランダム・アクセス・メモ
リ手段の第１のシリアル・アクセス入力ポートに接続
し、画素フレーム・バッファとして機能する上記３ポー
ト・ビデオ・ランダム・アクセス・メモリ手段に表示画
素マスキング標識を提供する手段を含み、上記ビデオ・データ源が上記３ポート・ビデオ・ランダ
ム・アクセス・メモリ手段の第２のシリアル・アクセス
入力ポートに接続され、グラフィックス・データを上記３ポート・ビデオ・ラン
ダム・アクセス・メモリに提供するために、上記グラフ
ィックス制御手段の上記出力がランダム・アクセス入力
ポートに接続される、請求項３記載のマルチメディア表示システム。
【請求項７】上記グラフィックス制御手段が上記３ポー
ト・ビデオ・ランダム・アクセス・メモリに複数のリフ
レッシュ・オペレーションを提供し、上記グラフィック
ス制御手段が、上記３ポート・ビデオ・ランダム・アク
セス・メモリにおいてロウが要求するより多くのリフレ
ッシュ回数を提供するように構成されるマルチメディア
表示システムであって、上記グラフィックス制御手段により生成される、ロウ・
アドレス・ストローブ信号以前に発生するカラム・アド
レス・ストローブ信号形式のリフレッシュ・オペレーシ
ョン信号を検出する手段と、上記ビデオ・プロセッサ手
段からのビデオ更新要求信号を検出する手段と、上記リフレッシュ・オペレーション信号及び上記ビデオ
更新要求信号に応答して、上記リフレッシュ・オペレー
ション信号を妨害し、ビデオ更新信号を提供する手段
と、を含む、請求項１記載のマルチメディア表示システム。
【請求項８】上記イメージ・ビデオ・プロセッサが、上
記ビデオ源からの同期情報に関連する制御ビットを含
み、上記ビデオ信号に応答するビデオ入力メモリ手段
と、システムの水平同期パルスに応答してビデオ走査線の状
態を示す第１の制御ビットを提供し、垂直同期パルスに
応答してビデオ・フレームの状態を示す第２の制御ビッ
トを提供するフリップ・フロップ手段とを含む、請求項
７記載のマルチメディア表示システム。
【請求項９】上記フリップ・フロップ手段からの上記第
１及び上記第２のビットに応答して、それぞれシーケン
ス変更及びフレーム変更を示す信号を提供し、上記シー
ケンス変更信号が上記３ポート・ビデオ・ランダム・ア
クセス・メモリにラインを書込むための第１のメモリ要
求信号を提供し、上記フレーム変更信号が上記処理ユニ
ットのシステム・メモリ制御装置に第２のメモリ要求信
号を提供し、上記第１及び第２のメモリ要求信号対が、
リフレッシュ・サイクルの代わりに更新サイクルを発生
するための標識信号を上記３ポート・ビデオ・ランダム
・アクセス・メモリに提供する、請求項８記載のマルチ
メディア表示システム。