JPH0619429A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH0619429A JPH0619429A JP19763592A JP19763592A JPH0619429A JP H0619429 A JPH0619429 A JP H0619429A JP 19763592 A JP19763592 A JP 19763592A JP 19763592 A JP19763592 A JP 19763592A JP H0619429 A JPH0619429 A JP H0619429A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- image signal
- gate pulse
- field
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶表示装置におい
て液晶画素に保持される画像信号の電圧降下を抑制す
る。 【構成】 アクティブマトリクス型液晶表示装置は、マ
トリクス状に配列された液晶画素ＬＣと、個々の液晶画
素ＬＣを駆動する為のトランジスタＴｒと、画像信号を
前記トランジスタＴｒを介して液晶画素ＬＣに供給する
信号線２とを備えている。信号線２に供給される画像信
号の電位に応じて、駆動トランジスタＴｒを選択状態に
するゲートパルスＶG の高さを変化させている。具体的
には、画像信号は対向電極電位を基準にして極性反転さ
れ、対向電極電位に対してローレベルの画像信号を液晶
画素ＬＣに書き込む時のゲートパルスＶG の高さを、ハ
イレベルの画像信号を書き込む時より低くしている。
て液晶画素に保持される画像信号の電圧降下を抑制す
る。 【構成】 アクティブマトリクス型液晶表示装置は、マ
トリクス状に配列された液晶画素ＬＣと、個々の液晶画
素ＬＣを駆動する為のトランジスタＴｒと、画像信号を
前記トランジスタＴｒを介して液晶画素ＬＣに供給する
信号線２とを備えている。信号線２に供給される画像信
号の電位に応じて、駆動トランジスタＴｒを選択状態に
するゲートパルスＶG の高さを変化させている。具体的
には、画像信号は対向電極電位を基準にして極性反転さ
れ、対向電極電位に対してローレベルの画像信号を液晶
画素ＬＣに書き込む時のゲートパルスＶG の高さを、ハ
イレベルの画像信号を書き込む時より低くしている。
Description
【０００１】
【産業上の利用分野】本発明はマトリクス状に配列され
た液晶画素と個々の液晶画素を駆動する為の薄膜トラン
ジスタを集積的に形成したアクティブマトリクス型液晶
表示装置に関する。より詳しくは、駆動トランジスタを
線順次で選択する為のゲートパルス印加方式に関する。
た液晶画素と個々の液晶画素を駆動する為の薄膜トラン
ジスタを集積的に形成したアクティブマトリクス型液晶
表示装置に関する。より詳しくは、駆動トランジスタを
線順次で選択する為のゲートパルス印加方式に関する。
【０００２】
【従来の技術】本発明の背景を明らかにする為に、図７
を参照して従来のアクティブマトリクス型液晶表示装置
の回路構成を簡潔に説明する。アクティブマトリクス型
液晶表示装置は互いに直交する複数のゲートライン１０
１と複数の信号線１０２とを備えている。各交点にはマ
トリクス状に液晶画素ＬＣと、駆動トランジスタＴｒと
が配列されている。さらに、液晶画素ＬＣに並列して補
助容量Ｃｓも接続されている。駆動トランジスタＴｒの
ゲート電極は対応するゲートライン１０１に接続され、
ドレイン電極は対応する信号線１０２に接続され、ソー
ス電極は液晶画素ＬＣの一端を構成する画素電極に接続
されている。画素電極ＬＣの他端は対向電極に共通結線
されている。
を参照して従来のアクティブマトリクス型液晶表示装置
の回路構成を簡潔に説明する。アクティブマトリクス型
液晶表示装置は互いに直交する複数のゲートライン１０
１と複数の信号線１０２とを備えている。各交点にはマ
トリクス状に液晶画素ＬＣと、駆動トランジスタＴｒと
が配列されている。さらに、液晶画素ＬＣに並列して補
助容量Ｃｓも接続されている。駆動トランジスタＴｒの
ゲート電極は対応するゲートライン１０１に接続され、
ドレイン電極は対応する信号線１０２に接続され、ソー
ス電極は液晶画素ＬＣの一端を構成する画素電極に接続
されている。画素電極ＬＣの他端は対向電極に共通結線
されている。
【０００３】複数のゲートライン１０１は垂直シフトレ
ジスタ１０３に接続されており、線順次でゲートパルス
ＶG を供給する。一方、複数の信号線１０２はスイッチ
ングトランジスタＳＷを介してＲ，Ｇ，Ｂ三原色に対応
する画像信号の供給を受ける。個々のスイッチングトラ
ンジスタＳＷは水平シフトレジスタ１０４により駆動さ
れる。
ジスタ１０３に接続されており、線順次でゲートパルス
ＶG を供給する。一方、複数の信号線１０２はスイッチ
ングトランジスタＳＷを介してＲ，Ｇ，Ｂ三原色に対応
する画像信号の供給を受ける。個々のスイッチングトラ
ンジスタＳＷは水平シフトレジスタ１０４により駆動さ
れる。
【０００４】信号線１０２に供給された画像信号は、１
水平周期（１Ｈ）毎に順次１個づつ発生するゲートパル
スＶG に応じて、各液晶画素ＬＣへ順次電荷として書き
込まれる。液晶画素へ書き込まれた電荷は次のフィール
ドで同様のゲートパルスが発生し次の信号電荷が書き込
まれるまで、１フィールド期間中保持される。次のフィ
ールドで供給される画像信号は、液晶画素ＬＣを交流駆
動する為に、対向電極電位に対して反転される。この交
流駆動は液晶の寿命劣化を抑制する為に一般的に行なわ
れる。
水平周期（１Ｈ）毎に順次１個づつ発生するゲートパル
スＶG に応じて、各液晶画素ＬＣへ順次電荷として書き
込まれる。液晶画素へ書き込まれた電荷は次のフィール
ドで同様のゲートパルスが発生し次の信号電荷が書き込
まれるまで、１フィールド期間中保持される。次のフィ
ールドで供給される画像信号は、液晶画素ＬＣを交流駆
動する為に、対向電極電位に対して反転される。この交
流駆動は液晶の寿命劣化を抑制する為に一般的に行なわ
れる。
【０００５】
【発明が解決しようとする課題】さて、実際に液晶画素
ＬＣに保持される信号電位は、様々な要因により信号線
１０２に供給される画像信号の電位とは異なったものに
なり誤差が含まれる。１つの大きな誤差要因は、ゲート
パルスが立ち下がる時に生じる、駆動トランジスタＴｒ
のゲート領域とチャネル領域の間の容量結合あるいはカ
ップリングによる電圧降下である。このカップリングに
よる電圧降下量は、駆動トランジスタのチャネル領域が
導通状態にある状況下での、ゲートパルスの変化量に大
きく依存している。図８を参照してこの依存性を簡潔に
説明する。信号線電位はフィールド毎に対向電極電位に
対して反転しており、あるフィールドではハイレベルの
ＶｓｉｇＡにあり、次のフィールドではローレベルのＶ
ｓｉｇＢにある。１つの液晶画素に着目すると、Ａ時点
でゲートパルスＶG が印加され、対向電極電位に対して
ハイレベルの画像信号ＶｓｉｇＡが液晶画素に書き込ま
れる。ゲートパルスＶG が立ち下がる時、このパルスが
信号線電位ＶｓｉｇＡよりも駆動トランジスタの閾値電
圧Ｖｔｈ分だけ高いレベルまで降下して初めて駆動トラ
ンジスタは非導通状態となる。従って、画素電位は駆動
トランジスタのチャネル導通状態下において、（ＶG −
ＶｓｉｇＡ−Ｖｔｈ）に応じたカップリングを付けてΔ
ＶG （Ａ）分だけ電圧降下する。
ＬＣに保持される信号電位は、様々な要因により信号線
１０２に供給される画像信号の電位とは異なったものに
なり誤差が含まれる。１つの大きな誤差要因は、ゲート
パルスが立ち下がる時に生じる、駆動トランジスタＴｒ
のゲート領域とチャネル領域の間の容量結合あるいはカ
ップリングによる電圧降下である。このカップリングに
よる電圧降下量は、駆動トランジスタのチャネル領域が
導通状態にある状況下での、ゲートパルスの変化量に大
きく依存している。図８を参照してこの依存性を簡潔に
説明する。信号線電位はフィールド毎に対向電極電位に
対して反転しており、あるフィールドではハイレベルの
ＶｓｉｇＡにあり、次のフィールドではローレベルのＶ
ｓｉｇＢにある。１つの液晶画素に着目すると、Ａ時点
でゲートパルスＶG が印加され、対向電極電位に対して
ハイレベルの画像信号ＶｓｉｇＡが液晶画素に書き込ま
れる。ゲートパルスＶG が立ち下がる時、このパルスが
信号線電位ＶｓｉｇＡよりも駆動トランジスタの閾値電
圧Ｖｔｈ分だけ高いレベルまで降下して初めて駆動トラ
ンジスタは非導通状態となる。従って、画素電位は駆動
トランジスタのチャネル導通状態下において、（ＶG −
ＶｓｉｇＡ−Ｖｔｈ）に応じたカップリングを付けてΔ
ＶG （Ａ）分だけ電圧降下する。
【０００６】一方、１フィールド周期後の時点Ｂにおい
ては、対向電極電位に対してローレベルの画像信号Ｖｓ
ｉｇＢを書き込む。ゲートパルスＶG が立ち下がる時、
当該フィールドでの画素電位は（ＶG −ＶｓｉｇＢ−Ｖ
ｔｈ）に応じたカップリングを付けてΔＶG （Ｂ）分だ
け電圧降下する。
ては、対向電極電位に対してローレベルの画像信号Ｖｓ
ｉｇＢを書き込む。ゲートパルスＶG が立ち下がる時、
当該フィールドでの画素電位は（ＶG −ＶｓｉｇＢ−Ｖ
ｔｈ）に応じたカップリングを付けてΔＶG （Ｂ）分だ
け電圧降下する。
【０００７】信号線電位とゲートパルスの高さとの差
が、フィールド毎の反転時と非反転時で大きく異なって
いる。この為、ＶG を一定とするとカップリングによる
画素電位の電圧降下量は画像信号が負極性になるフィー
ルドで大きくなりアンバランスが生じる。又同時に、個
々の液晶画素間での画素電位降下量のばらつきも大きく
なり、結果として画素間の画素電位のばらつきも大きく
なる。この様な画素電位の画素間ばらつきは液晶表示装
置を中間調表示させた時に微妙な輝度ムラとなって表わ
れ表示品位を著しく損なうという課題があった。
が、フィールド毎の反転時と非反転時で大きく異なって
いる。この為、ＶG を一定とするとカップリングによる
画素電位の電圧降下量は画像信号が負極性になるフィー
ルドで大きくなりアンバランスが生じる。又同時に、個
々の液晶画素間での画素電位降下量のばらつきも大きく
なり、結果として画素間の画素電位のばらつきも大きく
なる。この様な画素電位の画素間ばらつきは液晶表示装
置を中間調表示させた時に微妙な輝度ムラとなって表わ
れ表示品位を著しく損なうという課題があった。
【０００８】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は画像信号の極性反転時に特に顕著と
なる画素電位の電圧降下を抑制して輝度ムラを防止する
事を目的とする。かかる目的を達成する為に以下の手段
を講じた。即ち、本発明は基本的な構成要素としてマト
リクス状に配列された液晶画素と、個々の液晶画素を駆
動する為のトランジスタと、画像信号を前記トランジス
タを介して液晶画素に供給する信号線とを備えたアクテ
ィブマトリクス型液晶表示装置に適用される。本発明の
特徴事項として、前記信号線に供給される画像信号の電
位に応じて、駆動トランジスタを選択状態にするゲート
パルスの高さを変化させる様にした。具体的には、液晶
画素の交流駆動を行ない対向電極電位を基準にして画像
信号を極性反転した場合、対向電極電位に対してローレ
ベルの画像信号を液晶画素に供給する時のゲートパルス
の高さを、ハイレベルの画像信号を供給する時より低く
設定する。例えば１フィールド反転を行なう場合、画像
信号の１フレーム中正極性の電位を印加する第１フィー
ルドと負極性の電位を印加する第２フィールドとでゲー
トパルスの高さを異ならせる様にしている。あるいは、
１水平周期反転を行なう場合には、水平走査毎の画像信
号の極性反転に対応して、ゲートパルスの高さを異なら
せる様にしている。
題に鑑み、本発明は画像信号の極性反転時に特に顕著と
なる画素電位の電圧降下を抑制して輝度ムラを防止する
事を目的とする。かかる目的を達成する為に以下の手段
を講じた。即ち、本発明は基本的な構成要素としてマト
リクス状に配列された液晶画素と、個々の液晶画素を駆
動する為のトランジスタと、画像信号を前記トランジス
タを介して液晶画素に供給する信号線とを備えたアクテ
ィブマトリクス型液晶表示装置に適用される。本発明の
特徴事項として、前記信号線に供給される画像信号の電
位に応じて、駆動トランジスタを選択状態にするゲート
パルスの高さを変化させる様にした。具体的には、液晶
画素の交流駆動を行ない対向電極電位を基準にして画像
信号を極性反転した場合、対向電極電位に対してローレ
ベルの画像信号を液晶画素に供給する時のゲートパルス
の高さを、ハイレベルの画像信号を供給する時より低く
設定する。例えば１フィールド反転を行なう場合、画像
信号の１フレーム中正極性の電位を印加する第１フィー
ルドと負極性の電位を印加する第２フィールドとでゲー
トパルスの高さを異ならせる様にしている。あるいは、
１水平周期反転を行なう場合には、水平走査毎の画像信
号の極性反転に対応して、ゲートパルスの高さを異なら
せる様にしている。
【０００９】
【作用】本発明によれば、対向電極電位に対してローレ
ベルとなる画像信号を液晶画素に書き込む時には、ゲー
トパルスの高さを比較的小さく設定して、ゲートパルス
立ち下がり時のカップリングによる画素電位降下量を小
さくし、画素電位のばらつきを抑制する様にしている。
ベルとなる画像信号を液晶画素に書き込む時には、ゲー
トパルスの高さを比較的小さく設定して、ゲートパルス
立ち下がり時のカップリングによる画素電位降下量を小
さくし、画素電位のばらつきを抑制する様にしている。
【００１０】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の一実施例を示す模式的な回路図
であって、特に１フィールド反転駆動方式に関する。図
示する様に、本装置は互いに直交する複数のゲートライ
ン１と複数の信号線２を備えている。各交点にはマトリ
クス状に液晶画素ＬＣ及び駆動トランジスタＴｒとが配
列されている。又、液晶画素ＬＣには並列して補助容量
Ｃｓが接続されている。駆動トランジスタＴｒのゲート
電極は対応するゲートライン１に接続されており、ドレ
イン電極は対応する信号線２に接続されており、ソース
電極は対応する液晶画素ＬＣの一端を構成する画素電極
に接続されている。液晶画素ＬＣの他端は共通して対向
電極に結線されている。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の一実施例を示す模式的な回路図
であって、特に１フィールド反転駆動方式に関する。図
示する様に、本装置は互いに直交する複数のゲートライ
ン１と複数の信号線２を備えている。各交点にはマトリ
クス状に液晶画素ＬＣ及び駆動トランジスタＴｒとが配
列されている。又、液晶画素ＬＣには並列して補助容量
Ｃｓが接続されている。駆動トランジスタＴｒのゲート
電極は対応するゲートライン１に接続されており、ドレ
イン電極は対応する信号線２に接続されており、ソース
電極は対応する液晶画素ＬＣの一端を構成する画素電極
に接続されている。液晶画素ＬＣの他端は共通して対向
電極に結線されている。
【００１１】複数のゲートライン１は垂直シフトレジス
タ３に接続されており、線順次でゲートパルスＶG の印
加を受ける。一方複数の信号線２はスイッチング素子Ｓ
Ｗを介してＲ，Ｇ，Ｂ三原色の画像信号の供給を受け
る。スイッチング素子ＳＷは水平シフトレジスタ４によ
りその導通が制御されている。
タ３に接続されており、線順次でゲートパルスＶG の印
加を受ける。一方複数の信号線２はスイッチング素子Ｓ
Ｗを介してＲ，Ｇ，Ｂ三原色の画像信号の供給を受け
る。スイッチング素子ＳＷは水平シフトレジスタ４によ
りその導通が制御されている。
【００１２】本実施例では所謂１フィールド反転駆動が
行なわれており、画像信号は例えばｎフィールドで対向
電極電位に対してハイレベルの極性を有し、次のｎ＋１
フィールドでは対向電極電位に対してローレベルの極性
を有している。一方、このフィールド毎の画像信号の極
性反転に応じて、垂直シフトレジスタ３から出力される
ゲートパルスの高さが制御されている。例えば、正極性
の画像信号が供給されるｎフィールドでは、ゲートパル
スＶG は比較的高めに設定されており、次の負極性画像
信号が供給されるｎ＋１フィールドでは比較的低い高さ
のゲートパルスＶG が供給される。
行なわれており、画像信号は例えばｎフィールドで対向
電極電位に対してハイレベルの極性を有し、次のｎ＋１
フィールドでは対向電極電位に対してローレベルの極性
を有している。一方、このフィールド毎の画像信号の極
性反転に応じて、垂直シフトレジスタ３から出力される
ゲートパルスの高さが制御されている。例えば、正極性
の画像信号が供給されるｎフィールドでは、ゲートパル
スＶG は比較的高めに設定されており、次の負極性画像
信号が供給されるｎ＋１フィールドでは比較的低い高さ
のゲートパルスＶG が供給される。
【００１３】図２を参照して図１に示したアクティブマ
トリクス型液晶表示装置の動作を詳細に説明する。前述
した様に、信号線電位はフィールド反転され、例えばｎ
フィールドでは対向電極電位に対して正極性のＶｓｉｇ
Ａとなり、次のｎ＋１フィールドでは対向電極電位に対
して負極性のＶｓｉｇＢとなる。今１個の液晶画素に注
目すると、ｎフィールド中における特定の時点Ａにおい
て、比較的高いゲートパルスＶG （Ａ）が印加され、正
極性の画像信号ＶｓｉｇＡがサンプリングされる。この
ゲートパルスＶG （Ａ）が立ち下がる時、従来と同様に
ＶG （Ａ）−ＶｓｉｇＡ−Ｖｔｈのカップリングを付け
て電圧降下ΔＶG （Ａ）が生じる。この電圧降下量は従
来と略同程度であるが、もともと正極性駆動時には変化
量が少ないので実際上輝度ムラの原因とはならない。
トリクス型液晶表示装置の動作を詳細に説明する。前述
した様に、信号線電位はフィールド反転され、例えばｎ
フィールドでは対向電極電位に対して正極性のＶｓｉｇ
Ａとなり、次のｎ＋１フィールドでは対向電極電位に対
して負極性のＶｓｉｇＢとなる。今１個の液晶画素に注
目すると、ｎフィールド中における特定の時点Ａにおい
て、比較的高いゲートパルスＶG （Ａ）が印加され、正
極性の画像信号ＶｓｉｇＡがサンプリングされる。この
ゲートパルスＶG （Ａ）が立ち下がる時、従来と同様に
ＶG （Ａ）−ＶｓｉｇＡ−Ｖｔｈのカップリングを付け
て電圧降下ΔＶG （Ａ）が生じる。この電圧降下量は従
来と略同程度であるが、もともと正極性駆動時には変化
量が少ないので実際上輝度ムラの原因とはならない。
【００１４】一方、１フィールド周期後の時点Ｂにおい
て、同一の液晶画素にゲートパルスＶG （Ｂ）が印加さ
れ、負極性の画像信号ＶｓｉｇＢのサンプリングが行な
われる。ゲートパルスＶG （Ｂ）の立ち下がり時、ＶG
（Ｂ）−ＶｓｉｇＢ−Ｖｔｈのカップリングを付けて電
圧降下ΔＶG （Ｂ）が生じる。図８に示した従来例と比
較すれば明らかな様に、ゲートパルスＶG （Ｂ）は低め
に設定されており、液晶画素に保持された画素電位との
差が小さくなっている。従って、駆動トランジスタのゲ
ート領域とチャネル領域との間に生じる結合容量に基く
電圧降下量は従来に比し顕著に減少している。
て、同一の液晶画素にゲートパルスＶG （Ｂ）が印加さ
れ、負極性の画像信号ＶｓｉｇＢのサンプリングが行な
われる。ゲートパルスＶG （Ｂ）の立ち下がり時、ＶG
（Ｂ）−ＶｓｉｇＢ−Ｖｔｈのカップリングを付けて電
圧降下ΔＶG （Ｂ）が生じる。図８に示した従来例と比
較すれば明らかな様に、ゲートパルスＶG （Ｂ）は低め
に設定されており、液晶画素に保持された画素電位との
差が小さくなっている。従って、駆動トランジスタのゲ
ート領域とチャネル領域との間に生じる結合容量に基く
電圧降下量は従来に比し顕著に減少している。
【００１５】図３は図１に示した垂直シフトレジスタ３
の具体的な構成例を表わしている。図示する様に、垂直
シフトレジスタ３はＤ型フリップフロップ１４を多段接
続した構造を有している。個々のフリップフロップ１４
は出力が共通結線された一対のインバータ１５，１６を
含んでいる。各インバータはＰ型のＭＩＳトランジスタ
１７を介して電源ラインＶＶＤＤ側に接続されていると
ともに、Ｎ型のＭＩＳトランジスタ１８を介して接地側
ＧＮＤに接続されている。これらのトランジスタ１７，
１８は垂直クロック信号ＶＣＫ１，ＶＣＫ２及びこれら
の反転クロック信号に応答して動作し所謂クロックトイ
ンバータを構成する。一対のインバータ１５，１６の共
通結線された出力端子には第３のインバータ１９の入力
端子が接続されている。第３のインバータ１９の出力端
子はナンドゲート回路２０の一方の入力端子に接続され
ているとともに、次段のフリップフロップの入力端子に
も接続されている。ナンドゲート回路２０の他方の入力
端子には前段フリップフロップの出力端子が接続されて
いる。ナンドゲート回路２０の出力端子にはインバータ
２１が接続されている。垂直シフトレジスタ３の第１段
目のフリップフロップにスタート信号ＶＳＴが入力され
ると順次各段毎に１水平周期（１Ｈ）毎にゲートパルス
ＶG が出力される。
の具体的な構成例を表わしている。図示する様に、垂直
シフトレジスタ３はＤ型フリップフロップ１４を多段接
続した構造を有している。個々のフリップフロップ１４
は出力が共通結線された一対のインバータ１５，１６を
含んでいる。各インバータはＰ型のＭＩＳトランジスタ
１７を介して電源ラインＶＶＤＤ側に接続されていると
ともに、Ｎ型のＭＩＳトランジスタ１８を介して接地側
ＧＮＤに接続されている。これらのトランジスタ１７，
１８は垂直クロック信号ＶＣＫ１，ＶＣＫ２及びこれら
の反転クロック信号に応答して動作し所謂クロックトイ
ンバータを構成する。一対のインバータ１５，１６の共
通結線された出力端子には第３のインバータ１９の入力
端子が接続されている。第３のインバータ１９の出力端
子はナンドゲート回路２０の一方の入力端子に接続され
ているとともに、次段のフリップフロップの入力端子に
も接続されている。ナンドゲート回路２０の他方の入力
端子には前段フリップフロップの出力端子が接続されて
いる。ナンドゲート回路２０の出力端子にはインバータ
２１が接続されている。垂直シフトレジスタ３の第１段
目のフリップフロップにスタート信号ＶＳＴが入力され
ると順次各段毎に１水平周期（１Ｈ）毎にゲートパルス
ＶG が出力される。
【００１６】この垂直シフトレジスタ３には電源ライン
ＶＶＤＤと接地ラインＧＮＤとの間に直列接続された一
対の分割抵抗Ｒ１，Ｒ２が付加されている。この直列接
続された抵抗と接地ラインＧＮＤとの間には電源レベル
切り換え用のトランジスタ２４が挿入されている。この
トランジスタ２４のゲート電極にはフィールド毎の極性
反転に同期した制御信号ＣＴＬが印加されている。正極
性駆動のフィールドにおいては、切り換え用のトランジ
スタ２４は非導通状態にあり、電源電圧ＶＶＤＤがその
まま垂直シフトレジスタ３に印加され、ゲートパルスＶ
G は電源電圧に対応した高いレベルのパルスとなってい
る。一方、負極性駆動を行なうフィールドにおいては、
切り換え用トランジスタ２４は導通状態となり、抵抗Ｒ
１，Ｒ２の比によって分割された電源電圧が垂直シフト
レジスタ３に印加される。これに応じて、ゲートパルス
ＶG の高さも低くなる。
ＶＶＤＤと接地ラインＧＮＤとの間に直列接続された一
対の分割抵抗Ｒ１，Ｒ２が付加されている。この直列接
続された抵抗と接地ラインＧＮＤとの間には電源レベル
切り換え用のトランジスタ２４が挿入されている。この
トランジスタ２４のゲート電極にはフィールド毎の極性
反転に同期した制御信号ＣＴＬが印加されている。正極
性駆動のフィールドにおいては、切り換え用のトランジ
スタ２４は非導通状態にあり、電源電圧ＶＶＤＤがその
まま垂直シフトレジスタ３に印加され、ゲートパルスＶ
G は電源電圧に対応した高いレベルのパルスとなってい
る。一方、負極性駆動を行なうフィールドにおいては、
切り換え用トランジスタ２４は導通状態となり、抵抗Ｒ
１，Ｒ２の比によって分割された電源電圧が垂直シフト
レジスタ３に印加される。これに応じて、ゲートパルス
ＶG の高さも低くなる。
【００１７】図４は本発明にかかるアクティブマトリク
ス型液晶表示装置の第２の実施例を示す模式的な回路図
であって、所謂１Ｈ反転駆動方式の場合である。なお、
基本的に図１に示す実施例と同一の構成を有しており、
対応する部分には対応する参照番号を付して理解を容易
にしている。本例では、画像信号は１水平周期毎に反転
している。例えば、ｎフィールドでは第１ゲートライン
に割り当てられた１水平期間中画像信号はハイレベルと
なり、次の第２ゲートラインに割り当てられた水平期間
中画像信号は対向電極電位に対してローレベルとなる。
この様に、１水平周期毎に画像信号が反転する。同様
に、ｎ＋１フィールドにおいても１水平周期毎に反転す
る。但し、ｎフィールドと異なり、ｎ＋１フィールドで
は第１ゲートラインに割り当てられた水平期間中画像信
号は負極性に保持される。反対に、第２ゲートラインに
割り当てられた水平期間中画像信号はハイレベルにな
る。この様に、フィールド毎でも極性反転が行なわれ
る。１水平周期反転駆動は前述した１フィールド反転駆
動に比べてフリッカを抑制できる点でメリットがある。
ス型液晶表示装置の第２の実施例を示す模式的な回路図
であって、所謂１Ｈ反転駆動方式の場合である。なお、
基本的に図１に示す実施例と同一の構成を有しており、
対応する部分には対応する参照番号を付して理解を容易
にしている。本例では、画像信号は１水平周期毎に反転
している。例えば、ｎフィールドでは第１ゲートライン
に割り当てられた１水平期間中画像信号はハイレベルと
なり、次の第２ゲートラインに割り当てられた水平期間
中画像信号は対向電極電位に対してローレベルとなる。
この様に、１水平周期毎に画像信号が反転する。同様
に、ｎ＋１フィールドにおいても１水平周期毎に反転す
る。但し、ｎフィールドと異なり、ｎ＋１フィールドで
は第１ゲートラインに割り当てられた水平期間中画像信
号は負極性に保持される。反対に、第２ゲートラインに
割り当てられた水平期間中画像信号はハイレベルにな
る。この様に、フィールド毎でも極性反転が行なわれ
る。１水平周期反転駆動は前述した１フィールド反転駆
動に比べてフリッカを抑制できる点でメリットがある。
【００１８】一方垂直シフトレジスタ３は上述した１水
平周期反転駆動に対応してゲートパルスＶG の高さを調
整する。例えば、ｎフィールドでは第１ゲートラインに
対してハイレベルのゲートパルスを印加し、第２ゲート
ラインに対してローレベルのゲートパルスを印加し、第
３ゲートラインに対してハイレベルのゲートパルスを印
加する。この様に、１ライン毎にゲートパルスの高さを
変化させる。次のｎ＋１フィールドでも同様にゲートラ
イン毎にゲートパルスの高さを変化させる。但し、１本
のゲートライン例えば第１ゲートラインに着目すると、
ｎフィールドではハイレベルのゲートパルスが印加さ
れ、ｎ＋１フィールドではローレベルのゲートパルスが
印加される。この様な動作を行なう垂直シフトレジスタ
３は例えば図３に示した具体的な回路構成と同様に得る
事ができる。即ち図３に示した切り換え用トランジスタ
２４の制御信号ＣＴＬとして１水平周期反転に同期した
信号を供給すれば良い。
平周期反転駆動に対応してゲートパルスＶG の高さを調
整する。例えば、ｎフィールドでは第１ゲートラインに
対してハイレベルのゲートパルスを印加し、第２ゲート
ラインに対してローレベルのゲートパルスを印加し、第
３ゲートラインに対してハイレベルのゲートパルスを印
加する。この様に、１ライン毎にゲートパルスの高さを
変化させる。次のｎ＋１フィールドでも同様にゲートラ
イン毎にゲートパルスの高さを変化させる。但し、１本
のゲートライン例えば第１ゲートラインに着目すると、
ｎフィールドではハイレベルのゲートパルスが印加さ
れ、ｎ＋１フィールドではローレベルのゲートパルスが
印加される。この様な動作を行なう垂直シフトレジスタ
３は例えば図３に示した具体的な回路構成と同様に得る
事ができる。即ち図３に示した切り換え用トランジスタ
２４の制御信号ＣＴＬとして１水平周期反転に同期した
信号を供給すれば良い。
【００１９】図５は本発明にかかるアクティブマトリク
ス型液晶表示装置の第３実施例を示し、１水平周期反転
駆動の場合を表わしている。基本的に図４に示す実施例
と同一の構成を有しており、対応する部分には対応する
参照番号あるいは参照符号を付して理解を容易にしてい
る。図４に示す実施例と異なる点は、ハイレベルのゲー
トパルスを出力する為の第一垂直シフトレジスタ３１と
ローレベルのゲートパルスを出力する第二垂直シフトレ
ジスタ３２とを用いた事である。各ゲートライン１の一
端はトランジスタスイッチ３３を介してハイレベルの電
源電圧ＶH により駆動される第一垂直シフトレジスタに
接続され、他端部は他のトランジスタスイッチ３４を介
してローレベルの電源電圧ＶL により駆動される第二垂
直シフトレジスタ３２に接続されている。各ゲートライ
ン１の一端部に各々接続された複数のトランジスタスイ
ッチ３３のゲート電極は共通の制御ラインに接続されて
おり制御信号ＦＲＰの印加を受ける。一方、他のトラン
ジスタスイッチ３４の群のゲート電極は別の共通制御ラ
インに接続されており、制御信号ＦＲＰの反転信号の印
加を受ける。
ス型液晶表示装置の第３実施例を示し、１水平周期反転
駆動の場合を表わしている。基本的に図４に示す実施例
と同一の構成を有しており、対応する部分には対応する
参照番号あるいは参照符号を付して理解を容易にしてい
る。図４に示す実施例と異なる点は、ハイレベルのゲー
トパルスを出力する為の第一垂直シフトレジスタ３１と
ローレベルのゲートパルスを出力する第二垂直シフトレ
ジスタ３２とを用いた事である。各ゲートライン１の一
端はトランジスタスイッチ３３を介してハイレベルの電
源電圧ＶH により駆動される第一垂直シフトレジスタに
接続され、他端部は他のトランジスタスイッチ３４を介
してローレベルの電源電圧ＶL により駆動される第二垂
直シフトレジスタ３２に接続されている。各ゲートライ
ン１の一端部に各々接続された複数のトランジスタスイ
ッチ３３のゲート電極は共通の制御ラインに接続されて
おり制御信号ＦＲＰの印加を受ける。一方、他のトラン
ジスタスイッチ３４の群のゲート電極は別の共通制御ラ
インに接続されており、制御信号ＦＲＰの反転信号の印
加を受ける。
【００２０】最後に図６のタイミングチャートを参照し
て図５に示すアクティブマトリクス型液晶表示装置の動
作を詳細に説明する。前述した様に、画像信号は各フィ
ールドにおいて１水平周期毎に対向電極電位を基準にし
て反転している。又制御信号ＦＲＰもこの１水平周期反
転に同期して電圧レベルが交互に切り換わっている。例
えば第１ゲートラインに着目すると、ｎフィールドにお
いて、第１番目の制御信号パルスＦＲＰがハイレベルと
なるので第一垂直シフトレジスタ３１側のトランジスタ
スイッチ３３が導通し、ＶH の高さを有するゲートパル
スが出力される。次の第２ゲートラインに対しては、制
御信号ＦＲＰがローレベルに切り換わるので第一垂直シ
フトレジスタ３１側のトランジスタスイッチ３３は非導
通状態となる一方、第二垂直シフトレジスタ側のトラン
ジスタスイッチ３４が制御信号ＦＲＰの反転信号に同期
して導通状態となり、ＶL の高さを有するゲートパルス
が出力される。さらに、次のｎ＋１フィールドでは制御
信号ＦＲＰの位相関係が逆転する為、第１ゲートライン
に対してはＶL の高さを有するゲートパルスが供給さ
れ、第２ゲートラインに対してはＶH の高さを有するゲ
ートパルスが供給される。
て図５に示すアクティブマトリクス型液晶表示装置の動
作を詳細に説明する。前述した様に、画像信号は各フィ
ールドにおいて１水平周期毎に対向電極電位を基準にし
て反転している。又制御信号ＦＲＰもこの１水平周期反
転に同期して電圧レベルが交互に切り換わっている。例
えば第１ゲートラインに着目すると、ｎフィールドにお
いて、第１番目の制御信号パルスＦＲＰがハイレベルと
なるので第一垂直シフトレジスタ３１側のトランジスタ
スイッチ３３が導通し、ＶH の高さを有するゲートパル
スが出力される。次の第２ゲートラインに対しては、制
御信号ＦＲＰがローレベルに切り換わるので第一垂直シ
フトレジスタ３１側のトランジスタスイッチ３３は非導
通状態となる一方、第二垂直シフトレジスタ側のトラン
ジスタスイッチ３４が制御信号ＦＲＰの反転信号に同期
して導通状態となり、ＶL の高さを有するゲートパルス
が出力される。さらに、次のｎ＋１フィールドでは制御
信号ＦＲＰの位相関係が逆転する為、第１ゲートライン
に対してはＶL の高さを有するゲートパルスが供給さ
れ、第２ゲートラインに対してはＶH の高さを有するゲ
ートパルスが供給される。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス型液晶表示装置において、信号線か
ら液晶画素へ駆動トランジスタを介して信号電荷を供給
する際、信号線電位の極性反転に応じてゲートパルスの
高さを随時変化させ、供給する画像信号の電位とゲート
パルスの電位の差を必要最小限に制御している。かかる
構成により、ゲートパルスの立ち下がりによって生じる
画素電位の電圧降下を最小限に抑制できる。従って、液
晶画素間での画素電位ばらつきを低く抑える事ができ、
特に中間調表示における輝度ムラを改善する事ができる
という効果がある。
クティブマトリクス型液晶表示装置において、信号線か
ら液晶画素へ駆動トランジスタを介して信号電荷を供給
する際、信号線電位の極性反転に応じてゲートパルスの
高さを随時変化させ、供給する画像信号の電位とゲート
パルスの電位の差を必要最小限に制御している。かかる
構成により、ゲートパルスの立ち下がりによって生じる
画素電位の電圧降下を最小限に抑制できる。従って、液
晶画素間での画素電位ばらつきを低く抑える事ができ、
特に中間調表示における輝度ムラを改善する事ができる
という効果がある。
【図１】本発明にかかるアクティブマトリクス型液晶表
示装置の第１実施例を示す回路図である。
示装置の第１実施例を示す回路図である。
【図２】図１に示す実施例の動作説明図である。
【図３】図１に示す実施例に含まれる垂直シフトレジス
タの具体的な回路構成例を示す模式図である。
タの具体的な回路構成例を示す模式図である。
【図４】本発明にかかるアクティブマトリクス型液晶表
示装置の第２実施例を示す回路図である。
示装置の第２実施例を示す回路図である。
【図５】本発明にかかるアクティブマトリクス型液晶表
示装置の第３実施例を示す回路図である。
示装置の第３実施例を示す回路図である。
【図６】図５に示す実施例の動作を説明する為のタイミ
ングチャートである。
ングチャートである。
【図７】従来のアクティブマトリクス型液晶表示装置の
一例を示す回路図である。
一例を示す回路図である。
【図８】従来のアクティブマトリクス型液晶表示装置の
課題を説明する為の模式図である。
課題を説明する為の模式図である。
１ ゲートライン ２ 信号線 ３ 垂直シフトレジスタ ４ 水平シフトレジスタ ＬＣ 液晶画素 Ｔｒ 駆動トランジスタ ＳＷ スイッチング素子 Ｃｓ 補助容量
Claims (4)
- 【請求項１】 マトリクス状に配列された液晶画素と、
個々の液晶画素を駆動する為のトランジスタと、画像信
号を前記トランジスタを介して液晶画素に供給する信号
線とを備えたアクティブマトリクス型液晶表示装置にお
いて、 前記信号線に供給される画像信号の電位に応じて、トラ
ンジスタを選択状態にするゲートパルスの高さを変化さ
せた事を特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項２】 画像信号の１フレームは正極性の電位を
印加する第１フィールドと負極性の電位を印加する第２
フィールドとを含み、第１フィールドと第２フィールド
とでゲートパルスの高さを異ならせる事を特徴とする請
求項１記載のアクティブマトリクス型液晶表示装置。 - 【請求項３】 １水平走査あるいは数水平走査毎の画像
信号の極性反転に対応してゲートパルスの高さを異なら
せた事を特徴とする請求項１記載のアクティブマトリク
ス型液晶表示装置。 - 【請求項４】 前記画像信号は対向電極電位を基準にし
て極性反転され、対向電極電位に対してローレベルの画
像信号を液晶画素に供給する時のゲートパルスの高さ
を、ハイレベルの画像信号を供給する時より低くした事
を特徴とする請求項１記載のアクティブマトリクス型液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19763592A JPH0619429A (ja) | 1992-06-30 | 1992-06-30 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19763592A JPH0619429A (ja) | 1992-06-30 | 1992-06-30 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619429A true JPH0619429A (ja) | 1994-01-28 |
Family
ID=16377768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19763592A Pending JPH0619429A (ja) | 1992-06-30 | 1992-06-30 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619429A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225866B1 (en) | 1994-05-31 | 2001-05-01 | Sharp Kabushiki Kaisha | Series connected multi-stage linear FET amplifier circuit |
-
1992
- 1992-06-30 JP JP19763592A patent/JPH0619429A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225866B1 (en) | 1994-05-31 | 2001-05-01 | Sharp Kabushiki Kaisha | Series connected multi-stage linear FET amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2997356B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US5587722A (en) | Active matrix display device | |
| KR100767364B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| EP1174758A1 (en) | Liquid crystal display | |
| US8232932B2 (en) | Display device | |
| EP0373897A2 (en) | Liquid crystal display panel | |
| KR101026809B1 (ko) | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| US7019725B1 (en) | Reset method and apparatus for liquid crystal display | |
| US6677937B1 (en) | Driving method for display and a liquid crystal display using such a method | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| KR100310626B1 (ko) | 액정 디스플레이 구동용 반도체장치 | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JPH05313607A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0619429A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP2531151B2 (ja) | アクテイブマトリクス液晶表示パネルの駆動方法 | |
| JPH0430683A (ja) | 液晶表示装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH0580354A (ja) | 液晶表示装置 | |
| US20240169882A1 (en) | Display device | |
| JPH02196218A (ja) | 液晶表示装置の駆動方法 | |
| KR20030088647A (ko) | 액정 표시 장치 |