JPH06181277A - 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 - Google Patents
樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法Info
- Publication number
- JPH06181277A JPH06181277A JP33162192A JP33162192A JPH06181277A JP H06181277 A JPH06181277 A JP H06181277A JP 33162192 A JP33162192 A JP 33162192A JP 33162192 A JP33162192 A JP 33162192A JP H06181277 A JPH06181277 A JP H06181277A
- Authority
- JP
- Japan
- Prior art keywords
- resistance wire
- protrusions
- resin
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 温度サイクル性が良く抵抗値の精度が良い安
価な樹脂封止型半導体装置及びその抵抗線を備えたリー
ドフレームの製造方法を得ることを目的とする。 【構成】 リードフレーム1及びアイランド1b上に
は、半導体素子2a、2bがそれぞれハンダ層4a、4
bにより搭載されている。アイランド1b及びインナー
リード1cには、突起部1aが形成されており、この突
起部1aに抵抗線3が溶接によって固着されている。 【効果】 抵抗線の溶接位置精度を向上させることがで
き、抵抗値の精度が良く装置の信頼性の向上が図れる。
また、リードフレーム製造過程において抵抗線を接続で
きるので、ライン化し易くなり、コストの低減が図れ
る。
価な樹脂封止型半導体装置及びその抵抗線を備えたリー
ドフレームの製造方法を得ることを目的とする。 【構成】 リードフレーム1及びアイランド1b上に
は、半導体素子2a、2bがそれぞれハンダ層4a、4
bにより搭載されている。アイランド1b及びインナー
リード1cには、突起部1aが形成されており、この突
起部1aに抵抗線3が溶接によって固着されている。 【効果】 抵抗線の溶接位置精度を向上させることがで
き、抵抗値の精度が良く装置の信頼性の向上が図れる。
また、リードフレーム製造過程において抵抗線を接続で
きるので、ライン化し易くなり、コストの低減が図れ
る。
Description
【0001】
【産業上の利用分野】この発明は、樹脂封止型半導体装
置及びその抵抗線を備えたリードフレームの製造方法に
関するものである。
置及びその抵抗線を備えたリードフレームの製造方法に
関するものである。
【0002】
【従来の技術】図7は、従来の樹脂封止型半導体装置を
示す平面図であり、図において、リードフレーム1上に
は、半導体素子2aがハンダ層4aにより固着されてい
る。また、アイランド1bには、半導体素子2bがハン
ダ層4bにより固着されている。アイランド1b及びイ
ンナーリード1cには、図8に示すように、ハンダ層4
cにより抵抗線3が固着されている。半導体素子2a、
2bのアルミニウム電極(図示しない)とインナーリー
ド1c、1dとは、金属細線5によりそれぞれ電気的に
接続されている。また、リードフレーム1や半導体素子
2a、2b等は、封止樹脂6によって覆われている。な
お、図7及び図8では、この封止樹脂6の図示は省略し
てある。
示す平面図であり、図において、リードフレーム1上に
は、半導体素子2aがハンダ層4aにより固着されてい
る。また、アイランド1bには、半導体素子2bがハン
ダ層4bにより固着されている。アイランド1b及びイ
ンナーリード1cには、図8に示すように、ハンダ層4
cにより抵抗線3が固着されている。半導体素子2a、
2bのアルミニウム電極(図示しない)とインナーリー
ド1c、1dとは、金属細線5によりそれぞれ電気的に
接続されている。また、リードフレーム1や半導体素子
2a、2b等は、封止樹脂6によって覆われている。な
お、図7及び図8では、この封止樹脂6の図示は省略し
てある。
【0003】従来の樹脂封止型半導体装置は上述したよ
うに構成され、抵抗線3の両端に発生する電圧の変化を
半導体素子2bで検出し、抵抗線3に流す電流を制御し
ている。抵抗線3に流れる電流によって、半導体素子2
aに流れる電流を検出することができる。
うに構成され、抵抗線3の両端に発生する電圧の変化を
半導体素子2bで検出し、抵抗線3に流す電流を制御し
ている。抵抗線3に流れる電流によって、半導体素子2
aに流れる電流を検出することができる。
【0004】
【発明が解決しようとする課題】上述したような樹脂封
止型半導体装置では、抵抗線3が電流によって発熱し、
例えば長期の動作試験や温度サイクル試験を実施する
と、熱によって抵抗線3の両端のハンダ層4cが劣化
し、抵抗線3の抵抗値が変化し、又はハンダ層4cの量
やハンダの這い上がり状態によっても抵抗線3の抵抗値
が変わるという問題点があった。
止型半導体装置では、抵抗線3が電流によって発熱し、
例えば長期の動作試験や温度サイクル試験を実施する
と、熱によって抵抗線3の両端のハンダ層4cが劣化
し、抵抗線3の抵抗値が変化し、又はハンダ層4cの量
やハンダの這い上がり状態によっても抵抗線3の抵抗値
が変わるという問題点があった。
【0005】また、従来の樹脂封止型半導体装置の製造
方法は、半導体素子2a、2bをリードフレーム1上に
還元雰囲気中でハンダ付けする際に、所定の長さに切断
した抵抗線3を同時にハンダ付けした後、半導体素子2
a、2b上のアルミニウム電極と、インナーリード1
c、1d間を電気的に接続する金属細線5をワイヤーボ
ンディングし、半導体素子2a、2bをハンダ付けによ
りそれぞれリードフレーム1、アイランド1bに固着し
た後、リードフレーム1の裏面を外部に露出するよう金
型にセットし、この状態で樹脂封止していた。しかし、
従来の製造方法では、ハンダ付けにより抵抗線3をアイ
ランド1bに接着していたため、抵抗値の精度が悪く、
しかも上述のように抵抗線3の抵抗値が変動するという
問題点があった。また、抵抗線3を所定の長さに切断
し、これをハンダ付けによりアイランド1bに固着して
いたので、製造工程が多くなるという問題点もあった。
方法は、半導体素子2a、2bをリードフレーム1上に
還元雰囲気中でハンダ付けする際に、所定の長さに切断
した抵抗線3を同時にハンダ付けした後、半導体素子2
a、2b上のアルミニウム電極と、インナーリード1
c、1d間を電気的に接続する金属細線5をワイヤーボ
ンディングし、半導体素子2a、2bをハンダ付けによ
りそれぞれリードフレーム1、アイランド1bに固着し
た後、リードフレーム1の裏面を外部に露出するよう金
型にセットし、この状態で樹脂封止していた。しかし、
従来の製造方法では、ハンダ付けにより抵抗線3をアイ
ランド1bに接着していたため、抵抗値の精度が悪く、
しかも上述のように抵抗線3の抵抗値が変動するという
問題点があった。また、抵抗線3を所定の長さに切断
し、これをハンダ付けによりアイランド1bに固着して
いたので、製造工程が多くなるという問題点もあった。
【0006】この発明は、このような問題点を解決する
ためになされたもので、温度サイクル性が良く抵抗値の
精度が良い安価な樹脂封止型半導体装置及びそのリード
フレームの製造方法を得ることを目的とする。
ためになされたもので、温度サイクル性が良く抵抗値の
精度が良い安価な樹脂封止型半導体装置及びそのリード
フレームの製造方法を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明の請求項第1項
に係る樹脂封止型半導体装置は、インナーリードに形成
された突起部に溶接によって抵抗線を固着するものであ
る。この発明の請求項第2項に係る樹脂封止型半導体装
置は、突起部の高さを突起部が形成された一対のインナ
ーリードに介在するインナーリードに抵抗線が接触しな
い高さとするものである。この発明の請求項第3項に係
る樹脂封止型半導体装置は、抵抗線が溶接されるインナ
ーリードの間に介在するインナーリードに、抵抗線が近
接するのを防止する段差部を設けたものである。この発
明の請求項第4項に係る樹脂封止型半導体装置のインナ
ーリードの製造方法は、インナーリードの突起部に抵抗
線を溶接した後、この抵抗線と板材とを同時に打ち抜く
ものである。
に係る樹脂封止型半導体装置は、インナーリードに形成
された突起部に溶接によって抵抗線を固着するものであ
る。この発明の請求項第2項に係る樹脂封止型半導体装
置は、突起部の高さを突起部が形成された一対のインナ
ーリードに介在するインナーリードに抵抗線が接触しな
い高さとするものである。この発明の請求項第3項に係
る樹脂封止型半導体装置は、抵抗線が溶接されるインナ
ーリードの間に介在するインナーリードに、抵抗線が近
接するのを防止する段差部を設けたものである。この発
明の請求項第4項に係る樹脂封止型半導体装置のインナ
ーリードの製造方法は、インナーリードの突起部に抵抗
線を溶接した後、この抵抗線と板材とを同時に打ち抜く
ものである。
【0008】
【作用】この発明の請求項第1項においては、電流検出
用抵抗線のリードフレームへの接続を、ハンダ付けから
溶接に変更し、溶接位置に突起部を形成しているので、
溶接位置が決まり易くなり抵抗線の抵抗値精度が向上す
る。この発明の請求項第2項においては、突起部が形成
された一対のインナーリードに介在するインナーリード
に抵抗線が接触するのを防止する。この発明の請求項第
3項においては、インナーリード間に介在するインナー
リードに段差部を設けたので、このインナーリードと抵
抗値との短絡を防止できると共に、この間に封止樹脂が
流入し易くなる。この発明の請求項第4項においては、
リードフレームを加工する段階で連続的に抵抗線を接続
できるため、生産性が向上し、安価な樹脂封止型半導体
装置が提供できる。
用抵抗線のリードフレームへの接続を、ハンダ付けから
溶接に変更し、溶接位置に突起部を形成しているので、
溶接位置が決まり易くなり抵抗線の抵抗値精度が向上す
る。この発明の請求項第2項においては、突起部が形成
された一対のインナーリードに介在するインナーリード
に抵抗線が接触するのを防止する。この発明の請求項第
3項においては、インナーリード間に介在するインナー
リードに段差部を設けたので、このインナーリードと抵
抗値との短絡を防止できると共に、この間に封止樹脂が
流入し易くなる。この発明の請求項第4項においては、
リードフレームを加工する段階で連続的に抵抗線を接続
できるため、生産性が向上し、安価な樹脂封止型半導体
装置が提供できる。
【0009】
実施例1.図1はこの発明の実施例1による樹脂封止型
半導体装置を示す斜視図であり、図2は図1に示した装
置のリードフレーム及び抵抗線の断面図である。なお、
各図中、同一符号は同一又は相当部分を示している。図
1及び図2において、抵抗線3が固着されるアイランド
1b及びインナーリード1cには、溶接位置決め用の打
ち上げ部である突起部1aが形成されている。この突起
の高さA(図2)は、リードフレーム1の厚さとして
0.5mm前後のものを使用した場合、0.2mm〜
1.0mm、好適には0.5mm程度であるが、溶接条
件等によって適宜変更することができる。また、突起部
1aの間にインナーリード1eが介在している場合に
は、抵抗線3とインナーリード1eとの間隔が例えば
1.5mm程度と小さい場合、樹脂封止の際に樹脂封止
6がこの間隔に回り込めずにボイドを生じたり、抵抗線
3と短絡を起こしたりする場合がある。これを回避する
ために、インナーリード1eに段差部1fを形成しても
良い。
半導体装置を示す斜視図であり、図2は図1に示した装
置のリードフレーム及び抵抗線の断面図である。なお、
各図中、同一符号は同一又は相当部分を示している。図
1及び図2において、抵抗線3が固着されるアイランド
1b及びインナーリード1cには、溶接位置決め用の打
ち上げ部である突起部1aが形成されている。この突起
の高さA(図2)は、リードフレーム1の厚さとして
0.5mm前後のものを使用した場合、0.2mm〜
1.0mm、好適には0.5mm程度であるが、溶接条
件等によって適宜変更することができる。また、突起部
1aの間にインナーリード1eが介在している場合に
は、抵抗線3とインナーリード1eとの間隔が例えば
1.5mm程度と小さい場合、樹脂封止の際に樹脂封止
6がこの間隔に回り込めずにボイドを生じたり、抵抗線
3と短絡を起こしたりする場合がある。これを回避する
ために、インナーリード1eに段差部1fを形成しても
良い。
【0010】上述したように構成された樹脂封止型半導
体装置においては、アイランド1b及びインナーリード
1c上に突起部1aを設けたことによって、抵抗線3と
の溶接位置が正確に定まるために抵抗値の精度が向上す
る。また、抵抗線3の下を横切らなければならないイン
ナーリード1eに段差部1fを設けることによって、抵
抗線3の長さに裕度ができる。また、所望により抵抗線
3を弛ませて長さを調節することも可能であり、抵抗値
を従来装置に比べ大きくでき、検出感度を向上させるこ
とができる。さらに、ハンダ付を用いずに溶接により抵
抗線を固着するので、温度サイクル試験等に対しても格
段に信頼性を向上させることができる。なお、抵抗線3
としては、銅系合金例えばCuNi合金(Cu50±1
0重量%、Ni50±10重量%)やFeNi合金、又
はアルミニウム等種々の材料から作製されたものが使用
できる。また、ワイヤ状や板材等種々の形状のものが使
用できる。また、抵抗線3は、隣接するインナーリード
に溶接することも可能であり、さらに、複数個の抵抗線
を設けることも可能である。
体装置においては、アイランド1b及びインナーリード
1c上に突起部1aを設けたことによって、抵抗線3と
の溶接位置が正確に定まるために抵抗値の精度が向上す
る。また、抵抗線3の下を横切らなければならないイン
ナーリード1eに段差部1fを設けることによって、抵
抗線3の長さに裕度ができる。また、所望により抵抗線
3を弛ませて長さを調節することも可能であり、抵抗値
を従来装置に比べ大きくでき、検出感度を向上させるこ
とができる。さらに、ハンダ付を用いずに溶接により抵
抗線を固着するので、温度サイクル試験等に対しても格
段に信頼性を向上させることができる。なお、抵抗線3
としては、銅系合金例えばCuNi合金(Cu50±1
0重量%、Ni50±10重量%)やFeNi合金、又
はアルミニウム等種々の材料から作製されたものが使用
できる。また、ワイヤ状や板材等種々の形状のものが使
用できる。また、抵抗線3は、隣接するインナーリード
に溶接することも可能であり、さらに、複数個の抵抗線
を設けることも可能である。
【0011】実施例2.実施例1では、半導体素子2a
を搭載した面のリードフレーム1に抵抗線3を取り付け
たが、図3に示すように、その反対の面に抵抗線3を取
り付けてもよい。この場合、抵抗線3をアイランド1b
及びインナーリード1cに溶接するときに生じる溶接塵
が、半導体素子2a、2b搭載面や金属細線5のボンデ
ィングエリアに飛び散る場合があったが、実施例2では
半導体素子2a、2bを搭載する面の反対側に抵抗線3
を溶接するので、このような問題を回避することができ
る。
を搭載した面のリードフレーム1に抵抗線3を取り付け
たが、図3に示すように、その反対の面に抵抗線3を取
り付けてもよい。この場合、抵抗線3をアイランド1b
及びインナーリード1cに溶接するときに生じる溶接塵
が、半導体素子2a、2b搭載面や金属細線5のボンデ
ィングエリアに飛び散る場合があったが、実施例2では
半導体素子2a、2bを搭載する面の反対側に抵抗線3
を溶接するので、このような問題を回避することができ
る。
【0012】実施例3.次に、実施例1及び2に示した
樹脂封止型半導体装置に使用するリードフレームの製造
方法について述べる。まず、図4に示すように、Niメ
ッキを表面に施した板材である異厚条材7を用意し、抵
抗線3の下を通るリードフレーム1eとなる両側の打ち
抜き部分8を打ち抜くと共に、段差部1fを形成し、同
時に、突起部1aを設ける。次に、図5に示すように、
突起部1a及び段差部1f上を通る位置に抵抗線3を張
り、この抵抗線3を突起部1a上に順次溶接していく。
溶接は、電気溶接等従来の溶接方法が適宜適用できる。
さらに、図6に示すように、インナーリード1c、1d
等を備えたリードフレーム1の形状となるように、異厚
条材7と抵抗線3とを同時に打ち抜く。以上のような工
程によりリードフレーム1を製作するので、突起部1a
間の距離を一定にできるため抵抗線3の抵抗値を精度良
く調節でき、信頼性の高い樹脂封止型半導体装置を得る
ことができる。また、異厚条材7と抵抗線3とを一緒に
打ち抜くため、製造工程を簡略化することができ、生産
工程のライン化も容易となり、生産性を向上させること
ができ、安価な樹脂封止型半導体装置が得られる。
樹脂封止型半導体装置に使用するリードフレームの製造
方法について述べる。まず、図4に示すように、Niメ
ッキを表面に施した板材である異厚条材7を用意し、抵
抗線3の下を通るリードフレーム1eとなる両側の打ち
抜き部分8を打ち抜くと共に、段差部1fを形成し、同
時に、突起部1aを設ける。次に、図5に示すように、
突起部1a及び段差部1f上を通る位置に抵抗線3を張
り、この抵抗線3を突起部1a上に順次溶接していく。
溶接は、電気溶接等従来の溶接方法が適宜適用できる。
さらに、図6に示すように、インナーリード1c、1d
等を備えたリードフレーム1の形状となるように、異厚
条材7と抵抗線3とを同時に打ち抜く。以上のような工
程によりリードフレーム1を製作するので、突起部1a
間の距離を一定にできるため抵抗線3の抵抗値を精度良
く調節でき、信頼性の高い樹脂封止型半導体装置を得る
ことができる。また、異厚条材7と抵抗線3とを一緒に
打ち抜くため、製造工程を簡略化することができ、生産
工程のライン化も容易となり、生産性を向上させること
ができ、安価な樹脂封止型半導体装置が得られる。
【0013】
【発明の効果】以上説明したとおり、請求項第1項に係
る発明は、複数のインナーリードを有するリードフレー
ムと、このリードフレーム上に搭載された半導体素子
と、上記インナーリードのうちの一対のインナーリード
にそれぞれ形成された溶接位置決め用の突起部と、この
一対の突起部に溶接され上記突起部間の距離によってそ
の実効長が定められた抵抗線と、上記半導体素子及び上
記インナーリードを電気的に接続する金属細線と、上記
リードフレーム、半導体素子、突起部、抵抗線及び金属
細線を封止する封止樹脂とを備えたので、抵抗線の溶接
位置精度を向上させることができ、抵抗値の精度が良く
信頼性の向上が図れるという効果を奏する。
る発明は、複数のインナーリードを有するリードフレー
ムと、このリードフレーム上に搭載された半導体素子
と、上記インナーリードのうちの一対のインナーリード
にそれぞれ形成された溶接位置決め用の突起部と、この
一対の突起部に溶接され上記突起部間の距離によってそ
の実効長が定められた抵抗線と、上記半導体素子及び上
記インナーリードを電気的に接続する金属細線と、上記
リードフレーム、半導体素子、突起部、抵抗線及び金属
細線を封止する封止樹脂とを備えたので、抵抗線の溶接
位置精度を向上させることができ、抵抗値の精度が良く
信頼性の向上が図れるという効果を奏する。
【0014】請求項第2項に係る発明は、突起部の高さ
を突起部が形成された一対のインナーリードに介在する
インナーリードに抵抗線が接触しない高さとしたので、
一対のインナーリードに介在するインナーリードに抵抗
線が接触するのを防止できるという効果を奏する。
を突起部が形成された一対のインナーリードに介在する
インナーリードに抵抗線が接触しない高さとしたので、
一対のインナーリードに介在するインナーリードに抵抗
線が接触するのを防止できるという効果を奏する。
【0015】請求項第3項に係る発明は、抵抗線が溶接
される一対のインナーリードの間に介在するインナーリ
ードに、抵抗線が近接するのを防止する段差部が設けら
れているので、抵抗値とインナーリードとの短絡を防止
できると共に、封止樹脂の回り込みを促進することがで
きるという効果を奏する。
される一対のインナーリードの間に介在するインナーリ
ードに、抵抗線が近接するのを防止する段差部が設けら
れているので、抵抗値とインナーリードとの短絡を防止
できると共に、封止樹脂の回り込みを促進することがで
きるという効果を奏する。
【0016】請求項第4項に係る発明は、インナーリー
ドとなる部分及び抵抗線を溶接するための突起部を板材
に形成する工程と、この突起部に抵抗線を載置する工程
と、上記突起部に載置した抵抗線を突起部と溶接する工
程と、所定のリードフレーム形状となるように、上記板
材を上記抵抗線と共に打ち抜く工程とを含むので、リー
ドフレーム製造過程で抵抗線を接続できるので、ライン
化しやすくなり、コストの低減が図れるという効果を奏
する。
ドとなる部分及び抵抗線を溶接するための突起部を板材
に形成する工程と、この突起部に抵抗線を載置する工程
と、上記突起部に載置した抵抗線を突起部と溶接する工
程と、所定のリードフレーム形状となるように、上記板
材を上記抵抗線と共に打ち抜く工程とを含むので、リー
ドフレーム製造過程で抵抗線を接続できるので、ライン
化しやすくなり、コストの低減が図れるという効果を奏
する。
【図1】この発明の実施例1による樹脂封止型半導体装
置を示す斜視図である。
置を示す斜視図である。
【図2】図1に示した樹脂封止型半導体装置の抵抗線を
横切る断面図である。
横切る断面図である。
【図3】この発明の実施例2による樹脂封止型半導体装
置の抵抗線を横切る断面図である。
置の抵抗線を横切る断面図である。
【図4】この発明の実施例3により板材にインナーリー
ド及び突起部を形成する状態を示す平面図である。
ド及び突起部を形成する状態を示す平面図である。
【図5】この発明の実施例3により突起部に抵抗線を載
置した状態を示す平面図である。
置した状態を示す平面図である。
【図6】この発明の実施例3により板材を抵抗線と共に
リードフレームの形状に打ち抜く状態を示す平面図であ
る。
リードフレームの形状に打ち抜く状態を示す平面図であ
る。
【図7】従来の樹脂封止型半導体装置を示す平面図であ
る。
る。
【図8】図7に示した樹脂封止型半導体装置の抵抗線を
横切る断面図である。
横切る断面図である。
1 リードフレーム 1a 突起部 1b アイランド 1c インナーリード 1d インナーリード 1e インナーリード 1f 段差部 2a 半導体素子 2b 半導体素子 3 抵抗線 4a ハンダ層 4b ハンダ層 5 金属細線 6 封止樹脂 7 異厚条材 8 打ち抜き部分
Claims (4)
- 【請求項1】 複数のインナーリードを有するリードフ
レームと、 このリードフレーム上に搭載された半導体素子と、 上記インナーリードのうちの一対のインナーリードにそ
れぞれ形成された溶接位置決め用の突起部と、 この一対の突起部に溶接され上記突起部間の距離によっ
てその実効長が定められた抵抗線と、 上記半導体素子及び上記インナーリードを電気的に接続
する金属細線と、 上記リードフレーム、半導体素子、突起部、抵抗線及び
金属細線を封止する封止樹脂とを備えたことを特徴とす
る樹脂封止型半導体装置。 - 【請求項2】 突起部の高さは、突起部が形成された一
対のインナーリードに介在するインナーリードに抵抗線
が接触しない高さであることを特徴とする請求項第1項
記載の樹脂封止型半導体装置。 - 【請求項3】 突起部が形成された一対のインナーリー
ドの間に介在するインナーリードに、抵抗線が近接する
のを防止する段差部が設けられていることを特徴とする
請求項第1項記載の樹脂封止型半導体装置。 - 【請求項4】 複数のインナーリードとなる部分の少な
くとも2つの側縁を形成し、そのうちの一対のインナー
リードとなる部分に抵抗線を溶接するそれぞれ一対の突
起部を板材に形成する工程と、 上記一対の突起部に抵抗線を載置する工程と、 上記突起部に載置した抵抗線を突起部に溶接する工程
と、 所定のリードフレーム形状となるように、上記板材を上
記抵抗線と共に打ち抜く工程とを含むことを特徴とする
樹脂封止型半導体装置の抵抗線を備えたリードフレーム
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4331621A JP2695736B2 (ja) | 1992-12-11 | 1992-12-11 | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 |
US08/021,063 US5563441A (en) | 1992-12-11 | 1993-02-23 | Lead frame assembly including a semiconductor device and a resistance wire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4331621A JP2695736B2 (ja) | 1992-12-11 | 1992-12-11 | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06181277A true JPH06181277A (ja) | 1994-06-28 |
JP2695736B2 JP2695736B2 (ja) | 1998-01-14 |
Family
ID=18245706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4331621A Expired - Lifetime JP2695736B2 (ja) | 1992-12-11 | 1992-12-11 | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5563441A (ja) |
JP (1) | JP2695736B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018229816A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュールの製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3907743B2 (ja) * | 1995-05-11 | 2007-04-18 | ローム株式会社 | 半導体装置 |
US5864776A (en) * | 1997-08-27 | 1999-01-26 | Mitsubishi Electric America, Inc. | Apparatus and method for detecting an error in the placement of a lead frame on a surface of a die mold |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
US7145223B2 (en) * | 2002-05-22 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
WO2007010315A2 (en) | 2005-07-20 | 2007-01-25 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
CN106024745A (zh) * | 2016-07-01 | 2016-10-12 | 长电科技(宿迁)有限公司 | 一种半导体管脚贴装结构及其焊接方法 |
JP1646470S (ja) * | 2019-05-14 | 2019-11-25 | ||
JP1664528S (ja) * | 2019-10-28 | 2020-07-27 | ||
JP1664527S (ja) * | 2019-10-28 | 2020-07-27 | ||
USD920264S1 (en) * | 2019-11-27 | 2021-05-25 | The Noco Company | Semiconductor device |
USD932452S1 (en) * | 2019-11-27 | 2021-10-05 | The Noco Company | Semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167929A (ja) * | 1984-09-11 | 1986-04-08 | Sumitomo Electric Ind Ltd | プラスチツク封止型ic |
JPS63181362A (ja) * | 1987-01-23 | 1988-07-26 | Hitachi Ltd | リ−ドフレ−ム |
-
1992
- 1992-12-11 JP JP4331621A patent/JP2695736B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-23 US US08/021,063 patent/US5563441A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018229816A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2695736B2 (ja) | 1998-01-14 |
US5563441A (en) | 1996-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05297094A (ja) | 磁場センサと磁束集束部材を有する装置及びその装置の組み込み方法 | |
JPH08330508A (ja) | 半導体集積回路およびその製造方法 | |
JP2001024135A (ja) | 半導体装置の製造方法 | |
JP2695736B2 (ja) | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 | |
JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
JPH06216307A (ja) | 樹脂封止型半導体装置 | |
WO2006072031A1 (en) | Lead-free and multi-layers preplated leadframe | |
EP0538019A2 (en) | Lead frame for a semiconductor device | |
US20190229044A1 (en) | Lead frame with plated lead tips | |
JPH08162329A (ja) | チップインダクタ及びその製造方法 | |
JPH0810207Y2 (ja) | 樹脂封止形半導体装置 | |
TWI706482B (zh) | 引線框架的製造方法及引線框架 | |
JP2003197845A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
JPS6164132A (ja) | 半導体装置 | |
JP3388056B2 (ja) | 半導体装置 | |
JPH03230556A (ja) | 半導体装置用リードフレーム | |
GB2147457A (en) | Encapsulated semiconductor device with composite conductive leads | |
JPS63104458A (ja) | 半導体装置 | |
JPH083020Y2 (ja) | 半導体パッケージ用連結型リードフレーム | |
JPH04346257A (ja) | 半導体用リードフレームの製造方法 | |
JPH03225944A (ja) | 半導体装置 | |
JPH05251620A (ja) | 半導体装置 | |
JPS5994834A (ja) | リ−ドフレ−ム |