[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06164608A - Synchronism settling system for serial transmission line - Google Patents

Synchronism settling system for serial transmission line

Info

Publication number
JPH06164608A
JPH06164608A JP4306760A JP30676092A JPH06164608A JP H06164608 A JPH06164608 A JP H06164608A JP 4306760 A JP4306760 A JP 4306760A JP 30676092 A JP30676092 A JP 30676092A JP H06164608 A JPH06164608 A JP H06164608A
Authority
JP
Japan
Prior art keywords
clock
node
transmission line
serial transmission
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4306760A
Other languages
Japanese (ja)
Inventor
Takashi Sugiyama
俊 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4306760A priority Critical patent/JPH06164608A/en
Publication of JPH06164608A publication Critical patent/JPH06164608A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To improve the fault resistance of a system and also to improve the clock precision by eliminating the variance of clocks among the nodes of a serial transmission line and also to prevent the occurrence of the working fault of each node despite the fault of a master node. CONSTITUTION:Each of plural nodes connected to a serial transmission line is provided with a clock transmitter means 9 which transmits the clock of its own node, a clock switching signal output means 5 which outputs a clock switching signal from the optional one of those nodes connected to the serial transmission line by an independent synchronization system, and a clock switching means 7 which receives the clock switching signal from the means 5 and switches the independent synchronization system to a subordinate synchronization system which works by the reception clock sent from an optional node by the clock transmitted from the means 9. In such a constitution, the variance of clocks is eliminated among the nodes of the transmission line and also it is possible to prevent the occurrence of the working fault of each node despite the fault of a master node.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、シリアル伝送路に複数
のノードが接続されて、当該自ノードのクロックにより
動作する独立同期方式と、受信クロックにより動作する
従属同期方式とを具備するシリアル伝送路の同期確立方
式のうち、特に、シリアル伝送路における各ノード間の
クロックのばらつきを解消し、かつ、マスタノードに故
障が発生しても各ノードの動作の障害を防止することに
より、システムの耐故障性を向上するとともに、クロッ
ク精度を向上するシリアル伝送路の同期確立方式に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to serial transmission in which a plurality of nodes are connected to a serial transmission line and which has an independent synchronous system which operates by the clock of its own node and a slave synchronous system which operates by a received clock. Among the path synchronization establishment methods, in particular, by eliminating the variation in the clock between the nodes in the serial transmission path and preventing the failure of the operation of each node even if the master node fails, The present invention relates to a synchronization establishment method for a serial transmission line, which improves fault tolerance and clock accuracy.

【0002】[0002]

【従来の技術】従来のシリアル伝送路では、信号の受信
側が送信側に同期して動作し、当該シリアル伝送路に接
続されているノードが送信するとき当該ノードにより発
生するクロックにより行う独立同期方式と、当該ノード
が送信クロックを受信側から受信したクロックにより行
う従属同期方式とに大別される。
2. Description of the Related Art In a conventional serial transmission line, a signal receiving side operates in synchronization with a transmitting side, and an independent synchronization method is performed by a clock generated by the node connected to the serial transmission line when transmitting. And the dependent synchronization method in which the node uses the clock received from the reception side as the transmission clock.

【0003】上記シリアル伝送路がLANのリング形に
形成されている場合はノードが信号の受信側と送信側と
を有する。上記リング形に独立同期方式を用いる場合
は、リング形に形成されたシリアル伝送路の各ノードの
受信側が上流のノードの送信側に同期して動作する。ま
た、各ノードの受信側は各ノードのクロックに依存して
いる。即ち、リング全体のクロックは位相も周波数も完
全には同一でない。
When the serial transmission line is formed in a LAN ring shape, the node has a signal receiving side and a signal transmitting side. When the independent synchronization method is used for the ring type, the receiving side of each node of the serial transmission line formed in the ring type operates in synchronization with the transmitting side of the upstream node. The receiving side of each node depends on the clock of each node. That is, the clocks in the entire ring are not completely identical in phase or frequency.

【0004】一方、リング形のシリアル伝送路に従属同
期方式を用いた場合は、シリアル伝送路のリング上のマ
スタノードから送信されるクロックによりシリアル伝送
路に接続されている全てのノードが動作する。この場合
は、リング全体のクロックが同一になり、マスタノード
を外部からのクロックに同期させると同期網との接続も
容易になるものであった。
On the other hand, when the slave synchronization system is used for the ring type serial transmission line, all the nodes connected to the serial transmission line operate by the clock transmitted from the master node on the ring of the serial transmission line. . In this case, the clocks of the entire ring are the same, and if the master node is synchronized with the clock from the outside, the connection with the synchronization network is facilitated.

【0005】[0005]

【発明が解決しようとする課題】ところで、リング形の
シリアル伝送路に独立同期方式を用いる場合は、各ノー
ド間におけるクロックのばらつきにより、リング全体の
クロック周波数が一定にならず、位相も同一にならない
ので、リング外部の同期網との接続性に問題があった。
一方、従属同期方式を用いる場合は、マスタノードが故
障するとリング全体のノードが動作できなくなり、シリ
アル伝送路の通信が不可能となり処理能力の低下を招来
するおそれがあった。
By the way, when the independent synchronization system is used for the ring type serial transmission line, the clock frequency of the entire ring is not constant and the phase is not the same due to the variation of the clocks among the nodes. Therefore, there was a problem in connectivity with the synchronization network outside the ring.
On the other hand, in the case of using the subordinate synchronization method, if the master node fails, the nodes of the entire ring cannot operate, communication of the serial transmission line becomes impossible, and there is a risk that the processing capability will be reduced.

【0006】本発明は、このような従来の課題を解決す
るためになされたものであり、その目的は、シリアル伝
送路における各ノード間のクロックのばらつきを解消
し、かつ、マスタノードに故障が発生しても各ノードの
動作の障害を防止することにより、システムの耐故障性
を向上するとともに、クロック精度を向上するシリアル
伝送路の同期確立方式を提供することにある。
The present invention has been made in order to solve such a conventional problem, and an object thereof is to eliminate a variation in clocks between nodes in a serial transmission line and to prevent a failure in a master node. It is an object of the present invention to provide a synchronization establishment method for a serial transmission line that improves the fault tolerance of the system and the clock accuracy by preventing the operation failure of each node even if it occurs.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、シリアル伝送路に接続されている複数の
ノードに自ノードのクロックを発信するクロック発信手
段と、前記独立同期方式によりシリアル伝送路に接続さ
れている複数のノードのうち任意のノードからクロック
切り替え信号を出力するクロック切り替え信号出力主手
段と、このクロック切り替え信号出力手段によりクロッ
ク切り替え信号を受信すると前記クロック発信手段より
発信されるクロックから前記任意のノードより送信され
る受信クロックにより動作する前記従属同期方式に切り
替える手段と、を備えたことを要旨とする。
In order to achieve the above object, the present invention provides a clock transmitting means for transmitting a clock of its own node to a plurality of nodes connected to a serial transmission line, and a serial by the independent synchronization method. Clock switching signal output main means for outputting a clock switching signal from an arbitrary node among a plurality of nodes connected to the transmission line, and when the clock switching signal is received by the clock switching signal output means, it is transmitted from the clock transmitting means. And a means for switching to the slave synchronization system which operates by a reception clock transmitted from the arbitrary node.

【0008】[0008]

【作用】上述の如く構成すれば、シリアル伝送路に複数
のノードが接続されて、当該自ノードのクロックにより
動作する独立同期方式によりシリアル伝送路に接続され
ている複数のノードのうち任意のノードからクロック切
り替え信号を出力する。クロック切り替え信号を受信す
るとクロック切り替え信号出力手段によりシリアル伝送
路に接続されている複数のノードに自ノードのクロック
を発信するクロック発信手段より発信されるクロックか
ら前記任意のノードから送信される受信クロックにより
動作する前記従属同期方式に切り替えるので、シリアル
伝送路における各ノード間のクロックのばらつきを解消
し、かつ、マスタノードに故障が発生しても各ノードの
動作の障害を防止できる。
With the above configuration, a plurality of nodes are connected to the serial transmission line, and any one of the plurality of nodes connected to the serial transmission line by the independent synchronization system that operates by the clock of the own node. To output a clock switching signal. When the clock switching signal is received, the clock switching signal output means transmits the clock of its own node to a plurality of nodes connected to the serial transmission line. The reception clock transmitted from the arbitrary node from the clock transmitted from the clock transmission means. By switching to the subordinate synchronization system which operates according to the above, it is possible to eliminate the clock variation between the nodes in the serial transmission line and prevent the operation failure of each node even if the master node fails.

【0009】[0009]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は本発明のシリアル伝送路の同期確立
方式に係る一実施例を示す構成図である。
FIG. 1 is a block diagram showing an embodiment of a synchronization establishment system for a serial transmission line according to the present invention.

【0011】上記シリアル伝送路の同期確立方式は、受
信回路1、受信インターフェース3、クロック制御部5
を備えて、電源投入時またはリング再構成時に各ノード
が発生するクロックにより動作する独立同期方式により
動作を開始して同期が確立されると受信クロックを送信
クロックとして動作する従属同期方式に切り替えるもの
である。
The synchronization establishment method for the serial transmission line is based on the receiving circuit 1, the receiving interface 3, and the clock controller 5.
Incorporating an independent synchronization method that operates by the clock generated by each node when the power is turned on or the ring is reconfigured and starts operation when synchronization is established and operates as a transmission clock using the reception clock as the transmission clock Is.

【0012】上記受信回路1は、シリアル伝送路から受
信する信号に含まれているデータとクロックとを分離し
て、データを受信インターフェース3にクロックを受信
インターフェース3および後述するクロック切り替え回
路7に出力する。受信インターフェース3は、受信回路
1から入力されるデータを内部バス(図示せず)および
クロック制御部5に出力する。クロック制御部5は、リ
ング形のシリアル伝送路の独立同期方式から従属同期方
式に切り替えるため、図外のマスタクロックノード17
から送信されるクロック切り替え指令を受信回路1によ
り受信して受信インターフェース3を介して受信する。
また、クロック制御部5は、受信したクロック切り替え
指令を後述するクロック切り替え回路7に出力して後述
する送信インターフェース11および受信回路13によ
り使用されるクロックを自ノード用クロック発信機9の
クロックから受信回路1により受信される受信クロック
に切り替える。
The receiving circuit 1 separates the data and the clock contained in the signal received from the serial transmission line, and outputs the data to the receiving interface 3 and the clock to the receiving interface 3 and a clock switching circuit 7 described later. To do. The reception interface 3 outputs the data input from the reception circuit 1 to an internal bus (not shown) and the clock control unit 5. The clock control unit 5 switches from the independent synchronization system of the ring type serial transmission line to the dependent synchronization system, and therefore, the master clock node 17 (not shown)
A clock switching command transmitted from the receiving circuit 1 is received by the receiving circuit 1 and is received via the receiving interface 3.
Further, the clock control unit 5 outputs the received clock switching command to the clock switching circuit 7 described later to receive the clock used by the transmission interface 11 and the reception circuit 13 described later from the clock of the own-node clock oscillator 9. Switch to the receive clock received by circuit 1.

【0013】また、シリアル伝送路の同期確立方式は、
クロック切り替え回路7,自ノード用クロック発信機
9,送信インターフェース11および送信回路13を備
えている。上記クロック切り替え回路7は、クロック制
御回路5からクロック切り替え指令が入力されると送信
インターフェース11および送信回路13に使用するク
ロックを自ノード用クロック発信機9のクロックから受
信クロックに切り替える。自ノード用クロック発信機9
は、独立同期での動作時および自ノードがマスタクロッ
クノードの場合に自ノードのクロックをクロック切り替
え回路7に供給する。送信インターフェース11は、送
信クロックに同期してクロック制御部5から入力される
データを送信回路13に出力する。送信回路13は、送
信インターフェース11から入力されるデータを送信ク
ロックに同期させて下流ノードに送信する。
The serial transmission line synchronization establishment method is as follows:
It is provided with a clock switching circuit 7, a clock transmitter 9 for its own node, a transmission interface 11 and a transmission circuit 13. When the clock switching command is input from the clock control circuit 5, the clock switching circuit 7 switches the clock used for the transmission interface 11 and the transmission circuit 13 from the clock of its own node clock transmitter 9 to the reception clock. Clock transmitter for own node 9
Supplies the clock of its own node to the clock switching circuit 7 when operating in independent synchronization and when its own node is the master clock node. The transmission interface 11 outputs the data input from the clock control unit 5 to the transmission circuit 13 in synchronization with the transmission clock. The transmission circuit 13 transmits the data input from the transmission interface 11 to the downstream node in synchronization with the transmission clock.

【0014】図1において説明したノードがリング形の
シリアル伝送路15に複数台接続されているシステムを
図2に示す。上記リング形のシリアル伝送路15にはマ
スタクロックノード17,ノード19およびノード21
が接続されている。上記構成において独立同期方式から
従属同期方式に切り替える場合にマスタクロックノード
17は、下流のノード19にクロック切り替え指令を送
信する。このクロック切り替え指令を受信したノード1
9は、自ノード用クロック発信機9から受信クロックに
切り替えて下流のノード21との間で同期を取り直す。
ノード21との間で同期が取られるとノード19は、デ
ータ伝送可能な状態になるのを待ってノード21にクロ
ック切り替え指令を出力する。このクロック切り替え指
令を受信したノード21は、ノード19と同様に自ノー
ド用のクロックから受信クロックに切り替えてクロック
切り替え指令を送信する。上記ノード21から送信され
たクロック切り替え指令は、マスタクロックノード17
に受信される。マスタクロックノード17は、クロック
切り替え指令を受信すると下流のノード19に従属同期
確立信号を出力して、リングの従属同期化が完了する。
FIG. 2 shows a system in which a plurality of the nodes described in FIG. 1 are connected to the ring-shaped serial transmission line 15. The ring-shaped serial transmission line 15 has a master clock node 17, a node 19 and a node 21.
Are connected. In the above configuration, when switching from the independent synchronization system to the dependent synchronization system, the master clock node 17 transmits a clock switching command to the downstream node 19. Node 1 that received this clock switching command
The node 9 switches from its own node clock transmitter 9 to the reception clock and resynchronizes with the downstream node 21.
When the node 19 is synchronized with the node 21, the node 19 outputs a clock switching command to the node 21 after waiting for the data transmission. The node 21, which has received this clock switching command, switches the clock for its own node to the reception clock and transmits the clock switching command, similarly to the node 19. The clock switching command transmitted from the node 21 is the master clock node 17
To be received. When the master clock node 17 receives the clock switching command, it outputs a slave synchronization establishment signal to the downstream node 19 to complete the slave synchronization of the ring.

【0015】図3および図4は、図1に示した本発明の
シリアル伝送路の同期確立方式の詳細を示すブロック図
であり、図3が独立同期方式の場合を示し、図4が従属
同期方式の場合を示す。
FIGS. 3 and 4 are block diagrams showing details of the synchronization establishment system of the serial transmission line of the present invention shown in FIG. 1, FIG. 3 shows the case of the independent synchronization system, and FIG. The method is shown.

【0016】同図において、DMUX23はマイクロプ
ロセッサを備えたユニットを示し、リング形のシリアル
伝送路15が送信されるフレームを解読して、データを
LAB25に、受信クロックを後述するクロバースイッ
チ43に出力する。LAB25は、シリアル伝送路とフ
レームとのタイミングを一致させるため、不一致の部分
を吸収する。FIFO27は、先入れ先出し方式により
LAB25からのデータをセレクタ29に出力する。セ
レクタ29は、LAB25によりタイミングの一致が取
られた受信データまたは、後述するDRV/RCV31
から入力される送信データの選択を行うものである。D
RV/RCV(ドライバー/レシーバー)31は、セレ
クタ29と、例えば、HXバス(図示せず)とのデータ
の入出力を行う回路である。
In the figure, DMUX 23 indicates a unit equipped with a microprocessor, which decodes a frame transmitted by the ring-shaped serial transmission line 15 and outputs data to LAB 25 and a reception clock to a clover switch 43 described later. To do. Since the LAB 25 matches the timings of the serial transmission line and the frame, the LAB 25 absorbs the mismatched portion. The FIFO 27 outputs the data from the LAB 25 to the selector 29 by the first-in first-out method. The selector 29 receives the received data whose timing is matched by the LAB 25 or the DRV / RCV 31 described later.
The transmission data input from is selected. D
The RV / RCV (driver / receiver) 31 is a circuit that inputs and outputs data to and from the selector 29 and, for example, an HX bus (not shown).

【0017】上記セレクタ29に接続されているFIF
O33は、先入れ先出し方式によりセレクタ29からの
データを後述するMUX35に出力する。MUX35
は、後述するCMDcont37およびCye Gene3
9から入力されるフレーム等を送信回路13を介してシ
リアル伝送路に送信する。CMDcont37は、マイクロ
プロセッサ(図示せず)の制御により動作し、フレーム
にIDLEパターンおよび従属同期用コマンドをセット
するものである。Cye Gene(サイクルジェネレ
ータ)39は、25μsのサイクルストラクチャでのフ
レームの送信およびFDDI制御インターフェイス(図
示せず)からのシグナリングシーケンス用シンボルをサ
イクルストラクチャに添ったフレームにのせて送信す
る。OSC41は、前述した自ノード用クロック発信機
9と同様のものであり、独立同期方式によりデータを送
信するときのクロックを発生する。クロスバースイッチ
43はマイクロプロセッサ(図示せず)により制御さ
れ、独立同期方式によりデータを送信する場合にOSC
41側に、従属同期方式によりデータを送信する場合に
受信クロックを受信するDMUX23側に切り替えられ
てMUX35に出力する。
FIF connected to the selector 29
The O33 outputs the data from the selector 29 to the MUX 35 described later by the first-in first-out method. MUX35
Are CMDcont37 and Cye Gene3, which will be described later.
The frame or the like input from the device 9 is transmitted to the serial transmission line via the transmission circuit 13. The CMDcont 37 operates under the control of a microprocessor (not shown) and sets an IDLE pattern and a slave synchronization command in a frame. The Cye Gene (cycle generator) 39 transmits a frame with a 25 μs cycle structure and a signaling sequence symbol from an FDDI control interface (not shown) on a frame that follows the cycle structure. The OSC 41 is the same as the self-node clock oscillator 9 described above, and generates a clock for transmitting data by the independent synchronization method. The crossbar switch 43 is controlled by a microprocessor (not shown), and the OSC is used when transmitting data by an independent synchronization method.
When the data is transmitted by the subordinate synchronization method to the 41 side, it is switched to the DMUX 23 side which receives the reception clock and outputs it to the MUX 35.

【0018】以上より、図3に示すクロスバースイッチ
43がOSC41側に接点の場合は、OSC41からの
クロックに同期する独立同期方式を確立する。この独立
同期方式は電源投入時またはリング再構成時に確立さ
れ、マスタクロックノードのCyc Gene39は、
CMDcont37に従属同期のためのコマンド送信要求を
行う。コマンド送信要求後、CMDcont37は、フレー
ムにIDLEパターンのコマンドと従属同期用コマンド
をセットしてMUX35から送信する。フレームがリン
グを一周した後にマスタクロックノードに到達するとク
ロスバースイッチ43は、マイクロプロセッサ(図示せ
ず)によりOSC41側からMUX35側に切り替えら
れてDMUX23により受信された受信クロックに同期
してデータを送信する従属同期方式が確立する。この従
属同期方式が確立された場合を図4に示す。MUX35
は、DMUX23により受信された受信クロックに同期
してリング上にデータの送信が行なわれる。
As described above, when the crossbar switch 43 shown in FIG. 3 is a contact on the OSC 41 side, the independent synchronization method for synchronizing with the clock from the OSC 41 is established. This independent synchronization method is established at the time of power-on or ring reconfiguration, and the master clock node Cyc Gene 39 is
A command transmission request for slave synchronization is issued to the CMD cont 37. After the command transmission request, the CMD cont 37 sets the IDLE pattern command and the subordinate synchronization command in the frame and transmits the frame from the MUX 35. When the frame reaches the master clock node after going around the ring, the crossbar switch 43 is switched from the OSC 41 side to the MUX 35 side by the microprocessor (not shown) and transmits the data in synchronization with the reception clock received by the DMUX 23. A dependent synchronization method is established. FIG. 4 shows the case where this subordinate synchronization method is established. MUX35
Transmits data on the ring in synchronization with the reception clock received by the DMUX 23.

【0019】次に本実施例の作用を説明する。Next, the operation of this embodiment will be described.

【0020】まず、装置に電源投入後、クロスバースイ
ッチ43がOSC41側に接続されてクロック切り替え
回路7は、OSC41のクロックを送信回路13に送る
ように設定して独立同期方式が確立する。そして、全て
のノードが立ち上がると各ノード間はデータの送受信が
可能になる。
First, after turning on the power to the apparatus, the crossbar switch 43 is connected to the OSC 41 side, and the clock switching circuit 7 is set to send the clock of the OSC 41 to the transmission circuit 13 to establish the independent synchronization system. Then, when all the nodes start up, data can be transmitted and received between the nodes.

【0021】リングを従属同期に切り替える場合、マス
タクロックノード17のCyc Gene39は、従属
同期のためのコマンド送信要求であるクロック切り替え
指令をノード19に送信する。マスタクロックノード1
7からクロック切り替え指令を受信したノード19は、
受信回路1から受信インターフェース3を経由してクロ
ック制御部5にクロック切り替え指令を伝達する。この
クロック切り替え指令を受け取ったクロック制御部3
は、クロック切り替え回路7に対して切り替え信号を出
力し、マイクロプロセッサ(図示せず)によりクロスバ
ースイッチ43がDMUX23側に切り替えられる。切
り替え後、ノード19は、ノード21との間で同期を取
り直し、データ伝送可能な状態になるのを待って、クロ
ック制御部5が送信インターフェース11、送信回路1
3を経由してノード21にクロック切り替え指令を送信
する。このクロック切り替え指令を受信したノード21
は、ノード19と同様の処理を実行してマスタクロック
ノード17にリング切り替え指令を送信する。リング1
5を一周したクロック切り替え指令がマスタクロックノ
ードに戻るとマスタクロックノード17は、受信クロッ
クによりデータ送信する従属同期方式を確立したと判断
してクロック制御部5がノード19に従属同期確立信号
を出力し、リングの従属同期化を完了する。以後、マス
タクロックノード17から送信されるマスタクロックに
同期してノード19、21は、リング15上にデータを
送信する。
When the ring is switched to the subordinate synchronization, the Cyc Gene 39 of the master clock node 17 transmits a clock switching command, which is a command transmission request for subordinate synchronization, to the node 19. Master clock node 1
The node 19 that received the clock switching command from 7
A clock switching command is transmitted from the receiving circuit 1 to the clock control unit 5 via the receiving interface 3. The clock control unit 3 that has received this clock switching command
Outputs a switching signal to the clock switching circuit 7, and the microprocessor (not shown) switches the crossbar switch 43 to the DMUX 23 side. After the switching, the node 19 resynchronizes with the node 21 and waits until the data transmission is possible, and then the clock control unit 5 causes the transmission interface 11 and the transmission circuit 1 to operate.
A clock switching command is transmitted to the node 21 via 3. Node 21 that received this clock switching command
Executes a process similar to that of the node 19 and transmits a ring switching command to the master clock node 17. Ring 1
When the clock switching command that goes around 5 returns to the master clock node, the master clock node 17 determines that the slave synchronization method of transmitting data by the received clock is established, and the clock control unit 5 outputs a slave synchronization establishment signal to the node 19. And complete the subordinate synchronization of the ring. After that, the nodes 19 and 21 transmit data on the ring 15 in synchronization with the master clock transmitted from the master clock node 17.

【0022】これにより、電源投入時等の伝送路確立時
は独立同期方式により各ノード、伝送路単位で伝送可能
状態となり、その後、マスタノードからの指示により従
属同期方式に切り替えるため、独立同期方式によるマス
タクロックがなくてもリング形態での伝送可能になり、
従属同期方式での正確なクロックを利用できる。
As a result, when the transmission line is established, such as when the power is turned on, transmission is possible for each node and transmission line unit by the independent synchronization system, and thereafter, the slave node is switched to the slave synchronization system by an instruction from the master node. It becomes possible to transmit in ring form without a master clock by
An accurate clock can be used in the slave synchronization method.

【0023】また、従来、例えば、マスタクロックノー
ド17の故障の場合は、リング15全体の動作が不能に
なったのであるが、独立同期方式によりリングが構成で
きるため、マスタクロックノード17の選択や指示によ
りデータ伝送の処理能力の低下を防止できる。
Conventionally, for example, in the case of a failure of the master clock node 17, the operation of the entire ring 15 is disabled. However, since the ring can be constructed by the independent synchronization system, the selection of the master clock node 17 and the By the instruction, it is possible to prevent the deterioration of the data transmission processing capacity.

【0024】本実施例はリング形のシリアル伝送路に適
用した場合を説明したが、リング形に限定されるもので
なくシステム全体が一周になっているスター形、ツリー
形でも適用可能である。
Although the present embodiment has been described as applied to the ring type serial transmission line, the present invention is not limited to the ring type, but can be applied to a star type or a tree type in which the entire system makes one round.

【0025】[0025]

【発明の効果】以上説明したように、本発明では、伝送
路確立時は独立同期方式により各ノード、伝送路単位で
伝送可能状態となり、その後マスタノードからの指示に
より従属同期方式に切り替えるので、シリアル伝送路に
おける各ノード間のクロックのばらつきを解消し、か
つ、マスタノードに故障が発生しても各ノードの動作の
障害を防止することにより、システムの耐故障性を向上
するとともに、クロック精度の向上を実現できる。
As described above, according to the present invention, when the transmission path is established, the transmission is enabled in each node and transmission path unit by the independent synchronization method, and then the slave node is switched to the slave synchronization method by the instruction from the master node. By eliminating the clock variation between each node in the serial transmission line and preventing the failure of the operation of each node even if a failure occurs in the master node, the fault tolerance of the system is improved and the clock accuracy is improved. Improvement can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のシリアル伝送路の同期確立方式に係る
一実施例を示す構成図である。
FIG. 1 is a configuration diagram showing an embodiment according to a synchronization establishment system of a serial transmission line of the present invention.

【図2】本発明をリング形LANに適用した概略図であ
る。
FIG. 2 is a schematic diagram in which the present invention is applied to a ring LAN.

【図3】本発明の詳細な構成図である。FIG. 3 is a detailed configuration diagram of the present invention.

【図4】本発明の詳細な構成図である。FIG. 4 is a detailed configuration diagram of the present invention.

【符号の説明】[Explanation of symbols]

1 受信回路 5 クロック制御部 7 クロック切り替え回路 9 自ノード用クロック発信機 13 送信回路 17 マスタクロックノード 19 ノード 21 ノード 23 DMUX 35 MUX 37 CMDcont 39 Cyc Gene 41 OSC 43 クロスバースイッチ 1 receiver circuit 5 clock control unit 7 clock switching circuit 9 clock generator for own node 13 transmitter circuit 17 master clock node 19 node 21 node 23 DMUX 35 MUX 37 CMDcont 39 Cyc Gene 41 OSC 43 crossbar switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 シリアル伝送路に複数のノードが接続さ
れて、当該自ノードのクロックにより動作する独立同期
方式と、受信クロックにより動作する従属同期方式とを
具備するシリアル伝送路の同期確立方式において、 前記シリアル伝送路に接続されている複数のノードに自
ノードのクロックを発信するクロック発信手段と、 前記独立同期方式によりシリアル伝送路に接続されてい
る複数のノードのうち任意のノードからクロック切り替
え信号を出力するクロック切り替え信号出力手段と、 このクロック切り替え信号出力手段によりクロック切り
替え信号を受信すると前記クロック発信手段より発信さ
れるクロックから前記任意のノードより送信される受信
クロックにより動作する前記従属同期方式に切り替える
手段と、 を備えたことを特徴とするシリアル伝送路の同期確立方
式。
1. A synchronization establishment method for a serial transmission line, comprising a plurality of nodes connected to a serial transmission line, the independent synchronization method operating according to the clock of the node, and the dependent synchronization method operating according to a reception clock. A clock transmitting means for transmitting a clock of its own node to a plurality of nodes connected to the serial transmission line, and a clock switching from an arbitrary node among the plurality of nodes connected to the serial transmission line by the independent synchronization method. Clock switching signal output means for outputting a signal, and the subordinate synchronization operated by a reception clock transmitted from the arbitrary node from a clock transmitted from the clock transmission means when the clock switching signal is received by the clock switching signal output means It is equipped with a means to switch to the system. Serial transmission line synchronization establishment method to.
JP4306760A 1992-11-17 1992-11-17 Synchronism settling system for serial transmission line Pending JPH06164608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4306760A JPH06164608A (en) 1992-11-17 1992-11-17 Synchronism settling system for serial transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4306760A JPH06164608A (en) 1992-11-17 1992-11-17 Synchronism settling system for serial transmission line

Publications (1)

Publication Number Publication Date
JPH06164608A true JPH06164608A (en) 1994-06-10

Family

ID=17960970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4306760A Pending JPH06164608A (en) 1992-11-17 1992-11-17 Synchronism settling system for serial transmission line

Country Status (1)

Country Link
JP (1) JPH06164608A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371923B1 (en) * 2000-12-20 2003-02-11 동도바잘트산업(주) Basalt chute
JP2005253076A (en) * 2004-02-26 2005-09-15 Intellon Corp Channel adaptation synchronized to periodically varying channel
JP2010200033A (en) * 2009-02-25 2010-09-09 Softbank Mobile Corp Synchronous transfer device and synchronization control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371923B1 (en) * 2000-12-20 2003-02-11 동도바잘트산업(주) Basalt chute
JP2005253076A (en) * 2004-02-26 2005-09-15 Intellon Corp Channel adaptation synchronized to periodically varying channel
JP2010200033A (en) * 2009-02-25 2010-09-09 Softbank Mobile Corp Synchronous transfer device and synchronization control system

Similar Documents

Publication Publication Date Title
US10374736B2 (en) Slave device, serial communications system, and communication method for serial communications system
JPH06164608A (en) Synchronism settling system for serial transmission line
JPH08265349A (en) Digital information processor
KR20120051632A (en) Method for clock synchronization in distributed system having ring topology and apparatus for the same
JPH1132449A (en) Decentralized supervisory and controlling system
JPH08139713A (en) Data transmission and reception system
JP2988410B2 (en) Clock synchronization system
JP2002077423A (en) Master/slave operation changeover device for interphone system
JPH09298506A (en) Radio base station equipment and synchronization method between radio base stations
JPH04360431A (en) Network synchronization system for digital communication network
JPH088871A (en) Monitoring system and terminal station for multi-way multiplex communication system
JP3442484B2 (en) Digital circuit switching equipment
JPS6157140A (en) Communication mode switching system
JPH0934583A (en) Clock selection control system
JPH05199212A (en) Clock switching system
JP2566022B2 (en) Optical ring bus control system
JP2000312257A (en) Inter-network communication equipment
JPS61280145A (en) Data exchange and connection system
JPH08204688A (en) Two-way channel clock selection system
JP3229993B2 (en) Frame pulse switching circuit
JP2002368783A (en) Atm inverse multiplexing and base station for mobile communication
JPH0514383A (en) Clock switching system
JPH0344131A (en) Synchronous communication system
KR20000066425A (en) Trunk line motive apparatus between base control station of base station in the mobile communication system
JPH0697949A (en) Clock switching system