JPH06151860A - 炭化けい素ｍｏｓｆｅｔの製造方法 - Google Patents
炭化けい素ｍｏｓｆｅｔの製造方法Info
- Publication number
- JPH06151860A JPH06151860A JP4301439A JP30143992A JPH06151860A JP H06151860 A JPH06151860 A JP H06151860A JP 4301439 A JP4301439 A JP 4301439A JP 30143992 A JP30143992 A JP 30143992A JP H06151860 A JPH06151860 A JP H06151860A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- base region
- layer
- silicon carbide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 32
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Carbon And Carbon Compounds (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】シリコンを用いたパワーデバイスの特性限界を
打破するために、SiＣを材料としたＭＯＳＦＥＴを開発
する。 【構成】イオン注入における不純物イオンの飛程が加速
電圧により制御できることを利用して、イオン注入と熱
処理活性化によって所定の深さの所定導電形の領域をSi
Ｃ層に形成し、不純物の拡散が見られないSiＣ結晶の欠
点を回避する。例えばｎ形SiＣ半導体層に端面に傾斜面
を有するゲート電極をマスクとしてイオン注入し、界面
に曲面を有するｐベース領域を形成する。あるいは、ｎ
形SiＣサブストレート上のｐ形SiＣエピタキシャル層の
一部をｐベース層として残し、イオン注入でｎ領域を形
成して下のサブストレート部分と連結してｎベース領域
とする。
打破するために、SiＣを材料としたＭＯＳＦＥＴを開発
する。 【構成】イオン注入における不純物イオンの飛程が加速
電圧により制御できることを利用して、イオン注入と熱
処理活性化によって所定の深さの所定導電形の領域をSi
Ｃ層に形成し、不純物の拡散が見られないSiＣ結晶の欠
点を回避する。例えばｎ形SiＣ半導体層に端面に傾斜面
を有するゲート電極をマスクとしてイオン注入し、界面
に曲面を有するｐベース領域を形成する。あるいは、ｎ
形SiＣサブストレート上のｐ形SiＣエピタキシャル層の
一部をｐベース層として残し、イオン注入でｎ領域を形
成して下のサブストレート部分と連結してｎベース領域
とする。
Description
【０００１】
【産業上の利用分野】本発明は、主材料に炭化けい素
(SiＣ) を用いたSiＣ ＭＯＳＦＥＴの製造方法に関す
る。
(SiＣ) を用いたSiＣ ＭＯＳＦＥＴの製造方法に関す
る。
【０００２】
【従来の技術】大電流、高耐圧を制御するパワー半導体
素子の材料としては、従来シリコン単結晶が用いられて
いる。パワー半導体素子にはいくつかの種類があり、用
途にあわせてそれらが使い分けられているのが現状であ
る。例えばバイポーラトランジスタは、電流密度を多く
とれるものの、高速でのスイッチングができず、数ｋHz
が使用限界である。一方パワーＭＯＳＦＥＴは、大電流
はとれないものの、数ＭHzまでの高速で使用できる。し
かしながら、市場では大電流と高速性を兼ね備えたパワ
ーデバイスの要求が強く、バイポーラトランジスタやパ
ワーＭＯＳＦＥＴなどの改良に力が注がれ、ほぼ材料限
界に近いところまで開発が進んできた。パワー半導体素
子の観点からの材料検討も行われ、IEEE Electron Devi
ce Letters、Vol 10(1989)p.455 にBeligaにより、また
IEEE Transactions on Electron Devices 、Vol 36(198
9)p.181 にShenaiらにより報告されているように、GaA
s、ダイヤモンド、SiＣが材料としての利点が大きいと
考えられている。しかしGaAsは、すでにショットキーダ
イオードに適用されているものの、シリコンのように高
品質の絶縁膜が得られないことから、ＭＯＳを中心とす
るゲート駆動デバイスへの適用は困難である。またダイ
ヤモンドは、大口径単結晶を人工的につくることができ
ず、導電形の制御が困難で、半導体的な使用はむつかし
い。一方SiＣは、単結晶をつくることが可能で、これま
ですでに直径１インチのウエーハが市販されており、さ
らに２インチへと移行しつつある。そして、導電形の制
御も可能で、かつ熱酸化によりシリコンと同様に絶縁膜
としてのSiＯ2 を成長させることができることが他材料
と比較して、特に有利である。これらの観点から、すで
にJ.Appl.Phys.、Vol 64(1988)p.2168にPalmour らによ
り、あるいはProceedings ofthe IEEE、Vol 79(1991)p.
677 にDavis らによりＭＯＳＦＥＴなどのトランジスタ
を試作した報告がなされ、ＭＯＳ動作が確認されてい
る。
素子の材料としては、従来シリコン単結晶が用いられて
いる。パワー半導体素子にはいくつかの種類があり、用
途にあわせてそれらが使い分けられているのが現状であ
る。例えばバイポーラトランジスタは、電流密度を多く
とれるものの、高速でのスイッチングができず、数ｋHz
が使用限界である。一方パワーＭＯＳＦＥＴは、大電流
はとれないものの、数ＭHzまでの高速で使用できる。し
かしながら、市場では大電流と高速性を兼ね備えたパワ
ーデバイスの要求が強く、バイポーラトランジスタやパ
ワーＭＯＳＦＥＴなどの改良に力が注がれ、ほぼ材料限
界に近いところまで開発が進んできた。パワー半導体素
子の観点からの材料検討も行われ、IEEE Electron Devi
ce Letters、Vol 10(1989)p.455 にBeligaにより、また
IEEE Transactions on Electron Devices 、Vol 36(198
9)p.181 にShenaiらにより報告されているように、GaA
s、ダイヤモンド、SiＣが材料としての利点が大きいと
考えられている。しかしGaAsは、すでにショットキーダ
イオードに適用されているものの、シリコンのように高
品質の絶縁膜が得られないことから、ＭＯＳを中心とす
るゲート駆動デバイスへの適用は困難である。またダイ
ヤモンドは、大口径単結晶を人工的につくることができ
ず、導電形の制御が困難で、半導体的な使用はむつかし
い。一方SiＣは、単結晶をつくることが可能で、これま
ですでに直径１インチのウエーハが市販されており、さ
らに２インチへと移行しつつある。そして、導電形の制
御も可能で、かつ熱酸化によりシリコンと同様に絶縁膜
としてのSiＯ2 を成長させることができることが他材料
と比較して、特に有利である。これらの観点から、すで
にJ.Appl.Phys.、Vol 64(1988)p.2168にPalmour らによ
り、あるいはProceedings ofthe IEEE、Vol 79(1991)p.
677 にDavis らによりＭＯＳＦＥＴなどのトランジスタ
を試作した報告がなされ、ＭＯＳ動作が確認されてい
る。
【０００３】
【発明が解決しようとする課題】これまで一般に用いら
れているＭＯＳＦＥＴは、すべて横方向に電流を流すタ
イプのもので、大電流を必要とするパワー半導体素子に
はそのまま適用できない。シリコンを用いたたて型パワ
ーＭＯＳＦＥＴは、図２に示すように、ｎベース層21の
表面層にｐベース領域22を形成し、その表面層に形成し
たｎ+ ソース領域23とｎ層21の露出部とにはさまれた部
分24にｎチャネルを形成するために表面上にゲート絶縁
膜25を介してゲート電極26を設けたものである。そして
電流を、ｎ + ソース領域23とｐベース領域22に共通に接
触するソース電極27から、ｎ層21の裏面側のｎ+ バッフ
ァ層28に接触するドレイン電極29へ流す構造となってお
り、チップ全面を利用してたて方向に電流が流れるよう
に工夫されている。このＭＯＳＦＥＴは、ゲート電極26
に電圧を印加することで、表面領域24にｎチャネルを形
成し、ソース電極27とドレイン電極29とが導通する。こ
のＭＯＳＦＥＴが高電圧を阻止できるようにすること
は、逆電圧の印加されるｐベース領域22とｎベース層21
の間の接合の一方の層であるｎベース層21の厚さを厚く
することにより可能である。
れているＭＯＳＦＥＴは、すべて横方向に電流を流すタ
イプのもので、大電流を必要とするパワー半導体素子に
はそのまま適用できない。シリコンを用いたたて型パワ
ーＭＯＳＦＥＴは、図２に示すように、ｎベース層21の
表面層にｐベース領域22を形成し、その表面層に形成し
たｎ+ ソース領域23とｎ層21の露出部とにはさまれた部
分24にｎチャネルを形成するために表面上にゲート絶縁
膜25を介してゲート電極26を設けたものである。そして
電流を、ｎ + ソース領域23とｐベース領域22に共通に接
触するソース電極27から、ｎ層21の裏面側のｎ+ バッフ
ァ層28に接触するドレイン電極29へ流す構造となってお
り、チップ全面を利用してたて方向に電流が流れるよう
に工夫されている。このＭＯＳＦＥＴは、ゲート電極26
に電圧を印加することで、表面領域24にｎチャネルを形
成し、ソース電極27とドレイン電極29とが導通する。こ
のＭＯＳＦＥＴが高電圧を阻止できるようにすること
は、逆電圧の印加されるｐベース領域22とｎベース層21
の間の接合の一方の層であるｎベース層21の厚さを厚く
することにより可能である。
【０００４】しかし、図２のような構造をSiＣ素子にそ
のまま適用するには大きな問題がある。SiＣは化学的に
安定な性質をもっており、結晶の結合の強さもSiに比較
すると強いことが利点であるが、そのため一方では不純
物の拡散がほとんどない。すなわち、Siに対しては基本
技術となっているドナー、アクセプタの不純物拡散がSi
Ｃでは極めて困難であり、1700℃でもほとんど拡散が見
られないことが、Journal of the Electrochemical Soc
iety、Vol 119(1972)p.1355 にAddamiano らにより、ま
たSov. Phys. Semicond.、Vol 9 (1976)p.820 にGusev
らにより報告されている。
のまま適用するには大きな問題がある。SiＣは化学的に
安定な性質をもっており、結晶の結合の強さもSiに比較
すると強いことが利点であるが、そのため一方では不純
物の拡散がほとんどない。すなわち、Siに対しては基本
技術となっているドナー、アクセプタの不純物拡散がSi
Ｃでは極めて困難であり、1700℃でもほとんど拡散が見
られないことが、Journal of the Electrochemical Soc
iety、Vol 119(1972)p.1355 にAddamiano らにより、ま
たSov. Phys. Semicond.、Vol 9 (1976)p.820 にGusev
らにより報告されている。
【０００５】図２に示したSiのパワーＭＯＳＦＥＴの製
造の場合は、ｐベース領域22は、ゲート電極26をマスク
として、不純物をイオン注入したのち、高温熱処理によ
って拡散させることにより形成される。この技術は、セ
ルフアライン二重拡散と呼ばれ、高品質の素子を形成す
る重要な技術であるが、SiＣ素子へは上述の理由によっ
てそのままには適用できない。
造の場合は、ｐベース領域22は、ゲート電極26をマスク
として、不純物をイオン注入したのち、高温熱処理によ
って拡散させることにより形成される。この技術は、セ
ルフアライン二重拡散と呼ばれ、高品質の素子を形成す
る重要な技術であるが、SiＣ素子へは上述の理由によっ
てそのままには適用できない。
【０００６】本発明の目的は、上述の問題を解決し、不
純物拡散によらないSiＣ ＭＯＳＦＥＴの製造方法を提
供することにある。
純物拡散によらないSiＣ ＭＯＳＦＥＴの製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、SiＣからなる第一導電形の半導体層の
表面層に選択的に第二導電形のベース領域が、その第二
導電形ベース領域の表面層に選択的に第一導電形のベー
ス領域がそれぞれ形成され、その第一導電形ベース領域
と第一導電形半導体層露出部との間にはさまれた第二導
電形ベース領域の表面上に絶縁膜を介してゲート電極が
設けられるSiＣ ＭＯＳＦＥＴの製造のために、端部に
傾斜面を有するゲート電極を形成したのち、第一導電形
半導体層のゲート電極に覆われない領域および傾斜面直
下の領域に不純物イオンを注入し、熱処理して第二導電
形ベース領域を形成するものとする。また別の本発明
は、上述のような構造のSiＣ ＭＯＳＦＥＴ製造のため
に、第一導電形SiＣ基板上に第二導電形のSiＣ層をエピ
タキシャル成長させ、その第二導電形SiＣ層に第二導電
形ベース領域の部分を残して不純物イオンを注入し、熱
処理して第一導電形基板部分に達する第一導電形層を形
成するものとする。そして、いずれの発明においても第
二導電形ベース領域の表面から選択的に不純物イオンを
注入し、熱処理して第一導電形ベース領域を形成するこ
とが有効である。また、不純物イオン注入の際にゲート
電極をマスクの少なくとも一部とすることが有効であ
る。
めに、本発明は、SiＣからなる第一導電形の半導体層の
表面層に選択的に第二導電形のベース領域が、その第二
導電形ベース領域の表面層に選択的に第一導電形のベー
ス領域がそれぞれ形成され、その第一導電形ベース領域
と第一導電形半導体層露出部との間にはさまれた第二導
電形ベース領域の表面上に絶縁膜を介してゲート電極が
設けられるSiＣ ＭＯＳＦＥＴの製造のために、端部に
傾斜面を有するゲート電極を形成したのち、第一導電形
半導体層のゲート電極に覆われない領域および傾斜面直
下の領域に不純物イオンを注入し、熱処理して第二導電
形ベース領域を形成するものとする。また別の本発明
は、上述のような構造のSiＣ ＭＯＳＦＥＴ製造のため
に、第一導電形SiＣ基板上に第二導電形のSiＣ層をエピ
タキシャル成長させ、その第二導電形SiＣ層に第二導電
形ベース領域の部分を残して不純物イオンを注入し、熱
処理して第一導電形基板部分に達する第一導電形層を形
成するものとする。そして、いずれの発明においても第
二導電形ベース領域の表面から選択的に不純物イオンを
注入し、熱処理して第一導電形ベース領域を形成するこ
とが有効である。また、不純物イオン注入の際にゲート
電極をマスクの少なくとも一部とすることが有効であ
る。
【０００８】
【作用】イオン化した不純物を高エネルギーに加速し
て、半導体基体内に打込むイオン注入に、加速エネルギ
ーにより打込み深さを制御することができるため、拡散
を利用しないで所定の導電形の所定の深さの領域を基体
内に形成することができる。そして、注入の際のマスク
としてゲート電極を用いるセルフアライン技術も適用で
き、高性能化が可能である。またゲート電極の端部に傾
斜面を形成することにより、イオン注入によって形成さ
れた領域の界面を曲面化して電界集中を回避することが
でき、高耐圧化も可能である。あるいは、エピタキシャ
ル成長技術とイオン注入技術の併用により、エピタキシ
ャル層の一部を第二導電形のベース領域として残し、イ
オン注入された領域を第一導電形半導体層の表面層とす
ることによってもたて型ＭＯＳＦＥＴの構造を形成する
ことができる。
て、半導体基体内に打込むイオン注入に、加速エネルギ
ーにより打込み深さを制御することができるため、拡散
を利用しないで所定の導電形の所定の深さの領域を基体
内に形成することができる。そして、注入の際のマスク
としてゲート電極を用いるセルフアライン技術も適用で
き、高性能化が可能である。またゲート電極の端部に傾
斜面を形成することにより、イオン注入によって形成さ
れた領域の界面を曲面化して電界集中を回避することが
でき、高耐圧化も可能である。あるいは、エピタキシャ
ル成長技術とイオン注入技術の併用により、エピタキシ
ャル層の一部を第二導電形のベース領域として残し、イ
オン注入された領域を第一導電形半導体層の表面層とす
ることによってもたて型ＭＯＳＦＥＴの構造を形成する
ことができる。
【０００９】
【実施例】以下、図を引用して本発明の実施例について
述べる。図１(a) 〜(g) に示した実施例では、先ずｎ形
SiＣ基板１の表面に熱酸化によりSiＯ2 膜２を形成する
〔同図(a) 〕。基板１としては、図示しないがドレイン
電極とオーム性接触を形成するｎ+ サブストレート上に
ｎ形エピタキシャル層を成長させたものが適している。
そして、SiＯ2 膜２の上にスパッタリング法あるいはＣ
ＶＤ法による多結晶シリコンあるいは金属からなる電極
層30を形成し〔同図(b) 〕、エッチングによるパターニ
ングによってゲート電極３を形成する〔同図(c) 〕。こ
のとき、ゲート電極３の端部に基板１の面に対して60℃
以下の傾斜面４を形成する。この傾斜面４の傾斜角は、
等方性エッチングを行うか、電極層30の表面にArあるい
はAsイオンを注入することによりダメージを加えた後エ
ッチングするなどの方法で調整することができる。次い
で、ゲート電極３をマスクとしてAlあるいはほう素など
のｐ型不純物５を領域６へイオン注入する〔同図
(d)〕。このとき、傾斜面４の下のゲート電極３の厚さ
に応じてSiＣ基板１のその直下の領域にも不純物が導入
される。このあと1700℃程度に熱処理することにより、
注入された不純物を活性化してｐベース領域７とする
〔同図(e) 〕。次に、ゲート電極３および図示しないレ
ジスト膜をマスクとしてｐベース領域７の表面からＮ、
As、Ｐなどのｎ型不純物のイオン注入を行い、前記と同
様の熱処理を行ってｎ+ ソース領域８を形成する〔同図
(f) 〕。さらに、SiＯ2 膜３を開口し、ソース電極９を
形成することによりSiＣ ＭＯＳＦＥＴのＭＯＳ部がで
き上がる〔同図(g) 〕。この製造方法のポイントとなる
のは、ｐベース領域３を不純物の熱拡散により広げるの
ではなく、イオン注入の飛程で制御するところにあり、
イオン注入の飛程は、例えば加速電圧100 ｋＶのときに
0.３mm程度である。
述べる。図１(a) 〜(g) に示した実施例では、先ずｎ形
SiＣ基板１の表面に熱酸化によりSiＯ2 膜２を形成する
〔同図(a) 〕。基板１としては、図示しないがドレイン
電極とオーム性接触を形成するｎ+ サブストレート上に
ｎ形エピタキシャル層を成長させたものが適している。
そして、SiＯ2 膜２の上にスパッタリング法あるいはＣ
ＶＤ法による多結晶シリコンあるいは金属からなる電極
層30を形成し〔同図(b) 〕、エッチングによるパターニ
ングによってゲート電極３を形成する〔同図(c) 〕。こ
のとき、ゲート電極３の端部に基板１の面に対して60℃
以下の傾斜面４を形成する。この傾斜面４の傾斜角は、
等方性エッチングを行うか、電極層30の表面にArあるい
はAsイオンを注入することによりダメージを加えた後エ
ッチングするなどの方法で調整することができる。次い
で、ゲート電極３をマスクとしてAlあるいはほう素など
のｐ型不純物５を領域６へイオン注入する〔同図
(d)〕。このとき、傾斜面４の下のゲート電極３の厚さ
に応じてSiＣ基板１のその直下の領域にも不純物が導入
される。このあと1700℃程度に熱処理することにより、
注入された不純物を活性化してｐベース領域７とする
〔同図(e) 〕。次に、ゲート電極３および図示しないレ
ジスト膜をマスクとしてｐベース領域７の表面からＮ、
As、Ｐなどのｎ型不純物のイオン注入を行い、前記と同
様の熱処理を行ってｎ+ ソース領域８を形成する〔同図
(f) 〕。さらに、SiＯ2 膜３を開口し、ソース電極９を
形成することによりSiＣ ＭＯＳＦＥＴのＭＯＳ部がで
き上がる〔同図(g) 〕。この製造方法のポイントとなる
のは、ｐベース領域３を不純物の熱拡散により広げるの
ではなく、イオン注入の飛程で制御するところにあり、
イオン注入の飛程は、例えば加速電圧100 ｋＶのときに
0.３mm程度である。
【００１０】図１と共通の部分に同一の符号を付した図
３(a) 〜(h) に示した実施例では、基板としてｎ形SiＣ
サブストレート10の上にｐ形SiＣ層11をエピタキシャル
成長したものを用い〔同図(a) 〕、その上に図１(a) 、
(b) と同様にSiＯ2 膜２を介して電極層30を形成する
〔同図(b) 、(c) 〕。次いで電極層30からゲート電極３
のパターニングを行うが、このとき、ゲート電極３はｎ
チャネルを形成すべき領域の上のみにとどめる〔同図
(d) 〕。次いで、ゲート電極３の一方の側に連結される
フォトレジスト膜14を形成し、このレジスト膜14および
ゲート電極３をマスクとしてｎ型不純物15をイオン注入
する。そして注入されたｎ型不純物16を熱処理によって
活性化し、ｐ形エピタキシャル層11の一部をｎ形領域12
としてｎ形サブストレート10と共にｎベース領域とする
〔同図(e) 〕。さらに図１(f) 、(g)と同様に、ゲート
電極３をマスクの一部としてのｎ型不純物イオンの注
入、熱処理によりｎ+ ソース領域８を形成し〔同図(g)
〕、ソース電極９を形成すればSiＣ ＭＯＳＦＥＴの
ＭＯＳ部ができ上がる〔同図(h) 〕。この実施例は、Si
Ｃではイオン注入されたｎ型不純物の活性化がｐ型不純
物の活性化に比較して容易である点を利用している。
３(a) 〜(h) に示した実施例では、基板としてｎ形SiＣ
サブストレート10の上にｐ形SiＣ層11をエピタキシャル
成長したものを用い〔同図(a) 〕、その上に図１(a) 、
(b) と同様にSiＯ2 膜２を介して電極層30を形成する
〔同図(b) 、(c) 〕。次いで電極層30からゲート電極３
のパターニングを行うが、このとき、ゲート電極３はｎ
チャネルを形成すべき領域の上のみにとどめる〔同図
(d) 〕。次いで、ゲート電極３の一方の側に連結される
フォトレジスト膜14を形成し、このレジスト膜14および
ゲート電極３をマスクとしてｎ型不純物15をイオン注入
する。そして注入されたｎ型不純物16を熱処理によって
活性化し、ｐ形エピタキシャル層11の一部をｎ形領域12
としてｎ形サブストレート10と共にｎベース領域とする
〔同図(e) 〕。さらに図１(f) 、(g)と同様に、ゲート
電極３をマスクの一部としてのｎ型不純物イオンの注
入、熱処理によりｎ+ ソース領域８を形成し〔同図(g)
〕、ソース電極９を形成すればSiＣ ＭＯＳＦＥＴの
ＭＯＳ部ができ上がる〔同図(h) 〕。この実施例は、Si
Ｃではイオン注入されたｎ型不純物の活性化がｐ型不純
物の活性化に比較して容易である点を利用している。
【００１１】
【発明の効果】本発明によれば、SiＣ ＭＯＳＦＥＴの
製造を、SiＣではほとんど不可能な不純物の拡散によら
ないで、不純物イオンの注入活性化のみを利用してセル
フアライン技術で所定の導電形領域を形成する方法を採
用することにより、工業的に可能にすることができた。
製造を、SiＣではほとんど不可能な不純物の拡散によら
ないで、不純物イオンの注入活性化のみを利用してセル
フアライン技術で所定の導電形領域を形成する方法を採
用することにより、工業的に可能にすることができた。
【図１】本発明の一実施例のSiＣ ＭＯＳＦＥＴのＭＯ
Ｓ部作製工程を(a) ないし(g)の順に示す断面図
Ｓ部作製工程を(a) ないし(g)の順に示す断面図
【図２】SiパワーＭＯＳＦＥＴの断面図
【図３】本発明の別の実施例のSiＣ ＭＯＳＦＥＴのＭ
ＯＳ部作製工程を(a) ないし(h) の順に示す断面図
ＯＳ部作製工程を(a) ないし(h) の順に示す断面図
１ ｎ形SiＣ基板 ２ SiＯ2 膜 ３ ゲート電極 ４ 傾斜面 ５ ｐ型不純物イオン ６ イオン注入領域 ７ ｐ領域 ８ ｎ+ ソース領域 ９ ソース電極 １０ ｎ形SiＣサブストレート １１ ｐ形SiＣエピタキシャル層 １２ ｎベース領域 １４ フォトマスク膜 １５ ｎ型不純物イオン １６ 注入ｎ型不純物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 23/14 21/336 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｇ 9355−4Ｍ 23/14 Ｒ 9168−4Ｍ 29/78 ３２１ Ｙ
Claims (4)
- 【請求項１】炭化けい素からなる第一導電形の半導体層
の表面層に選択的に第二導電形のベース領域が、その第
二導電形ベース領域の表面層に選択的に第一導電形のベ
ース領域がそれぞれ形成され、その第一導電形ベース領
域と第一導電形半導体層露出部との間にはさまれた第二
導電形ベース領域の表面上に絶縁膜を介してゲート電極
が設けられる炭化けい素ＭＯＳＦＥＴの製造のために、
端部に傾斜面を有するゲート電極を形成したのち、第一
導電形半導体層のゲート電極に覆われない領域および傾
斜面直下の領域に不純物イオンを注入し、熱処理して第
二導電形ベース領域を形成することを特徴とする炭化け
い素ＭＯＳＦＥＴの製造方法。 - 【請求項２】炭化けい素からなる第一導電形の半導体層
の表面層に選択的に第二導電形のベース領域が、その第
二導電形ベース領域の表面層に選択的に第一導電形のベ
ース領域がそれぞれ形成され、その第一導電形ベース領
域と第一導電形半導体層露出部との間にはさまれた第二
導電形ベース領域の表面上に絶縁膜を介してゲート電極
が設けられる炭化けい素ＭＯＳＦＥＴの製造のために、
第一導電形炭化けい素基板上に第二導電形の炭化けい素
層をエピタキシャル成長させ、その第二導電形炭化けい
素層に第二導電形ベース領域の部分を残して不純物イオ
ンを注入し、熱処理して第一導電形基板部分に達する第
一導電形層を形成することを特徴とする炭化けい素ＭＯ
ＳＦＥＴの製造方法。 - 【請求項３】第二導電形ベース領域の表面から選択的に
不純物イオンを注入し、熱処理して第一導電形ベース領
域を形成する請求項１あるいは２記載の炭化けい素ＭＯ
ＳＦＥＴの製造方法。 - 【請求項４】不純物イオン注入の際にゲート電極をマス
クの少なくとも一部とする請求項１、２あるいは３記載
の炭化けい素ＭＯＳＦＥＴの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30143992A JP3146694B2 (ja) | 1992-11-12 | 1992-11-12 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US08/149,824 US5384270A (en) | 1992-11-12 | 1993-11-10 | Method of producing silicon carbide MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30143992A JP3146694B2 (ja) | 1992-11-12 | 1992-11-12 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151860A true JPH06151860A (ja) | 1994-05-31 |
| JP3146694B2 JP3146694B2 (ja) | 2001-03-19 |
Family
ID=17896907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30143992A Expired - Lifetime JP3146694B2 (ja) | 1992-11-12 | 1992-11-12 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5384270A (ja) |
| JP (1) | JP3146694B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138231A (ja) * | 1998-10-29 | 2000-05-16 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US6384428B1 (en) | 1998-03-19 | 2002-05-07 | Hitachi, Ltd. | Silicon carbide semiconductor switching device |
| JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| KR100446954B1 (ko) * | 2001-09-22 | 2004-09-01 | 한국전기연구원 | 탄화규소 반도체 소자의 제조방법 |
| JPWO2004097914A1 (ja) * | 2003-04-25 | 2006-07-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US7285465B2 (en) | 2003-03-28 | 2007-10-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a SiC vertical MOSFET |
| JP2008503894A (ja) * | 2004-06-22 | 2008-02-07 | クリー インコーポレイテッド | 炭化ケイ素デバイスおよびその作製方法 |
| JP2009200335A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 基板、エピタキシャル層付基板および半導体装置 |
| WO2012086257A1 (ja) | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2013077068A1 (ja) | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2021111764A (ja) * | 2020-01-16 | 2021-08-02 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4325804C3 (de) * | 1993-07-31 | 2001-08-09 | Daimler Chrysler Ag | Verfahren zum Herstellen von hochohmigem Siliziumkarbid |
| US5576230A (en) * | 1994-09-02 | 1996-11-19 | Texas Instruments Incorporated | Method of fabrication of a semiconductor device having a tapered implanted region |
| JP3647515B2 (ja) * | 1995-08-28 | 2005-05-11 | 株式会社デンソー | ｐ型炭化珪素半導体の製造方法 |
| US5849620A (en) * | 1995-10-18 | 1998-12-15 | Abb Research Ltd. | Method for producing a semiconductor device comprising an implantation step |
| SE9503631D0 (sv) * | 1995-10-18 | 1995-10-18 | Abb Research Ltd | A method for producing a semiconductor device comprising an implantation step |
| US6150671A (en) * | 1996-04-24 | 2000-11-21 | Abb Research Ltd. | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications |
| SE9602407D0 (sv) * | 1996-06-19 | 1996-06-19 | Abb Research Ltd | A method for producing a channel region layer in a voltage controlled semiconductor device |
| US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| US6100169A (en) | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
| US6504176B2 (en) * | 2000-04-06 | 2003-01-07 | Matshushita Electric Industrial Co., Ltd. | Field effect transistor and method of manufacturing the same |
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| JP4097417B2 (ja) | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| EP1742271A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| CN101501859B (zh) | 2006-08-17 | 2011-05-25 | 克里公司 | 高功率绝缘栅双极晶体管 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8288220B2 (en) | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| DE102011002468A1 (de) | 2011-01-05 | 2012-07-05 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| CN105226083A (zh) * | 2015-09-21 | 2016-01-06 | 中国电子科技集团公司第五十五研究所 | 一种带角度注入的自对准mos沟道的制备方法 |
| CN108063087B (zh) * | 2017-11-29 | 2019-10-29 | 北京燕东微电子有限公司 | 一种角度可控的SiC衬底缓坡刻蚀方法 |
| CN112086360B (zh) * | 2020-09-27 | 2022-04-05 | 江苏东海半导体股份有限公司 | 一种SiC平面MOSFET及其自对准工艺 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
| JPS6347983A (ja) * | 1986-08-18 | 1988-02-29 | Sharp Corp | 炭化珪素電界効果トランジスタ |
| US5087576A (en) * | 1987-10-26 | 1992-02-11 | North Carolina State University | Implantation and electrical activation of dopants into monocrystalline silicon carbide |
| CA1313571C (en) * | 1987-10-26 | 1993-02-09 | John W. Palmour | Metal oxide semiconductor field-effect transistor formed in silicon carbide |
| JPH0213141A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 携帯受信装置 |
| JP2670563B2 (ja) * | 1988-10-12 | 1997-10-29 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH02291123A (ja) * | 1989-04-28 | 1990-11-30 | Sharp Corp | 炭化珪素半導体装置 |
| JPH0766971B2 (ja) * | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| US5216264A (en) * | 1989-06-07 | 1993-06-01 | Sharp Kabushiki Kaisha | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact |
| JP2509713B2 (ja) * | 1989-10-18 | 1996-06-26 | シャープ株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| JPH05129327A (ja) * | 1991-11-01 | 1993-05-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
-
1992
- 1992-11-12 JP JP30143992A patent/JP3146694B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-10 US US08/149,824 patent/US5384270A/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384428B1 (en) | 1998-03-19 | 2002-05-07 | Hitachi, Ltd. | Silicon carbide semiconductor switching device |
| JP4595139B2 (ja) * | 1998-10-29 | 2010-12-08 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2000138231A (ja) * | 1998-10-29 | 2000-05-16 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| KR100446954B1 (ko) * | 2001-09-22 | 2004-09-01 | 한국전기연구원 | 탄화규소 반도체 소자의 제조방법 |
| US7285465B2 (en) | 2003-03-28 | 2007-10-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a SiC vertical MOSFET |
| US7759211B2 (en) | 2003-04-25 | 2010-07-20 | Sumitomo Electric Industries, Ltd. | Method of fabricating semiconductor device |
| JPWO2004097914A1 (ja) * | 2003-04-25 | 2006-07-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2008503894A (ja) * | 2004-06-22 | 2008-02-07 | クリー インコーポレイテッド | 炭化ケイ素デバイスおよびその作製方法 |
| JP2009200335A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 基板、エピタキシャル層付基板および半導体装置 |
| WO2012086257A1 (ja) | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US8642436B2 (en) | 2010-12-22 | 2014-02-04 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| US9082683B2 (en) | 2010-12-22 | 2015-07-14 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| WO2013077068A1 (ja) | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2021111764A (ja) * | 2020-01-16 | 2021-08-02 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146694B2 (ja) | 2001-03-19 |
| US5384270A (en) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146694B2 (ja) | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 | |
| US5963807A (en) | Silicon carbide field effect transistor with increased avalanche withstand capability | |
| US6762097B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7705362B2 (en) | Silicon carbide devices with hybrid well regions | |
| KR101237345B1 (ko) | 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법 | |
| JP3893725B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US6274892B1 (en) | Devices formable by low temperature direct bonding | |
| US6194290B1 (en) | Methods for making semiconductor devices by low temperature direct bonding | |
| US5506421A (en) | Power MOSFET in silicon carbide | |
| US7687825B2 (en) | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2000022137A (ja) | 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子 | |
| JP4568929B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2002507058A (ja) | 低温直接ボンディングにより形成可能な装置 | |
| JPH07161983A (ja) | 炭化けい素たて型ｍｏｓｆｅｔ | |
| JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法 | |
| CA1313571C (en) | Metal oxide semiconductor field-effect transistor formed in silicon carbide | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| US6407014B1 (en) | Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices | |
| JP2001024184A (ja) | 絶縁ゲートトランジスタおよびその製造方法 | |
| JP2000082810A (ja) | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 | |
| JPH09148566A (ja) | Ｍｏｓ型半導体素子 | |
| JPH11307545A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |