JPH0614436B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH0614436B2 JPH0614436B2 JP62295484A JP29548487A JPH0614436B2 JP H0614436 B2 JPH0614436 B2 JP H0614436B2 JP 62295484 A JP62295484 A JP 62295484A JP 29548487 A JP29548487 A JP 29548487A JP H0614436 B2 JPH0614436 B2 JP H0614436B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- circuit
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本願発明は半導体メモリに関し、特にメモリチップ内に
多段のレジスタもしくはラッチを設けることによりメモ
リサイクルタイムを短くし、複数のメモリ読み出し／書
き込みを同時に処理するパイプラインメモリに関する。
多段のレジスタもしくはラッチを設けることによりメモ
リサイクルタイムを短くし、複数のメモリ読み出し／書
き込みを同時に処理するパイプラインメモリに関する。
（従来の技術） メモリチップにパイプラインレジスタ（もしくはラッ
チ）を設け、チップ内において処理中のリクエストとは
別に、相前後して発せられたリクエストのアドレス／書
き込みデータ／読み出しデータ等を保持する半導体メモ
リが開発され、レジスタ付SRAMあるいはパイプラインSR
AMと呼ばれている。
チ）を設け、チップ内において処理中のリクエストとは
別に、相前後して発せられたリクエストのアドレス／書
き込みデータ／読み出しデータ等を保持する半導体メモ
リが開発され、レジスタ付SRAMあるいはパイプラインSR
AMと呼ばれている。
ここで半導体メモリにおけるパイプライン動作とは、読
み出し／書き込みリクエストの処理の過程を複数の独立
動作可能な小さな処理（以降ステージと呼ぶ）に分割
し、流れ作業的に複数のメモリリクエストを処理してい
くことを意味する。他方、パイプライン化されていない
半導体メモリとは、読み出し／書き込みリクエストを一
つ処理完了するごとに、次のリクエストを受理可能な状
態になることを基本とする半導体メモリである。すなわ
ちパイプライン化されていない半導体メモリでは、メモ
リに読み出し／書き込みリクエストを投入してから処理
が完了するまでの時間（以降メモリアクセスタイムと呼
ぶ）と、メモリに読み出し／書き込みリクエストを投入
することが出来る時間間隔（以降メモリサイクルタイム
と呼ぶ）がほぼ等しい。パイプラインメモリはメモリサ
イクルタイムがメモリアクセスタイムよりも短く、スル
ープットがパイプライン化されていないメモリよりも大
きいことを特徴とする。
み出し／書き込みリクエストの処理の過程を複数の独立
動作可能な小さな処理（以降ステージと呼ぶ）に分割
し、流れ作業的に複数のメモリリクエストを処理してい
くことを意味する。他方、パイプライン化されていない
半導体メモリとは、読み出し／書き込みリクエストを一
つ処理完了するごとに、次のリクエストを受理可能な状
態になることを基本とする半導体メモリである。すなわ
ちパイプライン化されていない半導体メモリでは、メモ
リに読み出し／書き込みリクエストを投入してから処理
が完了するまでの時間（以降メモリアクセスタイムと呼
ぶ）と、メモリに読み出し／書き込みリクエストを投入
することが出来る時間間隔（以降メモリサイクルタイム
と呼ぶ）がほぼ等しい。パイプラインメモリはメモリサ
イクルタイムがメモリアクセスタイムよりも短く、スル
ープットがパイプライン化されていないメモリよりも大
きいことを特徴とする。
例えばAMD社のAm9151はメモリからの読み出しデータの
出力段にラッチを設け、あるメモリ読み出しリクエスト
の処理結果であるデータをチップ外に出力中に、後続す
る読み出し／書き込みリクエストを同時処理する。ま
た、GigaBitLogic社の12G014は入力レジスタと出力レジ
スタを持ち、パイプライン動作が可能である。また、こ
の考え方をより発展させたものとしては特開昭61−1486
92号に、アドレスデコーダ・ドライバとメモリセルアレ
イの間にも一時記憶をもち、アドレスデコーダ・ドライ
バとメモリセルアレイでの処理をそれぞれ独立に動作可
能なステージとしたものが示されている。
出力段にラッチを設け、あるメモリ読み出しリクエスト
の処理結果であるデータをチップ外に出力中に、後続す
る読み出し／書き込みリクエストを同時処理する。ま
た、GigaBitLogic社の12G014は入力レジスタと出力レジ
スタを持ち、パイプライン動作が可能である。また、こ
の考え方をより発展させたものとしては特開昭61−1486
92号に、アドレスデコーダ・ドライバとメモリセルアレ
イの間にも一時記憶をもち、アドレスデコーダ・ドライ
バとメモリセルアレイでの処理をそれぞれ独立に動作可
能なステージとしたものが示されている。
（発明が解決しようとする問題点） しかしながら、かかるパイプラインメモリはパイプライ
ン化した各ステージを同期させて動作させることを特徴
とし、同期をとることはアクセスタイム増加の問題を招
く。また、この同期信号は半導体メモリの外部から供給
する必要があり（通常クロックが用いられる）、システ
ムに組み込まれる全メモリチップに同期信号を供給する
ことは装置全体のコスト、消費電力を増加させる。さら
に、従来の非同期にメモリアクセス・サイクルを開始で
きるパイプライン化されていないメモリとの互換性の問
題も残る。以下、アクセスタイム増加の問題点について
具体的に説明する。
ン化した各ステージを同期させて動作させることを特徴
とし、同期をとることはアクセスタイム増加の問題を招
く。また、この同期信号は半導体メモリの外部から供給
する必要があり（通常クロックが用いられる）、システ
ムに組み込まれる全メモリチップに同期信号を供給する
ことは装置全体のコスト、消費電力を増加させる。さら
に、従来の非同期にメモリアクセス・サイクルを開始で
きるパイプライン化されていないメモリとの互換性の問
題も残る。以下、アクセスタイム増加の問題点について
具体的に説明する。
パイプライン化と同期が招くアクセスタイム増加の問題
は、パイプラインを構成する各ステージの処理時間を、
互いに全く等しい時間にすることが困難であることに起
因する。例えば処理時間20nsecを要する第１のステージ
と、処理時間10nsecを要する第２のステージによってパ
イプラインが構成される場合、最小サイクル・タイムは
20nsec（最大処理時間を要する第１のステージの処理時
間）、同期信号も20nsec毎に与えることになる。ここで
アクセス・タイムはパイプラインが２段なので40nsec
（20nsec×２）となり、パイプライン化しなければ30ns
ecですむアクセス・タイムが、パイプライン化して同期
信号を与えることにより、10nsec遅くなることになる。
は、パイプラインを構成する各ステージの処理時間を、
互いに全く等しい時間にすることが困難であることに起
因する。例えば処理時間20nsecを要する第１のステージ
と、処理時間10nsecを要する第２のステージによってパ
イプラインが構成される場合、最小サイクル・タイムは
20nsec（最大処理時間を要する第１のステージの処理時
間）、同期信号も20nsec毎に与えることになる。ここで
アクセス・タイムはパイプラインが２段なので40nsec
（20nsec×２）となり、パイプライン化しなければ30ns
ecですむアクセス・タイムが、パイプライン化して同期
信号を与えることにより、10nsec遅くなることになる。
（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段
は、：アドレス信号を入力する入力回路と、この入力回
路から受けた前記アドレス信号を解読するアドレスデコ
ーダ・ドライバと、このアドレスデコーダ・ドライバの
出力で示されるアドレスのメモリセルにデータの書き込
みをし又はそのアドレスからデータの読み出しをするメ
モリセルアレイと、このメモリセルアレイの出力信号を
増幅するセンスアンプと、このセンスアンプの出力をメ
モリ読み出し結果として出力する出力回路と、前記メモ
リセルアレイの読み出しと書き込みのタイミングを制御
する読み出し／書き込み制御回路とを備える半導体メモ
リにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコード
されたアドレスを記憶して前記メモリセルアレイに入入
力する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出力回路に入力する第３の一時記憶回路と、 先行するメモリ読み出し処理開始信号とは非同期に入力
される処理開始信号を入力される度、まず前記第１の一
時記憶回路に前記アドレス入力回路の出力をラッチし、
次に前記アドレスデコーダ・ドライバの処理が確定する
のと等しい遅延時間Ｄ１を経過した後に前記第２の一時
記憶回路にデコードされたアドレスをラッチし、次に前
記メモリセルアレイからの読み出し処理と前記センンス
アンプでの処理が確定するのと等しい遅延時間をＤ１＋
Ｄ２を経過した後に前記第３の一時記憶回路に前記セン
スアンプの出力をラッチし、最後に前記出力回路を経て
メモリ読み出し結果を出力することにより、複数のメモ
リ読み出しを非同期に関始させ、かつ同時に処理させる
手段とを備え、 前記複数メモリ読み出し非同期開始同時処理手段は、先
行するメモリ読み出し処理開始信号とは非同期に入力さ
れる前記処理開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を
与える遅延手段を備え、該遅延手段の出力により遅延時
間Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に
前記デコードされたアドレス及び前記センスアンプの出
力をそれぞれラッチする ことを特徴とする。
は、：アドレス信号を入力する入力回路と、この入力回
路から受けた前記アドレス信号を解読するアドレスデコ
ーダ・ドライバと、このアドレスデコーダ・ドライバの
出力で示されるアドレスのメモリセルにデータの書き込
みをし又はそのアドレスからデータの読み出しをするメ
モリセルアレイと、このメモリセルアレイの出力信号を
増幅するセンスアンプと、このセンスアンプの出力をメ
モリ読み出し結果として出力する出力回路と、前記メモ
リセルアレイの読み出しと書き込みのタイミングを制御
する読み出し／書き込み制御回路とを備える半導体メモ
リにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコード
されたアドレスを記憶して前記メモリセルアレイに入入
力する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出力回路に入力する第３の一時記憶回路と、 先行するメモリ読み出し処理開始信号とは非同期に入力
される処理開始信号を入力される度、まず前記第１の一
時記憶回路に前記アドレス入力回路の出力をラッチし、
次に前記アドレスデコーダ・ドライバの処理が確定する
のと等しい遅延時間Ｄ１を経過した後に前記第２の一時
記憶回路にデコードされたアドレスをラッチし、次に前
記メモリセルアレイからの読み出し処理と前記センンス
アンプでの処理が確定するのと等しい遅延時間をＤ１＋
Ｄ２を経過した後に前記第３の一時記憶回路に前記セン
スアンプの出力をラッチし、最後に前記出力回路を経て
メモリ読み出し結果を出力することにより、複数のメモ
リ読み出しを非同期に関始させ、かつ同時に処理させる
手段とを備え、 前記複数メモリ読み出し非同期開始同時処理手段は、先
行するメモリ読み出し処理開始信号とは非同期に入力さ
れる前記処理開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を
与える遅延手段を備え、該遅延手段の出力により遅延時
間Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に
前記デコードされたアドレス及び前記センスアンプの出
力をそれぞれラッチする ことを特徴とする。
前述の問題点を解決するために本願の第２の発明が提供
する手段は：アドレス信号を入力する入力回路と、この
入力回路から受けた前記アドレス信号を解読するアドレ
スデコーダ・ドライバと、このアドレスデコーダ・ドラ
イバの出力で示されるアドレスのメモリセルにデータの
書き込みをし又はそのアドレスからデータの読み出しを
するメモリセルアレイと、このメモリセルアレイの出力
信号を増幅するセンスアンプと、このセンスアンプの出
力をメモリ読み出し結果として出力する出力回路と、前
記メモリセルアレイの読み出しと書き込みのタイミング
を制御する読み出し／書き込み制御回路と、前記入力回
路へ入力される前記アドレス信号の変化を検出する回路
とを備える半導体メモリにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコーダ
されたアドレスを記憶して前記メモリセルアレイに入力
する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出入力回路に力する第３の一時記憶回路と、 前記入力回路へ印加されている前記アドレス信号の変化
をメモリアクセスサイクルの開始信号とし、まず前記第
１の一時記憶回路に前記アドレス入力回路の出力をラッ
チし、次に前記アドレスデコーダ・ドライバでの処理が
確定するのと等しい遅延時間を経過した後に前記第２の
一時記憶回路にデコードされたアドレスをラッチし、次
に前記メモリセルアレイからの読み出し処理と前記セン
スアンプでの処理が確定するのと等しい遅延時間を経過
した後に前記第３の一時記憶回路に前記センスアンプの
出力をラッチし、最後に前記出入力回路を経てメモリ読
み出し結果を出力することにより、複数のメモリ読み出
しを非同期に開始させ、かつ同時に処理させる手段とを
備え、 前記複数メモリ読み出し非同期開始同時処理手段は、前
記入力回路へ印加されている前記アドレス信号の変化か
ら得た前記開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を与
える遅延手段を備え、該遅延手段の出力により遅延時間
Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に前
記デコードされたアドレス及び前記センスアンプの出力
をそれぞれラッチする ことを特徴とする。
する手段は：アドレス信号を入力する入力回路と、この
入力回路から受けた前記アドレス信号を解読するアドレ
スデコーダ・ドライバと、このアドレスデコーダ・ドラ
イバの出力で示されるアドレスのメモリセルにデータの
書き込みをし又はそのアドレスからデータの読み出しを
するメモリセルアレイと、このメモリセルアレイの出力
信号を増幅するセンスアンプと、このセンスアンプの出
力をメモリ読み出し結果として出力する出力回路と、前
記メモリセルアレイの読み出しと書き込みのタイミング
を制御する読み出し／書き込み制御回路と、前記入力回
路へ入力される前記アドレス信号の変化を検出する回路
とを備える半導体メモリにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコーダ
されたアドレスを記憶して前記メモリセルアレイに入力
する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出入力回路に力する第３の一時記憶回路と、 前記入力回路へ印加されている前記アドレス信号の変化
をメモリアクセスサイクルの開始信号とし、まず前記第
１の一時記憶回路に前記アドレス入力回路の出力をラッ
チし、次に前記アドレスデコーダ・ドライバでの処理が
確定するのと等しい遅延時間を経過した後に前記第２の
一時記憶回路にデコードされたアドレスをラッチし、次
に前記メモリセルアレイからの読み出し処理と前記セン
スアンプでの処理が確定するのと等しい遅延時間を経過
した後に前記第３の一時記憶回路に前記センスアンプの
出力をラッチし、最後に前記出入力回路を経てメモリ読
み出し結果を出力することにより、複数のメモリ読み出
しを非同期に開始させ、かつ同時に処理させる手段とを
備え、 前記複数メモリ読み出し非同期開始同時処理手段は、前
記入力回路へ印加されている前記アドレス信号の変化か
ら得た前記開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を与
える遅延手段を備え、該遅延手段の出力により遅延時間
Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に前
記デコードされたアドレス及び前記センスアンプの出力
をそれぞれラッチする ことを特徴とする。
（実施例） 以下、図面を参照しながら本願発明の実施例について説
明する。
明する。
第１図は本願発明の一実施例を示す半導体メモリのブロ
ック図である。図において、１〜４，７〜10，15はパイ
プラインレジスタでありラッチで代用してもよい。入力
レジスタ１〜４はチップ外からの入力を受け取る。行ア
ドレス入力レジスタ１は行アドレス入力端子信号CAo〜C
Aiを、列アドレス入力レジスタ２は列アドレス入力端子
信号RAo〜RAjを、書き込みデータ入力レジスタ３は書き
込みデータ入力端子信号DINo〜DINkを、制御信号入力レ
ジスタ４は“書き込み可”入力端子信号▲▼ＷＥ
を、それぞれ受け取る。１〜４のパイプラインレジスタ
はＳｔａｒｔ信号入力時に、各々入力データを取り込
む。
ック図である。図において、１〜４，７〜10，15はパイ
プラインレジスタでありラッチで代用してもよい。入力
レジスタ１〜４はチップ外からの入力を受け取る。行ア
ドレス入力レジスタ１は行アドレス入力端子信号CAo〜C
Aiを、列アドレス入力レジスタ２は列アドレス入力端子
信号RAo〜RAjを、書き込みデータ入力レジスタ３は書き
込みデータ入力端子信号DINo〜DINkを、制御信号入力レ
ジスタ４は“書き込み可”入力端子信号▲▼ＷＥ
を、それぞれ受け取る。１〜４のパイプラインレジスタ
はＳｔａｒｔ信号入力時に、各々入力データを取り込
む。
行アドレスデコーダ５は行アドレス入力レジスタ１に接
続される。また、列アドレスデコーダ６は列アドレス入
力レジスタ２に接続される。
続される。また、列アドレスデコーダ６は列アドレス入
力レジスタ２に接続される。
レジスタ７〜10はメモリチップ内の処理途中に設置した
パイプラインレジスタである。本実施例ではアドレスデ
コーダとメモリセルアレイ間に設置しているが、行アド
レスデコーダ及び列アドレスデコーダを２段階にわけて
その間に設置してもかまわない。また、複数段のパイプ
ラインレジスタを設けてもかまわない。７〜10の各パイ
プラインレジスタには、Start信号入力後、D1の遅延時
間を経てデータ取り込み信号が印加される。
パイプラインレジスタである。本実施例ではアドレスデ
コーダとメモリセルアレイ間に設置しているが、行アド
レスデコーダ及び列アドレスデコーダを２段階にわけて
その間に設置してもかまわない。また、複数段のパイプ
ラインレジスタを設けてもかまわない。７〜10の各パイ
プラインレジスタには、Start信号入力後、D1の遅延時
間を経てデータ取り込み信号が印加される。
メモリセルアレイ13は多数のスタティク型メモリセルを
アレイ上に構成したものである。
アレイ上に構成したものである。
書き込み回路１１はメモリセルアレイ13への書き込みを
行う。
行う。
読み出し／書き込み制御回路12は制御信号入力レジスタ
４と制御信号レジスタ10を介して受け取った“書き込み
可信号（▲▼）”に従い、読み出し可信号（RE）を
作成してセンスアンプ14に、また書き込み可信号（WE）
を作成して書き込み回路11に送出する。
４と制御信号レジスタ10を介して受け取った“書き込み
可信号（▲▼）”に従い、読み出し可信号（RE）を
作成してセンスアンプ14に、また書き込み可信号（WE）
を作成して書き込み回路11に送出する。
センスアンプ14はメモリセルアレイ13から読み出された
微弱な信号を検知してメモリ読み出し結果を確定させ
る。
微弱な信号を検知してメモリ読み出し結果を確定させ
る。
出力データレジスタ15はセンスアンプ14からメモリ読み
出し結果を受け取り、これを出力端子DOUTo〜DOUTkに送
出する。この出力レジスタには、Start信号入力後、D1
＋D2の遅延時間を経てデータ取り込み信号が印加され
る。
出し結果を受け取り、これを出力端子DOUTo〜DOUTkに送
出する。この出力レジスタには、Start信号入力後、D1
＋D2の遅延時間を経てデータ取り込み信号が印加され
る。
遅延回路16は、アドレスデコードに要する遅延時間＋パ
イプラインレジスタのセットアップタイムに等しい時間
D1だけStart信号に遅延を与え、Start信号の入力をして
から遅延時間D1後に、７，８，９，10のパイプラインレ
ジスタに取り込み信号を供給し、また、その取り込み信
号を遅延回路17の入力信号としても供給する。遅延回路
17は、メモリセルアクセスとセンスに要する遅延時間＋
パイプラインレジスタのセットアップタイムに等しい時
間D2だけ取り込み信号に時間遅延を与える。したがっ
て、遅延回路17は、遅延回路16の出力の取り込み信号が
入力されると、遅延時間D2後に出力レジスタ１５に取り
込み信号を供給する。
イプラインレジスタのセットアップタイムに等しい時間
D1だけStart信号に遅延を与え、Start信号の入力をして
から遅延時間D1後に、７，８，９，10のパイプラインレ
ジスタに取り込み信号を供給し、また、その取り込み信
号を遅延回路17の入力信号としても供給する。遅延回路
17は、メモリセルアクセスとセンスに要する遅延時間＋
パイプラインレジスタのセットアップタイムに等しい時
間D2だけ取り込み信号に時間遅延を与える。したがっ
て、遅延回路17は、遅延回路16の出力の取り込み信号が
入力されると、遅延時間D2後に出力レジスタ１５に取り
込み信号を供給する。
第１図，第２図を参照してデータの読み出し操作を説明
する。
する。
データの読み出し操作において、先ず、アドレス入力端
子CAo〜CAiに印加された行アドレスは、Start信号の立
ち上がりで行アドレス入力レジスタに取り込まれてその
出力となる。他方これと平行してアドレス入力端子RAo
〜RAjに印加された列アドレスもStart信号の立ち上がり
で列アドレス入力レジスタに取り込まれてその出力とな
る。
子CAo〜CAiに印加された行アドレスは、Start信号の立
ち上がりで行アドレス入力レジスタに取り込まれてその
出力となる。他方これと平行してアドレス入力端子RAo
〜RAjに印加された列アドレスもStart信号の立ち上がり
で列アドレス入力レジスタに取り込まれてその出力とな
る。
次にアドレス入力レジスタの出力は、遅延時間D1−次段
のパイプラインレジスタのセットアップタイムを要して
アドレスデコードされ、遅延時間D1後に行／列選択レジ
スタ７，８に取り込まれて出力となる。行アドレスは行
アドレスデコーダ５において、列アドレスは列アドレス
デユーダ６においてそれぞれデコードされる。
のパイプラインレジスタのセットアップタイムを要して
アドレスデコードされ、遅延時間D1後に行／列選択レジ
スタ７，８に取り込まれて出力となる。行アドレスは行
アドレスデコーダ５において、列アドレスは列アドレス
デユーダ６においてそれぞれデコードされる。
さらに、行／列選択レジスタの出力は、遅延時間D2−次
段のパイプラインレジスタのセットアップタイムを要し
てメモリセルアクセスを行い、センスされる。遅延時間
D2後に出力データレジスタ15に取り込まれてその出力と
なる。最後に、出力データレジスタ15の出力はチップ外
に送出される。
段のパイプラインレジスタのセットアップタイムを要し
てメモリセルアクセスを行い、センスされる。遅延時間
D2後に出力データレジスタ15に取り込まれてその出力と
なる。最後に、出力データレジスタ15の出力はチップ外
に送出される。
ここで第２図を用いて、データの読み出し操作における
非同期パイプライン動作を説明する。アドレス入力端子
CAo〜CAi，RAo〜RAjへのアドレス印加とStart信号によ
るメモリルアクセスの起動間隔（メモリサイクルタイ
ム）の最低値は、チップ内の各パイプラインステージで
の処理遅延時間の最大値により定まる。本実施例におい
ては、パイプラインステージであるアドレスデコード処
理遅延よりも、メモリセルアレイとセンスによる処理遅
延が長い。従って、メモリセルアクセスとセンスによる
遅延時間にパイプラインレジスタのセットアップタイム
を加えた遅延時間D2がメモリサイクルタイムの最低値保
証となる。第２図においては、アドレスAlを入力した次
サイクルでアドレスAmが印加されている。アドレスAlの
入力が先行するアドレス入力Alのデコードと衝突するこ
とはアドレス入力レジスタにより抑止される。同様にア
ドレス入力レジスタの出力がAmとなった時点では、すで
にアドレスAlに対するデコード結果は行／列選択レジス
タにより保持され、メモリセルアクセスが開始されてい
る。パイプラインレジスタを境にした第１ステージ（チ
ップ外→アドレス入力レジスタ）、第２ステージ（アド
レス入力レジスタ→アドレスデコーダ→行／列選択レジ
スタ）、第３ステージ（行／列選択レジスタ→メモリセ
ルアレイ→センスアンプ→出力レジスタ）、第４ステー
ジ（出力レジスタ→チップ外）は独立に異なるメモリ読
み出しリクエストに対するサービスを行うことが可能で
ある。
非同期パイプライン動作を説明する。アドレス入力端子
CAo〜CAi，RAo〜RAjへのアドレス印加とStart信号によ
るメモリルアクセスの起動間隔（メモリサイクルタイ
ム）の最低値は、チップ内の各パイプラインステージで
の処理遅延時間の最大値により定まる。本実施例におい
ては、パイプラインステージであるアドレスデコード処
理遅延よりも、メモリセルアレイとセンスによる処理遅
延が長い。従って、メモリセルアクセスとセンスによる
遅延時間にパイプラインレジスタのセットアップタイム
を加えた遅延時間D2がメモリサイクルタイムの最低値保
証となる。第２図においては、アドレスAlを入力した次
サイクルでアドレスAmが印加されている。アドレスAlの
入力が先行するアドレス入力Alのデコードと衝突するこ
とはアドレス入力レジスタにより抑止される。同様にア
ドレス入力レジスタの出力がAmとなった時点では、すで
にアドレスAlに対するデコード結果は行／列選択レジス
タにより保持され、メモリセルアクセスが開始されてい
る。パイプラインレジスタを境にした第１ステージ（チ
ップ外→アドレス入力レジスタ）、第２ステージ（アド
レス入力レジスタ→アドレスデコーダ→行／列選択レジ
スタ）、第３ステージ（行／列選択レジスタ→メモリセ
ルアレイ→センスアンプ→出力レジスタ）、第４ステー
ジ（出力レジスタ→チップ外）は独立に異なるメモリ読
み出しリクエストに対するサービスを行うことが可能で
ある。
以上により、メモリアクセスタイムよりも短いメモリサ
イクルタイムで次々とメモリ読み出しを行うことが可能
であり、かつ、メモリアクセスサイクルを先行するリク
エストとは非同期に開始することが可能であることを示
した。本発明では、直列に接続された各パイプラインス
テージでの処理遅延時間とパイプラインレジスタのセッ
トアップタイムの総和によってのみメモリアクセスタイ
ムは定まる。他方、同期型のパイプラインメモリでは、
（直列に接続されたパイプラインステージ中の最大遅延
時間＋パイプラインレジスタのセットアップタイム）×
チップ内ステージ段数によってメモリアクセスタイムが
定まる。このことは同期型パイプラインメモリで各パイ
プラインステージの処理時間を互いに等しく出来ない場
合、パイプライン化することによる分割損を生じること
を意味する。本発明による非同期型パイプラインメモリ
ではこのような欠点を有しない。
イクルタイムで次々とメモリ読み出しを行うことが可能
であり、かつ、メモリアクセスサイクルを先行するリク
エストとは非同期に開始することが可能であることを示
した。本発明では、直列に接続された各パイプラインス
テージでの処理遅延時間とパイプラインレジスタのセッ
トアップタイムの総和によってのみメモリアクセスタイ
ムは定まる。他方、同期型のパイプラインメモリでは、
（直列に接続されたパイプラインステージ中の最大遅延
時間＋パイプラインレジスタのセットアップタイム）×
チップ内ステージ段数によってメモリアクセスタイムが
定まる。このことは同期型パイプラインメモリで各パイ
プラインステージの処理時間を互いに等しく出来ない場
合、パイプライン化することによる分割損を生じること
を意味する。本発明による非同期型パイプラインメモリ
ではこのような欠点を有しない。
以上に第１図，第２図を参照してメモリの読み出し操作
を説明した。
を説明した。
次に、第１図，第３図を参照して書き込み操作を説明す
る。
る。
データの書き込み操作において、先ず、アドレス入力端
子CAo〜CAiに印加された行アドレスは、Start信号の立
ち上がりで行アドレス入力レジスタ１に取り込まれて出
力となる。他方これと平行してアドレス入力端子RAo〜R
Ajに印加された列アドレスもStart信号の立ち上がりで
列アドレス入力レジスタ２に取り込まれて出力となる。
子CAo〜CAiに印加された行アドレスは、Start信号の立
ち上がりで行アドレス入力レジスタ１に取り込まれて出
力となる。他方これと平行してアドレス入力端子RAo〜R
Ajに印加された列アドレスもStart信号の立ち上がりで
列アドレス入力レジスタ２に取り込まれて出力となる。
次にアドレス入力レジスタの出力は遅延時間D1−次段の
パイプラインレジスタのセットアップタイムの時間を要
してアドレスデコードされ、遅延時間D2後に行／列選択
レジスタ７，８に取り込まれて出力となる。
パイプラインレジスタのセットアップタイムの時間を要
してアドレスデコードされ、遅延時間D2後に行／列選択
レジスタ７，８に取り込まれて出力となる。
一方、メモリに書き込まれるデータ自身であるが、本実
施例ではアドレス入力時刻と同じタイミングで書き込み
データ入力端子DINo〜DINkに印加している。書き込みデ
ータはアドレスと同様にStart信号の立ち上がりで書き
込みデータ入力レジスタの出力となる。また、遅延時間
D1−次段のパイプラインレジスタのセットアップタイム
経過した時点で書き込みデータレジスタに取り込まれ
る。パイプラインレジスタである書き込みデータ力レジ
スタ３と書き込みデータレジスタ９の間には特に大きな
遅延を要するような処理は含まれないので、レジスタを
１段にして、書き込みデータの入力タイミングをD1時間
だけ遅らせてもかまわない。
施例ではアドレス入力時刻と同じタイミングで書き込み
データ入力端子DINo〜DINkに印加している。書き込みデ
ータはアドレスと同様にStart信号の立ち上がりで書き
込みデータ入力レジスタの出力となる。また、遅延時間
D1−次段のパイプラインレジスタのセットアップタイム
経過した時点で書き込みデータレジスタに取り込まれ
る。パイプラインレジスタである書き込みデータ力レジ
スタ３と書き込みデータレジスタ９の間には特に大きな
遅延を要するような処理は含まれないので、レジスタを
１段にして、書き込みデータの入力タイミングをD1時間
だけ遅らせてもかまわない。
最後に、行／列選択レジスタの出力により選択されたメ
モリセルは、遅延時間D2内に書き込みデータレジスタ値
を書き込まれ、書き込み操作を終了する。
モリセルは、遅延時間D2内に書き込みデータレジスタ値
を書き込まれ、書き込み操作を終了する。
以上に第１図，第３図を参照してメモリの書き込み操作
を説明した。
を説明した。
最後にメモリへの読み出し操作と書き込み操作を混在さ
せてメモリへの処理を行った場合を第４図に示す。第４
図はアドレスAlへの読み出し、アドレスAmへの書き込
み、アドレスAnへの読み出し、をパイプライン処理で連
続的に行った場合のタイミングであり、連続動作が可能
であることを示している。
せてメモリへの処理を行った場合を第４図に示す。第４
図はアドレスAlへの読み出し、アドレスAmへの書き込
み、アドレスAnへの読み出し、をパイプライン処理で連
続的に行った場合のタイミングであり、連続動作が可能
であることを示している。
（発明の効果） 以上の通り、本願発明による半導体メモリは、メモリ読
み出しを非同期に開始、かつ同時に複数処理することが
可能である。
み出しを非同期に開始、かつ同時に複数処理することが
可能である。
第１図は本願発明の一実施例を示すブロック図、第２図
はデータ読み出し動作時におけるその実施例の各部信号
のタイミングチャート、第３図はデータ書き込み時にお
けるその実施例の各部信号のタイミングチャート、第４
図はデータ読み出しと書き込みを交互に連続的に行う場
合におけるその実施例の各部信号のタイミングチャート
である。第１図において、１〜４，７〜10，15はパイプ
ラインレジスタ、１は行アドレス入力レジスタ、２は列
アドレス入力レジスタ、３は書き込みデータ入力レジス
タ、４は制御信号入力レジスタ、５は行アドレスデコー
ダ、６は列アドレスデコーダ、７は行選択レジスタ、８
は列選択レジスタ、９は書き込みデータレジスタ、10は
制御信号レジスタ、11は書き込み回路、12は読み出し／
書き込み制御回路、13はメモリセルアレイ、14はセンス
アンプ、15は出力データレジスタ、16はアドレスデコー
ダの処理遅延時間＋パイプラインレジスタのセットアッ
プタイムに等しい遅延時間D1を生成する遅延回路、17は
メモリセルアクセスとセンスに要する遅延時間＋パイプ
ラインレジスタのセットアップタイムに等しい遅延時間
D2を生成する遅延回路である。
はデータ読み出し動作時におけるその実施例の各部信号
のタイミングチャート、第３図はデータ書き込み時にお
けるその実施例の各部信号のタイミングチャート、第４
図はデータ読み出しと書き込みを交互に連続的に行う場
合におけるその実施例の各部信号のタイミングチャート
である。第１図において、１〜４，７〜10，15はパイプ
ラインレジスタ、１は行アドレス入力レジスタ、２は列
アドレス入力レジスタ、３は書き込みデータ入力レジス
タ、４は制御信号入力レジスタ、５は行アドレスデコー
ダ、６は列アドレスデコーダ、７は行選択レジスタ、８
は列選択レジスタ、９は書き込みデータレジスタ、10は
制御信号レジスタ、11は書き込み回路、12は読み出し／
書き込み制御回路、13はメモリセルアレイ、14はセンス
アンプ、15は出力データレジスタ、16はアドレスデコー
ダの処理遅延時間＋パイプラインレジスタのセットアッ
プタイムに等しい遅延時間D1を生成する遅延回路、17は
メモリセルアクセスとセンスに要する遅延時間＋パイプ
ラインレジスタのセットアップタイムに等しい遅延時間
D2を生成する遅延回路である。
Claims (4)
- 【請求項１】アドレス信号を入力する入力回路と、この
入力回路から受けた前記アドレス信号を解読するアドレ
スデコーダ・ドライバと、このアドレスデコーダ・ドラ
イバの出力で示されるアドレスのメモリセルにデータの
書き込みをし又はそのアドレスからデータの読み出しを
するメモリセルアレイと、このメモリセルアレイの出力
信号を増幅するセンスアンプと、このセンスアンプの出
力をメモリ読み出し結果として出力する出力回路と、前
記メモリセルアレイの読み出しと書き込みのタイミング
を制御する読み出し／書き込み制御回路とを備える半導
体メモリにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコード
されたアドレスを記憶して前記メモリセルアレイに入力
する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出力回路に入力する第３の一時記憶回路と、 先行するメモリ読み出し処理開始信号とは非同期に入力
される処理開始信号を入力される度、まず前記第１の一
時記憶回路に前記アドレス入力回路の出力をラッチし、
次に前記アドレスデコーダ・ドライバでの処理が確定す
るのと等しい遅延時間Ｄ１を経過した後に前記第２の一
時記憶回路にデコードされたアドレスをラッチし、次に
前記メモリセルアレイからの読み出し処理と前記センス
アンプでの処理が確定するのと等しい遅延時間をＤ１＋
Ｄ２を経過した後に前記第３の一時記憶回路に前記セン
スアンプの出力をラッチし、最後に前記出力回路を経て
メモリ読み出し結果を出力することにより、複数のメモ
リ読み出しを非同期に開始させ、かつ同時に処理させる
手段とを備え、 前記複数メモリ読み出し非同期開始同時処理手段は、先
行するメモリ読み出し処理開始信号とは非同期に入力さ
れる前記処理開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を
与える遅延手段を備え、該遅延手段の出力により遅延時
間Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に
前記デコードされたアドレス及び前記センスアンプの出
力をそれぞれラッチする ことを特徴とする半導体メモリ。 - 【請求項２】前記第１〜第３の各一時記憶回路は、制御
信号に応じて入力信号を一時記憶して出力するか、又は
入力信号を記憶することなくそのまま通過させることを
特徴とする特許請求の範囲第１項記載の半導体メモリ。 - 【請求項３】アドレス信号を入力する入力回路と、この
入力回路から受けた前記アドレス信号を解読するアドレ
スデコーダ・ドライバと、このアドレスデコーダ・ドラ
イバの出力で示されるアドレスのメモリセルにデータの
書き込みをし又はそのアドレスからデータの読み出しを
するメモリセルアレイと、このメモリセルアレイの出力
信号を増幅するセンスアンプと、このセンスアンプの出
力をメモリ読み出し結果として出力する出力回路と、前
記メモリセルアレイの読み出しと書き込みのタイミング
を制御する読み出し／書き込み制御回路と、前記入力回
路へ入力される前記アドレス信号の変化を検出する回路
とを備える半導体メモリにおいて、 前記アドレス入力回路の出力を記憶して前記アドレスデ
コーダ・ドライバに入力する第１の一時記憶回路と、 前記アドレスデコーダ・ドライバの出力であるデコード
されたアドレスを記憶して前記メモリセルアレイに入力
する第２の一時記憶回路と、 前記センスアンプの出力であるメモリ読み出し結果を記
憶して前記出力回路に入力する第３の一時記憶回路と、 前記入力回路へ印加されている前記アドレス信号の変化
をメモリアクセスサイクルの開始信号とし、まず前記第
１の一時記憶回路に前記アドレス入力回路の出力をラッ
チし、次に前記アドレスデコーダ・ドライバでの処理が
確定するのと等しい遅延時間を経過した後に前記第２の
一時記憶回路にデコードされたアドレスをラッチし、次
に前記メモリセルアレイからの読み出し処理と前記セン
スアンプでの処理が確定するのと等しい遅延時間を経過
した後に前記第３の一時記憶回路に前記センスアンプの
出力をラッチし、最後に前記出力回路を経てメモリ読み
出し結果を出力することにより、複数のメモリ読み出し
を非同期に開始させ、かつ同時に処理させる手段とを備
え、 前記複数メモリ読み出し非同期開始同時処理手段は、前
記入力回路へ印加されている前記アドレス信号の変化か
ら得た前記開始信号に時間遅延Ｄ１及びＤ１＋Ｄ２を与
える遅延手段を備え、該遅延手段の出力により遅延時間
Ｄ１及びＤ１＋Ｄ２の経過の時を知り、これらの時に前
記デコードされたアドレス及び前記センスアンプの出力
をそれぞれラッチする ことを特徴とする半導体メモリ。 - 【請求項４】前記第１〜第３の各一時記憶回路は、制御
信号に応じて入力信号を一時記憶して出力するか、又は
入力信号を記憶することなくそのまま通過させることを
特徴とする特許請求の範囲第３項記載の半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295484A JPH0614436B2 (ja) | 1987-11-24 | 1987-11-24 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295484A JPH0614436B2 (ja) | 1987-11-24 | 1987-11-24 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137493A JPH01137493A (ja) | 1989-05-30 |
| JPH0614436B2 true JPH0614436B2 (ja) | 1994-02-23 |
Family
ID=17821206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295484A Expired - Lifetime JPH0614436B2 (ja) | 1987-11-24 | 1987-11-24 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614436B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017062778A1 (en) | 2015-10-07 | 2017-04-13 | The Coca-Cola Company | Barrier laminate material with improved heat sealability and reduced flavor scalping |
-
1987
- 1987-11-24 JP JP62295484A patent/JPH0614436B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017062778A1 (en) | 2015-10-07 | 2017-04-13 | The Coca-Cola Company | Barrier laminate material with improved heat sealability and reduced flavor scalping |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137493A (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013714B2 (ja) | 半導体記憶装置 | |
| US5815462A (en) | Synchronous semiconductor memory device and synchronous memory module | |
| US6519675B1 (en) | Two step memory device command buffer apparatus and method and memory devices and computer systems using same | |
| KR100627986B1 (ko) | 동기식 파이프라인 버스트 메모리 및 그 동작 방법 | |
| JPH0676566A (ja) | 半導体メモリ装置 | |
| JPH03156791A (ja) | 半導体メモリ | |
| JPH04358392A (ja) | ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法 | |
| US6175894B1 (en) | Memory device command buffer apparatus and method and memory devices and computer systems using same | |
| JPH09265777A (ja) | 同期型ｄｒａｍ | |
| US20010010650A1 (en) | Semiconductor memory device having operation delay function of column address strobe command, and buffer and signal transmission circuit which are applied to the semiconductor memory device | |
| KR100324143B1 (ko) | 반도체 메모리장치 및 번인 테스트 방법 | |
| EP0660328B1 (en) | Method of controlling semiconductor storage circuit | |
| JP3123473B2 (ja) | 半導体記憶装置 | |
| JPH0614436B2 (ja) | 半導体メモリ | |
| US6191974B1 (en) | Nonvolatile semiconductor memory | |
| JPH0614435B2 (ja) | 半導体メモリ | |
| JP2615050B2 (ja) | 半導体メモリ | |
| JPH02172097A (ja) | メモリ | |
| JP3567318B2 (ja) | 半導体記憶装置およびその設計方法 | |
| JP3746811B2 (ja) | 半導体集積回路 | |
| JPH07307090A (ja) | 半導体記憶装置 | |
| JPS6386191A (ja) | ダイナミツクメモリ | |
| JPH0556598B2 (ja) | ||
| KR970005647B1 (ko) | 롬(rom) 코드 검증 장치 | |
| JP2659276B2 (ja) | 半導体記憶装置 |