JPH0613654A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH0613654A JPH0613654A JP5288493A JP5288493A JPH0613654A JP H0613654 A JPH0613654 A JP H0613654A JP 5288493 A JP5288493 A JP 5288493A JP 5288493 A JP5288493 A JP 5288493A JP H0613654 A JPH0613654 A JP H0613654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- junction
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 ＧａＰ発光ダイオードのメサエッチング側面
に露出するｐｎ接合部を移動して半田の付着を防ぐ。 【構成】 ｎ型の半導体基板１０上にｎ型の第１の半導
体領域１１とｐ型の第２の半導体領域１２とをエピタキ
シャル成長法で形成したウエハを用意する。このウエハ
の第２の半導体領域１２側の表面の分割予定領域に沿っ
て溝を形成する。ｐ型不純物を溝を含むように拡散す
る。アノード電極１８及びカソード電極１９を形成した
後に、溝で切断して発光ダイオードを得る。アノード電
極１８を下にして金属基体２０に半田２１で接着する。
に露出するｐｎ接合部を移動して半田の付着を防ぐ。 【構成】 ｎ型の半導体基板１０上にｎ型の第１の半導
体領域１１とｐ型の第２の半導体領域１２とをエピタキ
シャル成長法で形成したウエハを用意する。このウエハ
の第２の半導体領域１２側の表面の分割予定領域に沿っ
て溝を形成する。ｐ型不純物を溝を含むように拡散す
る。アノード電極１８及びカソード電極１９を形成した
後に、溝で切断して発光ダイオードを得る。アノード電
極１８を下にして金属基体２０に半田２１で接着する。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＰ発光ダイオ−ド
等の半導体発光素子及びその製造方法に関する。
等の半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】従来の緑色発光ダイオードチップは図１
に示すようにｎ型ガリウムりん（ＧａＰ）の基板（サブ
ストレイト）１と、この上に周知の液相エピタキシャル
法によって順次に積層されたｎ型ＧａＰ領域２及びｐ型
ＧａＰ領域３と、上下の電極４、５とからなる。ＧａＰ
のバンドギャップ（禁制帯幅）Ｅｇは２．２４ｅＶであ
り、その発光波長λは約５５５ｎｍであるが、間接遷移
型であるため発光効率はあまり高く得られない。そこ
で、一般にはｎ型のＧａＰ領域２の上方側即ちｐｎ接合
６の近傍とｐ型ＧａＰ領域３とに半導体領域の導電型を
決定する不純物（ｎ型はテルル、ｐ型は亜鉛）に加えて
アイソエレクトロニックトラップとなる窒素（Ｎ）をド
ープする。これによって、発光波長は若干大きく（約５
６５ｎｍ）なるが、発光効率を高めることができる。
に示すようにｎ型ガリウムりん（ＧａＰ）の基板（サブ
ストレイト）１と、この上に周知の液相エピタキシャル
法によって順次に積層されたｎ型ＧａＰ領域２及びｐ型
ＧａＰ領域３と、上下の電極４、５とからなる。ＧａＰ
のバンドギャップ（禁制帯幅）Ｅｇは２．２４ｅＶであ
り、その発光波長λは約５５５ｎｍであるが、間接遷移
型であるため発光効率はあまり高く得られない。そこ
で、一般にはｎ型のＧａＰ領域２の上方側即ちｐｎ接合
６の近傍とｐ型ＧａＰ領域３とに半導体領域の導電型を
決定する不純物（ｎ型はテルル、ｐ型は亜鉛）に加えて
アイソエレクトロニックトラップとなる窒素（Ｎ）をド
ープする。これによって、発光波長は若干大きく（約５
６５ｎｍ）なるが、発光効率を高めることができる。
【０００３】
【発明が解決しようとする課題】ところで、この種のＧ
ａＰ発光ダイオードチップにおいて、別の回路素子との
関係上、ｎ型の基板１側即ちカソード電極が設けられて
いる領域側を上面にして実装したいことがある。この目
的のために、図２に示すようにｐ型ＧａＰ領域３に設け
たアノード電極６を金属取付基体７に半田８で接続する
と、ｐ型ＧａＰ領域３が薄いために、半田８がｐｎ接合
６にまで至り、ｐｎ接合６が短絡するおそれがある。そ
こで、図３に示すようにｐ型ＧａＰ領域３を厚く形成す
ることが考えられる。しかし、このｐ型ＧａＰ領域３
に、導電型決定不純物としての亜鉛（Ｚｎ）の他に窒素
（Ｎ）がドープされていると、ｐ型領域３のｐｎ接合６
から離れた部分がｐｎ接合６の近傍のキャリアの再結合
に基づいて発生する光を吸収する領域（吸収端）として
作用し、発光効率を低下させる。これを解決する手段と
して、ｐ型ＧａＰ領域３のｐｎ接合から離れた部分に窒
素をドープしないことも考えられるが、このようにする
と窒素をドープしない領域に格子欠陥が生じ、結果とし
て、発光効率はあまり大きく得られない。
ａＰ発光ダイオードチップにおいて、別の回路素子との
関係上、ｎ型の基板１側即ちカソード電極が設けられて
いる領域側を上面にして実装したいことがある。この目
的のために、図２に示すようにｐ型ＧａＰ領域３に設け
たアノード電極６を金属取付基体７に半田８で接続する
と、ｐ型ＧａＰ領域３が薄いために、半田８がｐｎ接合
６にまで至り、ｐｎ接合６が短絡するおそれがある。そ
こで、図３に示すようにｐ型ＧａＰ領域３を厚く形成す
ることが考えられる。しかし、このｐ型ＧａＰ領域３
に、導電型決定不純物としての亜鉛（Ｚｎ）の他に窒素
（Ｎ）がドープされていると、ｐ型領域３のｐｎ接合６
から離れた部分がｐｎ接合６の近傍のキャリアの再結合
に基づいて発生する光を吸収する領域（吸収端）として
作用し、発光効率を低下させる。これを解決する手段と
して、ｐ型ＧａＰ領域３のｐｎ接合から離れた部分に窒
素をドープしないことも考えられるが、このようにする
と窒素をドープしない領域に格子欠陥が生じ、結果とし
て、発光効率はあまり大きく得られない。
【０００４】そこで、本発明の目的はｐｎ接合の露出部
を半導体チップの取付面から遠ざけることができる半導
体発光素子及びその製造方法を提供することにある。
を半導体チップの取付面から遠ざけることができる半導
体発光素子及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、第１の導電型の化合物半導体からなる第１
の半導体領域と、前記第１の半導体領域よりも薄い厚さ
を有して前記第１の半導体領域に隣接配置された第２の
導電型の化合物半導体領域からなる第２の半導体領域
と、前記第１の半導体領域と前記第２の半導体領域との
間のｐｎ接合の周縁を覆うように形成された第２の導電
型の化合物半導体からなる第３の半導体領域とを備え、
前記第３の半導体領域と前記第１の半導体領域との間の
ｐｎ接合の露出部が前記第１、第２及び第３の半導体領
域を含んで形成された半導体チップの側面に位置し、且
つこのｐｎ接合の露出部と前記第２の半導体領域の表面
との距離が前記第１及び第２の半導体領域間のｐｎ接合
と前記第２の半導体領域の表面との距離よりも大きいこ
とを特徴とする半導体発光素子に係わるものである。な
お、本発明の第１の半導体領域は実施例の第１の半導体
領域１１又はこれと基板１０との組み合せ部分に対応す
る。上記目的を達成するための方法の発明は、第１の導
電型のＧａＰ半導体基板上に第１の導電型のＧａＰから
なる第１の半導体領域と第２の導電型のＧａＰからなる
第２の半導体領域が順次に形成されており、且つ少なく
とも前記第２の半導体領域には窒素がドープされてお
り、且つ前記第２の半導体領域が前記半導体基板と前記
第１の半導体領域との合計の厚さよりも薄く形成されて
いるウエハを用意する工程と、前記ウエハの前記第２の
半導体領域側から前記第１の半導体領域と前記第２の半
導体領域との間のｐｎ接合よりも深くエッチングして分
断予定領域に溝を形成する工程と、前記ウエハの前記溝
が形成されている領域に第２の導電型の不純物を拡散し
て第２の導電型の第３の半導体領域を形成する工程と、
前記ウエハを前記溝で切断する工程とを有するＧａＰ半
導体発光素子の製造方法に係わるものである。
の本発明は、第１の導電型の化合物半導体からなる第１
の半導体領域と、前記第１の半導体領域よりも薄い厚さ
を有して前記第１の半導体領域に隣接配置された第２の
導電型の化合物半導体領域からなる第２の半導体領域
と、前記第１の半導体領域と前記第２の半導体領域との
間のｐｎ接合の周縁を覆うように形成された第２の導電
型の化合物半導体からなる第３の半導体領域とを備え、
前記第３の半導体領域と前記第１の半導体領域との間の
ｐｎ接合の露出部が前記第１、第２及び第３の半導体領
域を含んで形成された半導体チップの側面に位置し、且
つこのｐｎ接合の露出部と前記第２の半導体領域の表面
との距離が前記第１及び第２の半導体領域間のｐｎ接合
と前記第２の半導体領域の表面との距離よりも大きいこ
とを特徴とする半導体発光素子に係わるものである。な
お、本発明の第１の半導体領域は実施例の第１の半導体
領域１１又はこれと基板１０との組み合せ部分に対応す
る。上記目的を達成するための方法の発明は、第１の導
電型のＧａＰ半導体基板上に第１の導電型のＧａＰから
なる第１の半導体領域と第２の導電型のＧａＰからなる
第２の半導体領域が順次に形成されており、且つ少なく
とも前記第２の半導体領域には窒素がドープされてお
り、且つ前記第２の半導体領域が前記半導体基板と前記
第１の半導体領域との合計の厚さよりも薄く形成されて
いるウエハを用意する工程と、前記ウエハの前記第２の
半導体領域側から前記第１の半導体領域と前記第２の半
導体領域との間のｐｎ接合よりも深くエッチングして分
断予定領域に溝を形成する工程と、前記ウエハの前記溝
が形成されている領域に第２の導電型の不純物を拡散し
て第２の導電型の第３の半導体領域を形成する工程と、
前記ウエハを前記溝で切断する工程とを有するＧａＰ半
導体発光素子の製造方法に係わるものである。
【０００６】
【作用及び効果】本発明における第３の半導体領域はｐ
ｎ接合の露出部を第２の半導体領域から遠ざけるために
働きを有する。この結果、第２の半導体領域側を取付基
体に半田等の導電性接着剤で固着した時に、ｐｎ接合に
導電性接着剤が付着しにくくなる。 方法の発明に従っ
て溝を形成し、ここに第３の半導体領域を設ければ、ｐ
ｎ接合の露出部の移動を容易に達成することができる。
ｎ接合の露出部を第２の半導体領域から遠ざけるために
働きを有する。この結果、第２の半導体領域側を取付基
体に半田等の導電性接着剤で固着した時に、ｐｎ接合に
導電性接着剤が付着しにくくなる。 方法の発明に従っ
て溝を形成し、ここに第３の半導体領域を設ければ、ｐ
ｎ接合の露出部の移動を容易に達成することができる。
【０００７】
【実施例】次に、図４〜図８を参照して本発明の実施例
に係わる緑色ＧａＰ発光素子即ち緑色発光ダイオード
（ＬＥＤ）及びその製造方法を説明する。
に係わる緑色ＧａＰ発光素子即ち緑色発光ダイオード
（ＬＥＤ）及びその製造方法を説明する。
【０００８】まず、図４に示すように、ｎ型ＧａＰ（ガ
リウム・リン）半導体基板（以下、ｎ型基板と呼ぶ）１
０の上に液相エピタキシャル成長法でｎ型ＧａＰ半導体
領域からなる第１の半導体領域１１を形成し、更にこの
上にエピタキシャル成長法でｐ型ＧａＰ半導体領域から
なる第２の半導体領域１２を形成した半導体ウエハ１３
を用意する。なお、ｐｎ接合１４を形成する第１の半導
体領域１１には導電型決定不純物としてのＴｅ（テル
ル）の他に窒素がドープされ、第２の半導体領域１２に
は導電型決定不純物としてのＺｎ（亜鉛）の他に窒素が
ドープされている。また、第１及び第２の半導体領域１
１、１２の厚さは基板１０の厚さに比べて大幅に薄い。
リウム・リン）半導体基板（以下、ｎ型基板と呼ぶ）１
０の上に液相エピタキシャル成長法でｎ型ＧａＰ半導体
領域からなる第１の半導体領域１１を形成し、更にこの
上にエピタキシャル成長法でｐ型ＧａＰ半導体領域から
なる第２の半導体領域１２を形成した半導体ウエハ１３
を用意する。なお、ｐｎ接合１４を形成する第１の半導
体領域１１には導電型決定不純物としてのＴｅ（テル
ル）の他に窒素がドープされ、第２の半導体領域１２に
は導電型決定不純物としてのＺｎ（亜鉛）の他に窒素が
ドープされている。また、第１及び第２の半導体領域１
１、１２の厚さは基板１０の厚さに比べて大幅に薄い。
【０００９】次に、図５に示すようにウエハ１３のｐ型
の第２の半導体領域１２側の表面から選択的にエッチン
グを施して深さ約８０μｍのメサ型のエッチング溝１５
を形成する。この溝１５はウエハ１３を複数のダイオー
ドチップ領域１３ａ、１３ｂ、１３ｃの境界領域（分断
領域）に一致させて設ける。従って、各ダイオードチッ
プ領域１３ａ、１３ｂ、１３ｃは溝１５によって分離さ
れた島状領域である。溝１５の深さは、第２の半導体領
域１２よりも深く且つ基板１０の近傍に達する程度に形
成する。即ち、溝１５はｐｎ接合１４を横切るように形
成し、且つ基板１０によって各ダイオードチップ領域１
３ａ、１３ｂ、１３ｃの連結を維持することができる範
囲において出来るだけ深く形成する。なお、横方向エッ
チングによって溝１５の幅が大きくなることを制限する
ために二段階に分けてエッチングした。
の第２の半導体領域１２側の表面から選択的にエッチン
グを施して深さ約８０μｍのメサ型のエッチング溝１５
を形成する。この溝１５はウエハ１３を複数のダイオー
ドチップ領域１３ａ、１３ｂ、１３ｃの境界領域（分断
領域）に一致させて設ける。従って、各ダイオードチッ
プ領域１３ａ、１３ｂ、１３ｃは溝１５によって分離さ
れた島状領域である。溝１５の深さは、第２の半導体領
域１２よりも深く且つ基板１０の近傍に達する程度に形
成する。即ち、溝１５はｐｎ接合１４を横切るように形
成し、且つ基板１０によって各ダイオードチップ領域１
３ａ、１３ｂ、１３ｃの連結を維持することができる範
囲において出来るだけ深く形成する。なお、横方向エッ
チングによって溝１５の幅が大きくなることを制限する
ために二段階に分けてエッチングした。
【００１０】次に、溝１５を形成したウエハ１３を拡散
炉に入れ、Ｚｎ3 Ｐ2 を０．１〜０．４５mg／cc、Ｐ2
をＺｎ3 Ｐ2 に比べて少量導入し、６００〜８００℃、
１０〜１００時間の拡散処理を施して図６に示すｐ+ 型
ＧａＰ半導体領域からなる第３の半導体領域１６を形成
する。この拡散工程においてはＺｎ3 Ｐ2 の他にＰ2を
任意の量導入することで、ウエハ１３からのリン（Ｐ）
のアウトディフュージョンを抑制している。第３の半導
体領域１６は図５において溝１５に露出していた第１及
び第２の半導体領域１１、１２のｐｎ接合を覆うように
形成され、第３の半導体領域１６と第１の半導体領域１
１及び基板１０との間に新しいｐｎ接合１７が生じてい
る。なお、ウエハ１３の基板１０側の主面をマスクしな
いでＺｎを拡散した場合、基板１０にもＺｎが拡散され
る。この時には研摩又はエッチングによってこの反転層
を除去する。
炉に入れ、Ｚｎ3 Ｐ2 を０．１〜０．４５mg／cc、Ｐ2
をＺｎ3 Ｐ2 に比べて少量導入し、６００〜８００℃、
１０〜１００時間の拡散処理を施して図６に示すｐ+ 型
ＧａＰ半導体領域からなる第３の半導体領域１６を形成
する。この拡散工程においてはＺｎ3 Ｐ2 の他にＰ2を
任意の量導入することで、ウエハ１３からのリン（Ｐ）
のアウトディフュージョンを抑制している。第３の半導
体領域１６は図５において溝１５に露出していた第１及
び第２の半導体領域１１、１２のｐｎ接合を覆うように
形成され、第３の半導体領域１６と第１の半導体領域１
１及び基板１０との間に新しいｐｎ接合１７が生じてい
る。なお、ウエハ１３の基板１０側の主面をマスクしな
いでＺｎを拡散した場合、基板１０にもＺｎが拡散され
る。この時には研摩又はエッチングによってこの反転層
を除去する。
【００１１】次に、図７に示すようにウエハ１３の一方
の主面の第３の半導体領域１６にアノード電極１８を形
成し、他方の主面の基板１０にカソード電極１９を周知
の真空蒸着法で形成した後に、溝１５に示すラインＬで
ウエハ１３を切断し、個々の発光ダイオードチップを得
る。
の主面の第３の半導体領域１６にアノード電極１８を形
成し、他方の主面の基板１０にカソード電極１９を周知
の真空蒸着法で形成した後に、溝１５に示すラインＬで
ウエハ１３を切断し、個々の発光ダイオードチップを得
る。
【００１２】このようにして形成された発光ダイオード
チップは、図８に示すように金属台又は基板又は層から
なる導電性取付基体２０に半田（導電性接着剤）２１で
固着する。即ち、アノード電極１８を取付基体２０に固
着する。アノード電極１８が下側になると、発光素子が
逆メサ配置になり、メサ型エッチングの溝１５に基づく
傾斜側面２２にも半田２１が付着する。しかし、ｐ型の
第３の半導体領域１６を設けたために、第１及び第２の
半導体領域１１、１２間のｐｎ接合１４は傾斜側面２２
に露出せず、第３の半導体領域１６に基づくｐｎ接合１
７の露出部は取付基体２０に対してｐｎ接合１４よりも
高い位置にあり、ｐｎ接合１４の高さ位置以上に半田２
１が盛り上ってもｐｎ接合の短絡が生じない。
チップは、図８に示すように金属台又は基板又は層から
なる導電性取付基体２０に半田（導電性接着剤）２１で
固着する。即ち、アノード電極１８を取付基体２０に固
着する。アノード電極１８が下側になると、発光素子が
逆メサ配置になり、メサ型エッチングの溝１５に基づく
傾斜側面２２にも半田２１が付着する。しかし、ｐ型の
第３の半導体領域１６を設けたために、第１及び第２の
半導体領域１１、１２間のｐｎ接合１４は傾斜側面２２
に露出せず、第３の半導体領域１６に基づくｐｎ接合１
７の露出部は取付基体２０に対してｐｎ接合１４よりも
高い位置にあり、ｐｎ接合１４の高さ位置以上に半田２
１が盛り上ってもｐｎ接合の短絡が生じない。
【００１３】本実施例の発光素子のｐ型の第２の半導体
領域１２の厚さが図３の構造に比べて薄いので、図３の
構造で生じる吸収端作用による発光効率の低下が生じな
い。従って、アノード電極１８を下側にした構成である
にも拘らず、比較的大きな輝度を得ることができる。ま
た、図７のラインＬで分断したチップは、図８の逆メサ
配置に限らず、アノード電極１８を上側にした配置にす
ることもできる。即ち、ｐｎ接合１６の露出部がチップ
側面のほぼ中間に位置するので、アノード電極１８とカ
ソード電極１９とのいずれを下側にしても差し支えな
い。
領域１２の厚さが図３の構造に比べて薄いので、図３の
構造で生じる吸収端作用による発光効率の低下が生じな
い。従って、アノード電極１８を下側にした構成である
にも拘らず、比較的大きな輝度を得ることができる。ま
た、図７のラインＬで分断したチップは、図８の逆メサ
配置に限らず、アノード電極１８を上側にした配置にす
ることもできる。即ち、ｐｎ接合１６の露出部がチップ
側面のほぼ中間に位置するので、アノード電極１８とカ
ソード電極１９とのいずれを下側にしても差し支えな
い。
【００１４】
【別の実施例】次に、図９を参照して別の実施例に係わ
る発光素子を説明する。但し、図９において図８と共通
する部分には同一の符号を付してその説明を省略する。
この実施例ではｎ型基板１０の表面の周縁に沿って環状
にカソード電極１９が形成され、このカソード電極１９
の内側に基板１０が露出し、ウィンドウ領域１０ａが生
じている。カソード電極１９の１つの角部は幅広のリー
ド接続領域になっている。
る発光素子を説明する。但し、図９において図８と共通
する部分には同一の符号を付してその説明を省略する。
この実施例ではｎ型基板１０の表面の周縁に沿って環状
にカソード電極１９が形成され、このカソード電極１９
の内側に基板１０が露出し、ウィンドウ領域１０ａが生
じている。カソード電極１９の１つの角部は幅広のリー
ド接続領域になっている。
【００１５】一方、アノード電極１８はチップの上方か
ら透視的に見てウィンドウ領域１０ａの中に収まるよう
に第２の半導体領域１２の中央部に接触している。図９
の発光ダイオードでは選択拡散によって第３の半導体領
域１６が傾斜側面２２に対応する部分に形成されてお
り、第２の半導体領域１２の下面側には形成されていな
い。また、傾斜側面２２及び第２の半導体領域１２の下
面には絶縁膜２３が形成されている。この絶縁膜２３に
は図１１に示すように、第２の半導体領域１２の下面の
中心側領域に対応する部分に開口２３ａが形成されてい
る。アノード電極１８は、この絶縁膜２３の開口２３ａ
を通じて第２の半導体領域１２に接続され、また絶縁膜
２３の上にも形成されている。アノード電極１８はチッ
プ下面側の広い面積に形成されているので、取付基板２
０に対する半田２１による固着が強固になる。
ら透視的に見てウィンドウ領域１０ａの中に収まるよう
に第２の半導体領域１２の中央部に接触している。図９
の発光ダイオードでは選択拡散によって第３の半導体領
域１６が傾斜側面２２に対応する部分に形成されてお
り、第２の半導体領域１２の下面側には形成されていな
い。また、傾斜側面２２及び第２の半導体領域１２の下
面には絶縁膜２３が形成されている。この絶縁膜２３に
は図１１に示すように、第２の半導体領域１２の下面の
中心側領域に対応する部分に開口２３ａが形成されてい
る。アノード電極１８は、この絶縁膜２３の開口２３ａ
を通じて第２の半導体領域１２に接続され、また絶縁膜
２３の上にも形成されている。アノード電極１８はチッ
プ下面側の広い面積に形成されているので、取付基板２
０に対する半田２１による固着が強固になる。
【００１６】図９の発光ダイオードでは、第３の半導体
領域１６がアノード電極１８から離間しており、チャン
ネル電流が流れることが防止されている。また、図９の
発光ダイオードでは、図中点線で示す電流径路から明ら
かなように、ｐｎ接合１４の広い面積にわたって順方向
電流が流れ発光に寄与するキャリア再結合を豊富に生じ
させることができる。特に、ｐｎ接合１４の中心側は電
流が集中して流れるため、キャリア再結合による発光量
が大きい。図９の発光ダイオードでは、このｐｎ接合１
４の中心側領域の上方にウィンドウ領域１０ａが形成さ
れているため、この光をチップ外部に有効に取出すこと
ができる。
領域１６がアノード電極１８から離間しており、チャン
ネル電流が流れることが防止されている。また、図９の
発光ダイオードでは、図中点線で示す電流径路から明ら
かなように、ｐｎ接合１４の広い面積にわたって順方向
電流が流れ発光に寄与するキャリア再結合を豊富に生じ
させることができる。特に、ｐｎ接合１４の中心側は電
流が集中して流れるため、キャリア再結合による発光量
が大きい。図９の発光ダイオードでは、このｐｎ接合１
４の中心側領域の上方にウィンドウ領域１０ａが形成さ
れているため、この光をチップ外部に有効に取出すこと
ができる。
【００１７】図８の発光ダイオードと図９の発光ダイオ
ードとの相違点を更に詳しく次に述べる。図８に示す発
光ダイオードでは、アノード電極１８とカソード電極１
９との間にアノード電極１８側の電位を高くする電圧を
印加すると、アノード電極１８からカソード電極１９に
向って順方向電流が流れる。この順方向電流は、主とし
て、ｐｎ接合を介して第２の半導体領域１２を通る第１
の電流とｐｎ接合１７を介して第３の半導体領域を通る
第２の電流から成る。ここで、第２の電流は発光ダイオ
ードの電圧−電流特性上問題となるリーク電流である
し、第２の電流に基づいて生じるキャリア再結合は第１
の電流に基づいて生じるキャリア再結合に比べて発光に
寄与しない。従って、第２の電流は極力流れないことが
望ましい。図９の発光ダイオードによれば上記第２の電
流が防止される。もちろん、図９の発光ダイオードも、
図８の発光ダイオードと同様にｐｎ接合への半田２１の
付着を防止することができる。
ードとの相違点を更に詳しく次に述べる。図８に示す発
光ダイオードでは、アノード電極１８とカソード電極１
９との間にアノード電極１８側の電位を高くする電圧を
印加すると、アノード電極１８からカソード電極１９に
向って順方向電流が流れる。この順方向電流は、主とし
て、ｐｎ接合を介して第２の半導体領域１２を通る第１
の電流とｐｎ接合１７を介して第３の半導体領域を通る
第２の電流から成る。ここで、第２の電流は発光ダイオ
ードの電圧−電流特性上問題となるリーク電流である
し、第２の電流に基づいて生じるキャリア再結合は第１
の電流に基づいて生じるキャリア再結合に比べて発光に
寄与しない。従って、第２の電流は極力流れないことが
望ましい。図９の発光ダイオードによれば上記第２の電
流が防止される。もちろん、図９の発光ダイオードも、
図８の発光ダイオードと同様にｐｎ接合への半田２１の
付着を防止することができる。
【図１】従来の発光素子を示す断面図である。
【図２】従来の発光素子をアノードを下側に取付けた状
態を示す断面図である。
態を示す断面図である。
【図３】従来の厚いｐ型領域を有する発光素子を示す断
面図である。
面図である。
【図４】本発明の実施例に係わる緑色ＧａＰ発光素子を
製造するためのウエハを示す断面図である。
製造するためのウエハを示す断面図である。
【図５】ウエハに溝を形成した状態を示す断面図であ
る。
る。
【図６】第３の半導体領域を形成したウエハを示す断面
図である。
図である。
【図７】電極を形成したウエハを示す断面図である。
【図８】実施例に従う発光素子をアノード電極を下側に
して取付基体に接続した状態を示す断面図である。
して取付基体に接続した状態を示す断面図である。
【図９】別の実施例の発光ダイオ−ドの中央縦断面図で
ある。
ある。
【図１０】図９の発光ダイオ−ドの平面図である。
【図１１】図９の発光ダイオ−ドのアノ−ド電極を除い
た状態を示す底面図である。
た状態を示す底面図である。
１１ 第１の半導体領域 １２ 第２の半導体領域 １６ 第３の半導体領域 ２１ 半田
Claims (2)
- 【請求項１】 第１の導電型の化合物半導体からなる第
１の半導体領域と、 前記第１の半導体領域よりも薄い厚さを有して前記第１
の半導体領域に隣接配置された第２の導電型の化合物半
導体領域からなる第２の半導体領域と、 前記第１の半導体領域と前記第２の半導体領域との間の
ｐｎ接合の周縁を覆うように形成された第２の導電型の
化合物半導体からなる第３の半導体領域とを備え、前記
第３の半導体領域と前記第１の半導体領域との間のｐｎ
接合の露出部が前記第１、第２及び第３の半導体領域を
含んで形成された半導体チップの側面に位置し、且つこ
のｐｎ接合の露出部と前記第２の半導体領域の表面との
距離が前記第１及び第２の半導体領域間のｐｎ接合と前
記第２の半導体領域の表面との距離よりも大きいことを
特徴とする半導体発光素子。 - 【請求項２】 第１の導電型のＧａＰ半導体基板上に第
１の導電型のＧａＰからなる第１の半導体領域と第２の
導電型のＧａＰからなる第２の半導体領域が順次に形成
されており、且つ少なくとも前記第２の半導体領域には
窒素がドープされており、且つ前記第２の半導体領域が
前記半導体基板と前記第１の半導体領域との合計の厚さ
よりも薄く形成されているウエハを用意する工程と、 前記ウエハの前記第２の半導体領域側から前記第１の半
導体領域と前記第２の半導体領域との間のｐｎ接合より
も深くエッチングして分断予定領域に溝を形成する工程
と、 前記ウエハの前記溝が形成されている領域に第２の導電
型の不純物を拡散して第２の導電型の第３の半導体領域
を形成する工程と、 前記ウエハを前記溝で切断する工程とを有するＧａＰ半
導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052884A JP2827795B2 (ja) | 1992-02-17 | 1993-02-17 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-69198 | 1992-02-17 | ||
| JP6919892 | 1992-02-17 | ||
| JP5052884A JP2827795B2 (ja) | 1992-02-17 | 1993-02-17 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613654A true JPH0613654A (ja) | 1994-01-21 |
| JP2827795B2 JP2827795B2 (ja) | 1998-11-25 |
Family
ID=26393546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5052884A Expired - Lifetime JP2827795B2 (ja) | 1992-02-17 | 1993-02-17 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827795B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049152A3 (en) * | 2001-11-30 | 2004-02-26 | Intel Corp | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices |
| JP2005322922A (ja) * | 2004-04-30 | 2005-11-17 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス用半導体チップおよびその製造方法 |
| JP2009252998A (ja) * | 2008-04-07 | 2009-10-29 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
| CN105355752A (zh) * | 2015-10-27 | 2016-02-24 | 天津三安光电有限公司 | 一种发光二极管芯片结构、封装结构及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2858105A4 (en) | 2012-05-30 | 2016-05-18 | Olympus Corp | IMAGING DEVICE, SEMICONDUCTOR DEVICE AND IMAGING UNIT |
-
1993
- 1993-02-17 JP JP5052884A patent/JP2827795B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049152A3 (en) * | 2001-11-30 | 2004-02-26 | Intel Corp | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices |
| US6812548B2 (en) | 2001-11-30 | 2004-11-02 | Intel Corporation | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices |
| US7064014B2 (en) | 2001-11-30 | 2006-06-20 | Intel Corporation | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices |
| CN100334711C (zh) * | 2001-11-30 | 2007-08-29 | 英特尔公司 | 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化 |
| JP2005322922A (ja) * | 2004-04-30 | 2005-11-17 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス用半導体チップおよびその製造方法 |
| JP2009252998A (ja) * | 2008-04-07 | 2009-10-29 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
| CN105355752A (zh) * | 2015-10-27 | 2016-02-24 | 天津三安光电有限公司 | 一种发光二极管芯片结构、封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827795B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2927158B2 (ja) | 半導体発光素子 | |
| US7943406B2 (en) | LED fabrication via ion implant isolation | |
| US4966862A (en) | Method of production of light emitting diodes | |
| US6586773B2 (en) | Semiconductor light-emitting device | |
| US4755485A (en) | Method of making light-emitting diodes | |
| JP2003174196A (ja) | 発光ダイオードの構造及び製造方法 | |
| US4122486A (en) | Semiconductor light-emitting element | |
| US6222208B1 (en) | Light-emitting diode and light-emitting diode array | |
| JP2827795B2 (ja) | 半導体発光素子及びその製造方法 | |
| US4719497A (en) | High efficiency light-emitting diode | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20040113225A1 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| US6245588B1 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0779018A (ja) | 半導体発光素子 | |
| JP3905270B2 (ja) | 発光素子およびその製造方法 | |
| US4404580A (en) | Light activated semiconductor device | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JPH07254731A (ja) | 発光素子 | |
| CN217387195U (zh) | 一种倒装型microled芯片结构 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JPS5958877A (ja) | 半導体発光装置 | |
| JPH0666043U (ja) | 半導体発光素子 | |
| JPS6048915B2 (ja) | 注入型発光半導体装置およびその製造方法 | |
| JP2546097Y2 (ja) | 発光ダイオード |