JPH0613476A - 半導体パッケージ製造装置及び製造方法 - Google Patents
半導体パッケージ製造装置及び製造方法Info
- Publication number
- JPH0613476A JPH0613476A JP3202237A JP20223791A JPH0613476A JP H0613476 A JPH0613476 A JP H0613476A JP 3202237 A JP3202237 A JP 3202237A JP 20223791 A JP20223791 A JP 20223791A JP H0613476 A JPH0613476 A JP H0613476A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- stacks
- stack
- ceramic spacer
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000000919 ceramic Substances 0.000 claims abstract description 49
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 239000011888 foil Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims description 33
- 238000012546 transfer Methods 0.000 claims description 4
- 230000002950 deficient Effects 0.000 abstract description 17
- 238000013461 design Methods 0.000 abstract description 8
- 230000006835 compression Effects 0.000 description 12
- 238000007906 compression Methods 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003878 thermal aging Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/071—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】複数の半導体スタックを含む半導体装置の製造
と欠陥スタックの取外しを容易にし、半導体スタックの
熱管理を行うための構造を提供する。 【構成】複数の半導体スタック１３を含む半導体装置の
組立てを容易にするための、開口１９のアレイを有する
熱伝導性ハニカム・セラミック・スペーサ１１が提供さ
れる。セラミック・スペーサ１１内の開口１９の位置と
一致する隆起部を有するフォイルを備える低プロファイ
ルを用いて、スペーサ１１とスタック１３がフォイルと
別の導電性シートの間に挿入されたとき、半導体スタッ
ク１３との接触を行う。このフォイルの使用により、交
換用の予備スタックを含む装置内で欠陥スタックをｎ−
Ｘ設計規則に従って取り外しすることも可能になる。は
んだプリフォームをスタック上に設け、このはんだプリ
フォームをリフローさせることによって導電性シートの
フォイルへの接続を強化することもできる。
と欠陥スタックの取外しを容易にし、半導体スタックの
熱管理を行うための構造を提供する。 【構成】複数の半導体スタック１３を含む半導体装置の
組立てを容易にするための、開口１９のアレイを有する
熱伝導性ハニカム・セラミック・スペーサ１１が提供さ
れる。セラミック・スペーサ１１内の開口１９の位置と
一致する隆起部を有するフォイルを備える低プロファイ
ルを用いて、スペーサ１１とスタック１３がフォイルと
別の導電性シートの間に挿入されたとき、半導体スタッ
ク１３との接触を行う。このフォイルの使用により、交
換用の予備スタックを含む装置内で欠陥スタックをｎ−
Ｘ設計規則に従って取り外しすることも可能になる。は
んだプリフォームをスタック上に設け、このはんだプリ
フォームをリフローさせることによって導電性シートの
フォイルへの接続を強化することもできる。
Description
【０００１】
【産業上の利用分野】この発明は、一般的には半導体装
置の製造のための装置および方法に関し、詳細には、低
プロファイル金属セラミック金属（ＬＰＭＣＭ）パッケ
ージ中のマルチチップ・パワー半導体装置の構造および
製法に関するものである。
置の製造のための装置および方法に関し、詳細には、低
プロファイル金属セラミック金属（ＬＰＭＣＭ）パッケ
ージ中のマルチチップ・パワー半導体装置の構造および
製法に関するものである。
【０００２】
【従来技術】全世界での電子産業の成長により、多種多
様な半導体製品が必要となった。電子製品に使用する完
成した装置を製造するための、いわゆる半導体スタック
（以下単に「スタック」と称し、いかなる機能を必要と
するにかかわらず、製造または購入した半導体装置であ
って、接続、保護パッケージ、ヒート・シンクのないも
のをいう）の実装は、半導体工業できわめて重要となっ
ている。半導体装置のパッケージングの選定または設計
には、装置中に必要なスタックの数、スタックに適用す
る接続の数、パッケージを使用する予定の機器、放熱条
件などの考慮が含まれる。
様な半導体製品が必要となった。電子製品に使用する完
成した装置を製造するための、いわゆる半導体スタック
（以下単に「スタック」と称し、いかなる機能を必要と
するにかかわらず、製造または購入した半導体装置であ
って、接続、保護パッケージ、ヒート・シンクのないも
のをいう）の実装は、半導体工業できわめて重要となっ
ている。半導体装置のパッケージングの選定または設計
には、装置中に必要なスタックの数、スタックに適用す
る接続の数、パッケージを使用する予定の機器、放熱条
件などの考慮が含まれる。
【０００３】パワー半導体装置が必要な場合、一方では
装置の信頼性と仕様を改善する目的で単一のパッケージ
内に複数のスタックを配置することが、また他方では組
立を必要とする離散部品の数を最小にすることにより、
電子製品全体を経済的に構成することが行われている。
装置の信頼性と仕様を改善する目的で単一のパッケージ
内に複数のスタックを配置することが、また他方では組
立を必要とする離散部品の数を最小にすることにより、
電子製品全体を経済的に構成することが行われている。
【０００４】半導体メーカーにとっては、製造の歩留り
の問題も重要である。第１に、スタックの製造工程で
は、常にいくつかの不完全な、または機能しないスタッ
クができる。製造したスタックのうち、機能的に受け入
れられるものの百分率を歩留りという。単一の半導体装
置中に複数のこのようなスタックが含まれる場合は、製
造した装置の歩留りは、スタックの製造工程の歩留りよ
りはるかに低くなる。これは、装置内にわずか１個また
は少数の欠陥のあるスタックが含まれることにより、装
置全体が機能的に受け入れられなくなるためである。現
在の半導体技術の状況では、一般にスタック製造工程で
の歩留りがきわめて高く、スタックの設計が簡単で、比
較的低電流用の比較的少数の構成部品を含む場合は特に
そうであるので、装置の歩留りが低くなる問題は、最近
では単一の装置中で並列に接続される同一のスタックの
数が特に多い、パワー半導体装置の製造に限られる。し
かし、チップが複雑なためにスタック製造の歩留りが下
がる場合は、装置当たりのスタックの数が少くとも、装
置の歩留りが非常に低くなる。
の問題も重要である。第１に、スタックの製造工程で
は、常にいくつかの不完全な、または機能しないスタッ
クができる。製造したスタックのうち、機能的に受け入
れられるものの百分率を歩留りという。単一の半導体装
置中に複数のこのようなスタックが含まれる場合は、製
造した装置の歩留りは、スタックの製造工程の歩留りよ
りはるかに低くなる。これは、装置内にわずか１個また
は少数の欠陥のあるスタックが含まれることにより、装
置全体が機能的に受け入れられなくなるためである。現
在の半導体技術の状況では、一般にスタック製造工程で
の歩留りがきわめて高く、スタックの設計が簡単で、比
較的低電流用の比較的少数の構成部品を含む場合は特に
そうであるので、装置の歩留りが低くなる問題は、最近
では単一の装置中で並列に接続される同一のスタックの
数が特に多い、パワー半導体装置の製造に限られる。し
かし、チップが複雑なためにスタック製造の歩留りが下
がる場合は、装置当たりのスタックの数が少くとも、装
置の歩留りが非常に低くなる。
【０００５】装置製造の歩留りが低くなることを避ける
ため、（ｎ−ｘ）または（ｎー１）設計と称する考え方
がしばしば採用されてきた。これは、同様な種類の、同
様に接続されたｎ個のスタックを含む装置では、たとえ
製造中に欠陥のあるスタックを機能的に使用不能にする
か、あるいは回路から除去する必要があるとしても、ｘ
個（通常は１個）のスタックが欠陥となることになる
が、それは装置の性能仕様内である。（ｎ−ｘ）設計規
則の代替策または追加策として、装置内の欠陥のあるス
タックを交換するための手段を設けることも可能であ
る。そのような方法は、Ｊ．Ａ．ミラリア（J.A. Mirag
lia）およびＪ．Ｈ．スプリーン（J.H. Spreen）の、Ｉ
ＢＭテクニカル・ディスクロージャ・ブルテン、Ｖｏ
ｌ．２９、Ｎｏ．３、１９８６年８月、ｐｐ．１０７１
−１０７２所載の論文に示されている。
ため、（ｎ−ｘ）または（ｎー１）設計と称する考え方
がしばしば採用されてきた。これは、同様な種類の、同
様に接続されたｎ個のスタックを含む装置では、たとえ
製造中に欠陥のあるスタックを機能的に使用不能にする
か、あるいは回路から除去する必要があるとしても、ｘ
個（通常は１個）のスタックが欠陥となることになる
が、それは装置の性能仕様内である。（ｎ−ｘ）設計規
則の代替策または追加策として、装置内の欠陥のあるス
タックを交換するための手段を設けることも可能であ
る。そのような方法は、Ｊ．Ａ．ミラリア（J.A. Mirag
lia）およびＪ．Ｈ．スプリーン（J.H. Spreen）の、Ｉ
ＢＭテクニカル・ディスクロージャ・ブルテン、Ｖｏ
ｌ．２９、Ｎｏ．３、１９８６年８月、ｐｐ．１０７１
−１０７２所載の論文に示されている。
【０００６】しかし、パワー半導体装置中で比較的簡単
な設計のスタックを使用すると、多数のスタックや他の
部品を組み立てる費用が高くなり、上記のようにより少
数の装置を特定の製品中で組み立てる際に得られる効率
を打ち消す傾向がある。したがって、多数の半導体スタ
ックを含む半導体装置の製造を簡単にする必要がある。
な設計のスタックを使用すると、多数のスタックや他の
部品を組み立てる費用が高くなり、上記のようにより少
数の装置を特定の製品中で組み立てる際に得られる効率
を打ち消す傾向がある。したがって、多数の半導体スタ
ックを含む半導体装置の製造を簡単にする必要がある。
【０００７】多くの特殊用途の装置では、同一の半導体
装置中に並列に接続した多数のスタックを設けることに
加えて、半導体スタックを正確に配列する必要がある。
このような応用例には、粒子検出器、放射線センサ、マ
イクロ波受信アンテナなどがある。また、パワー装置が
小型化するにつれて、ますます重要になってきた、各ス
タックからの熱の放散と、マルチスタック装置全体への
熱の放散および分配に対処するために、スタックの配列
が重要になってきた。
装置中に並列に接続した多数のスタックを設けることに
加えて、半導体スタックを正確に配列する必要がある。
このような応用例には、粒子検出器、放射線センサ、マ
イクロ波受信アンテナなどがある。また、パワー装置が
小型化するにつれて、ますます重要になってきた、各ス
タックからの熱の放散と、マルチスタック装置全体への
熱の放散および分配に対処するために、スタックの配列
が重要になってきた。
【０００８】
【発明が解決しようとする課題】この発明の目的は、複
数の半導体スタックを含む半導体装置の製造を容易にす
る構造を提供することにある。
数の半導体スタックを含む半導体装置の製造を容易にす
る構造を提供することにある。
【０００９】この発明の他の目的は、複数の半導体スタ
ックを含む半導体装置の製造と、欠陥のある半導体スタ
ックの取外しを容易にする構造を提供することにある。
ックを含む半導体装置の製造と、欠陥のある半導体スタ
ックの取外しを容易にする構造を提供することにある。
【００１０】この発明の他の目的は、半導体装置内で半
導体スタックを正確に配列するための構造を提供するこ
とにある。
導体スタックを正確に配列するための構造を提供するこ
とにある。
【００１１】この発明の他の目的は、動作中に複数の半
導体スタックの熱管理を行うための構造を提供すること
にある。
導体スタックの熱管理を行うための構造を提供すること
にある。
【００１２】この発明の他の目的は、多数の半導体スタ
ックを利用する半導体装置の製造を容易にする製造法を
提供することにある。
ックを利用する半導体装置の製造を容易にする製造法を
提供することにある。
【００１３】この発明の他の目的は、スタック・アレイ
に電気的または物理的に接続された他の部品からの寄生
加熱等の他の熱源を、熱経路を形成し、他の熱源放熱を
はかることによって冷却することができる、十分な熱伝
導性を有するスタック・アレイ構造を提供することにあ
る。
に電気的または物理的に接続された他の部品からの寄生
加熱等の他の熱源を、熱経路を形成し、他の熱源放熱を
はかることによって冷却することができる、十分な熱伝
導性を有するスタック・アレイ構造を提供することにあ
る。
【００１４】
【課題を解決するための手段】この発明の１態様によれ
ば、スタックのアレイを画定する所定のパターンの開口
を有するセラミック・スペーサと、セラミック・スペー
サの上記の開口の少くともいくつかと一致する隆起部を
有する導電性フォイルとを含む、半導体スタックのアレ
イを有する装置が提供される。
ば、スタックのアレイを画定する所定のパターンの開口
を有するセラミック・スペーサと、セラミック・スペー
サの上記の開口の少くともいくつかと一致する隆起部を
有する導電性フォイルとを含む、半導体スタックのアレ
イを有する装置が提供される。
【００１５】この発明の他の態様によれば、半導体スタ
ックの上記の開口の少くともいくつかとほぼ同一空間に
広がる区域を有する共通導体プレートと、スタックのア
レイを画定する所定のパターンの開口を有するセラミッ
ク・スペーサと、セラミック・スペーサの開口の少くと
もいくつかと一致する隆起部を有する導電性フォイル
と、セラミック・スペーサの開口中にそれぞれ位置する
複数の半導体スタックとを有し、半導体スタックとセラ
ミック・スペーサが、共通導体プレートと導電性フォイ
ルとの間に挟まれる、半導体スタックのアレイを有する
半導体装置が提供される。
ックの上記の開口の少くともいくつかとほぼ同一空間に
広がる区域を有する共通導体プレートと、スタックのア
レイを画定する所定のパターンの開口を有するセラミッ
ク・スペーサと、セラミック・スペーサの開口の少くと
もいくつかと一致する隆起部を有する導電性フォイル
と、セラミック・スペーサの開口中にそれぞれ位置する
複数の半導体スタックとを有し、半導体スタックとセラ
ミック・スペーサが、共通導体プレートと導電性フォイ
ルとの間に挟まれる、半導体スタックのアレイを有する
半導体装置が提供される。
【００１６】この発明の他の態様によれば、各半導体ス
タックをセラミック・スペーサの開口内で位置決めする
工程と、セラミック・スペーサおよび半導体スタックの
少くとも一部分を、共通導体プレートと、セラミック・
スペーサの開口の少くともいくつかと一致する隆起部を
有する導電性フォイルとの間に挟む工程を含むことを特
徴とする、半導体装置を形成する方法が提供される。
タックをセラミック・スペーサの開口内で位置決めする
工程と、セラミック・スペーサおよび半導体スタックの
少くとも一部分を、共通導体プレートと、セラミック・
スペーサの開口の少くともいくつかと一致する隆起部を
有する導電性フォイルとの間に挟む工程を含むことを特
徴とする、半導体装置を形成する方法が提供される。
【００１７】
【実施例】図面、特に図１を参照すると、この発明の切
欠き部１０の斜視図が示されている。この断面図からわ
かるように、この発明に従って組み立てた装置は、半導
体スタック１３を位置決めする開口１９を備えた熱伝導
性セラミックのハニカム・スペーサ１１を含む。セラミ
ック・スペーサとスタックは、成形したフォイル１２と
共通導体プレート１４との間に挟まれている。さらに、
フォイルとの強力な機械的接触および外部との接続を行
うための導電性プレート１５を設けることもできる。共
通導体プレート１４は、装置への同様に強力な機械的接
続を行うための延長部を有することができる。機械的に
プレストレスを加えた装置の構造を確保するために、穴
１７および圧縮ファスナを設けることもできる。別法と
して、セラミック・スペーサの表面１１ａに粗い凹凸を
付け、あるいは成形後に粗くして、たとえばエポキシ樹
脂またはリフローさせたはんだペーストで装置の各層を
圧縮接着するのに適した表面とすることもできる。した
がって、この発明の構造は、気密シールにも圧縮シール
にも適している。
欠き部１０の斜視図が示されている。この断面図からわ
かるように、この発明に従って組み立てた装置は、半導
体スタック１３を位置決めする開口１９を備えた熱伝導
性セラミックのハニカム・スペーサ１１を含む。セラミ
ック・スペーサとスタックは、成形したフォイル１２と
共通導体プレート１４との間に挟まれている。さらに、
フォイルとの強力な機械的接触および外部との接続を行
うための導電性プレート１５を設けることもできる。共
通導体プレート１４は、装置への同様に強力な機械的接
続を行うための延長部を有することができる。機械的に
プレストレスを加えた装置の構造を確保するために、穴
１７および圧縮ファスナを設けることもできる。別法と
して、セラミック・スペーサの表面１１ａに粗い凹凸を
付け、あるいは成形後に粗くして、たとえばエポキシ樹
脂またはリフローさせたはんだペーストで装置の各層を
圧縮接着するのに適した表面とすることもできる。した
がって、この発明の構造は、気密シールにも圧縮シール
にも適している。
【００１８】図２にさらに詳細に示すように、成形した
フォイル部材１２には、セラミック・スペーサ中の開口
のパターンに対応するパターンの、ディンプルまたは他
の適当な形の隆起１２ａを設ける。またこれらの隆起部
には、下記に示すように、装置の製造中に発生するガス
圧を逃がし、はんだプリフォームを使用してスタックへ
の接続を強化すべき場合には、接着面積を増大させるた
めに、小穴１２ｂを設けることが好ましい。フォイルは
銅が好ましく、隆起ディンプルがその形状を保ち、開口
内のスタックに対してかなりのばね力を加えて、スタッ
クを共通導体プレート１４に対して押しつけるような厚
さとすべきである。フォイル内のディンプルの形状は、
熱応力を逃がす働きもする。また接続を強化し、接触抵
抗を減少させるために、必要ならフォイルを銀または金
等でメッキすることもできる。
フォイル部材１２には、セラミック・スペーサ中の開口
のパターンに対応するパターンの、ディンプルまたは他
の適当な形の隆起１２ａを設ける。またこれらの隆起部
には、下記に示すように、装置の製造中に発生するガス
圧を逃がし、はんだプリフォームを使用してスタックへ
の接続を強化すべき場合には、接着面積を増大させるた
めに、小穴１２ｂを設けることが好ましい。フォイルは
銅が好ましく、隆起ディンプルがその形状を保ち、開口
内のスタックに対してかなりのばね力を加えて、スタッ
クを共通導体プレート１４に対して押しつけるような厚
さとすべきである。フォイル内のディンプルの形状は、
熱応力を逃がす働きもする。また接続を強化し、接触抵
抗を減少させるために、必要ならフォイルを銀または金
等でメッキすることもできる。
【００１９】さらに図２に示すように、スタック自体
が、モリブデン等の材料の１つまたは複数の接点構造１
３ａ、１３ｂを含むことができる。あるいは、図１に示
すように、スタックは単に所要の半導体構造を形成した
シリコンのスラグであってもよい。スタックはまた、１
つまたは複数のはんだプリフォーム２０ａおよび２０ｂ
を有するものでもよく、これは図示したように分離した
ものでも、スタック上に形成したものでもよい。この発
明による半導体スタックは、比較的高い温度および熱サ
イクルにさらされる可能性があり、どちらによっても隆
起部のばね様機能が低下するので、このようなはんだプ
リフォームを使用し、装置の組み立て中にそれをリフロ
ーさせて、フォイルのみのばね接触よりもずっと熱によ
る老化を受けにくい、抵抗の低い機械的に確実な接触を
実現することが好ましい。
が、モリブデン等の材料の１つまたは複数の接点構造１
３ａ、１３ｂを含むことができる。あるいは、図１に示
すように、スタックは単に所要の半導体構造を形成した
シリコンのスラグであってもよい。スタックはまた、１
つまたは複数のはんだプリフォーム２０ａおよび２０ｂ
を有するものでもよく、これは図示したように分離した
ものでも、スタック上に形成したものでもよい。この発
明による半導体スタックは、比較的高い温度および熱サ
イクルにさらされる可能性があり、どちらによっても隆
起部のばね様機能が低下するので、このようなはんだプ
リフォームを使用し、装置の組み立て中にそれをリフロ
ーさせて、フォイルのみのばね接触よりもずっと熱によ
る老化を受けにくい、抵抗の低い機械的に確実な接触を
実現することが好ましい。
【００２０】図２の分解図を見ると分かるように、セラ
ミック・スペーサ中の開口は、下記に詳細に説明するよ
うに、装置の熱管理に資する所定のパターンに配列され
る。また開口自体が、後で図３Ａおよび３Ｂに関して説
明するように、欠陥のある装置の取外し中のフォイルの
加工を容易にする溝１８を有する。
ミック・スペーサ中の開口は、下記に詳細に説明するよ
うに、装置の熱管理に資する所定のパターンに配列され
る。また開口自体が、後で図３Ａおよび３Ｂに関して説
明するように、欠陥のある装置の取外し中のフォイルの
加工を容易にする溝１８を有する。
【００２１】図３Ａで、組立て後に装置を試験し、図示
したスタックに欠陥があることが判明したと仮定する。
欠陥は、通常はスタックの短絡または開路である。この
ような欠陥は、装置の両端に電流を双方向に流すことに
よって、欠陥のあるスタックがはっきりした熱応答を示
すことにより容易に検出することができる。液晶等の熱
に敏感な材料を使用すると、周知の方法による検査で、
欠陥のあるスタックを検出することができる。したがっ
て、欠陥のあるスタックの検出自体は、この発明の一部
を形成するものとは見なされない。
したスタックに欠陥があることが判明したと仮定する。
欠陥は、通常はスタックの短絡または開路である。この
ような欠陥は、装置の両端に電流を双方向に流すことに
よって、欠陥のあるスタックがはっきりした熱応答を示
すことにより容易に検出することができる。液晶等の熱
に敏感な材料を使用すると、周知の方法による検査で、
欠陥のあるスタックを検出することができる。したがっ
て、欠陥のあるスタックの検出自体は、この発明の一部
を形成するものとは見なされない。
【００２２】欠陥のあるスタックが検出されると、ダイ
等の適当なカッタを使用してまたは手動で切込み３１を
形成し、装置から取り外すことができる。いずれの場合
にも、溝１８はガイドとなり、セラミック・スペーサの
縁部の所できれいに切断できるようにする。フォイル中
の隆起ディンプルのばね様機能により、切断した後、切
断部３２がフォイル層１２の表面より上に持ち上がり、
適当な機械的手段または手で容易に取り外すことが可能
となり、はんだプリフォームを使用した場合は、その残
渣３３だけが残る。
等の適当なカッタを使用してまたは手動で切込み３１を
形成し、装置から取り外すことができる。いずれの場合
にも、溝１８はガイドとなり、セラミック・スペーサの
縁部の所できれいに切断できるようにする。フォイル中
の隆起ディンプルのばね様機能により、切断した後、切
断部３２がフォイル層１２の表面より上に持ち上がり、
適当な機械的手段または手で容易に取り外すことが可能
となり、はんだプリフォームを使用した場合は、その残
渣３３だけが残る。
【００２３】図４は、図１と同様の装置の完成品の断面
図である。この場合、スタック１３ｃに欠陥があること
が分かっており、上記のフォイル切断および除去操作が
済んでおり、装置の中央に図示した開口中にフォイルの
隆起部は見えない。フォイルの隆起部を残して置くこと
は可能であるが、材料を除去して切口を形成しないかぎ
り（たとえば鋸で切断）、フォイルの部分間の距離は短
く、装置が圧縮されるとさらに短くなるので、それは好
ましくない。その後、はんだのリフローまたはフォイル
の隆起部の機械的変形によって再び接続を確立すること
ができる。
図である。この場合、スタック１３ｃに欠陥があること
が分かっており、上記のフォイル切断および除去操作が
済んでおり、装置の中央に図示した開口中にフォイルの
隆起部は見えない。フォイルの隆起部を残して置くこと
は可能であるが、材料を除去して切口を形成しないかぎ
り（たとえば鋸で切断）、フォイルの部分間の距離は短
く、装置が圧縮されるとさらに短くなるので、それは好
ましくない。その後、はんだのリフローまたはフォイル
の隆起部の機械的変形によって再び接続を確立すること
ができる。
【００２４】上記の構造は、どんなスタックのアレイで
も同様に容易に実施できる。たとえば、図５は長方形構
造、図６は円形構造を示す。スタックの位置は、両図と
も１９で示す。必要があれば、組立て前または組立て中
に、スペーサ内に圧縮装置用の穴５１、６１を形成し
て、比較的均一に圧縮をし、熱伝達を改善することもで
きる。しかし、図６の円形の装置では、中央スタック１
９ａを省略して、位置６２でだけ圧縮を行うほうが有利
である。スタック位置１９の分離は、熱に関する設計の
問題であり、この開示を参照すれば当業者なら十分理解
できることである。この発明によれば、スタック内の熱
の流れは、各スタックの陽極および陰極の両方に向かっ
て生じることが認識されている。熱の流れは、スタック
とスタックを含む装置の向きによっても影響される。装
置の両側から装置を冷却する場合、セラミックの熱伝導
率は金属フォイルまたは共通電極の熱伝導率に比較して
低いので、速やかに比較的等温状態となり、熱が容易に
除去される。したがって、このような場合、スタックの
陽極または陰極を冷却するために、熱経路中に熱伝導性
セラミック・スペーサを直接使用する必要はない。
も同様に容易に実施できる。たとえば、図５は長方形構
造、図６は円形構造を示す。スタックの位置は、両図と
も１９で示す。必要があれば、組立て前または組立て中
に、スペーサ内に圧縮装置用の穴５１、６１を形成し
て、比較的均一に圧縮をし、熱伝達を改善することもで
きる。しかし、図６の円形の装置では、中央スタック１
９ａを省略して、位置６２でだけ圧縮を行うほうが有利
である。スタック位置１９の分離は、熱に関する設計の
問題であり、この開示を参照すれば当業者なら十分理解
できることである。この発明によれば、スタック内の熱
の流れは、各スタックの陽極および陰極の両方に向かっ
て生じることが認識されている。熱の流れは、スタック
とスタックを含む装置の向きによっても影響される。装
置の両側から装置を冷却する場合、セラミックの熱伝導
率は金属フォイルまたは共通電極の熱伝導率に比較して
低いので、速やかに比較的等温状態となり、熱が容易に
除去される。したがって、このような場合、スタックの
陽極または陰極を冷却するために、熱経路中に熱伝導性
セラミック・スペーサを直接使用する必要はない。
【００２５】しかし、他の電気的構造との組合せ等の物
理的要件のために、装置の片側からしか熱が除去できな
い場合、具体的には、後で図７に関して説明するこの発
明の第２の実施例では、セラミックが、アレイの冷却さ
れない側からの熱をアレイの冷却された側へ伝達する経
路となる。
理的要件のために、装置の片側からしか熱が除去できな
い場合、具体的には、後で図７に関して説明するこの発
明の第２の実施例では、セラミックが、アレイの冷却さ
れない側からの熱をアレイの冷却された側へ伝達する経
路となる。
【００２６】この発明による装置の熱設計は、すべての
スタックをほぼ同じ温度に維持することをも目的とす
る。これは、この温度等化が主として導体中の銅または
他の金属の関数であるにもかかわらず、半導体の伝熱特
性が温度によって著しく変化するためである。したがっ
て、通常、間隔をほぼ等しくし、開口の面積がセラミッ
クの残りの面積を超えないようにすることによって、温
度等化を適切に達成することができる。セラミック・ス
ペーサの開口面積と残りの面積との比は、セラミックの
熱伝導率、スペーサの厚さ、およびスタック中の熱放散
の非対称性を考慮して調整することが好ましい。
スタックをほぼ同じ温度に維持することをも目的とす
る。これは、この温度等化が主として導体中の銅または
他の金属の関数であるにもかかわらず、半導体の伝熱特
性が温度によって著しく変化するためである。したがっ
て、通常、間隔をほぼ等しくし、開口の面積がセラミッ
クの残りの面積を超えないようにすることによって、温
度等化を適切に達成することができる。セラミック・ス
ペーサの開口面積と残りの面積との比は、セラミックの
熱伝導率、スペーサの厚さ、およびスタック中の熱放散
の非対称性を考慮して調整することが好ましい。
【００２７】セラミック・スペーサとして好ましい材料
は、電気絶縁性があり、熱伝導が良好で、比較的安価な
アルミナである。窒化アルミニウム等、アルミナよりも
高価ではあるが熱伝導率がより高い材料も、この発明で
使用することが可能であり、この発明のいくつかの実施
態様ではその方が好ましい。スタック・アレイを、やは
り共通バスを介して装置に伝達される熱の発生源とな
る、変圧器等の他の電気装置、または図７の実施例の場
合のような他のスタック・アレイとともに形成する場合
の、この発明の実施を考えてみる。組合せ装置の冷却が
共通電極１４のみによる場合は、上述の窒化アルミニウ
ム等の熱伝導率の高いセラミックを使用すると、順に熱
源、装置のセラミック・スペーサ、およびヒート・シン
クを含む熱経路が形成され、これによりスタック・アレ
イを介して熱源から放熱を行うことが可能となる。
は、電気絶縁性があり、熱伝導が良好で、比較的安価な
アルミナである。窒化アルミニウム等、アルミナよりも
高価ではあるが熱伝導率がより高い材料も、この発明で
使用することが可能であり、この発明のいくつかの実施
態様ではその方が好ましい。スタック・アレイを、やは
り共通バスを介して装置に伝達される熱の発生源とな
る、変圧器等の他の電気装置、または図７の実施例の場
合のような他のスタック・アレイとともに形成する場合
の、この発明の実施を考えてみる。組合せ装置の冷却が
共通電極１４のみによる場合は、上述の窒化アルミニウ
ム等の熱伝導率の高いセラミックを使用すると、順に熱
源、装置のセラミック・スペーサ、およびヒート・シン
クを含む熱経路が形成され、これによりスタック・アレ
イを介して熱源から放熱を行うことが可能となる。
【００２８】図７は、この発明による装置の変形例を示
す。この実施例では、装置は多層装置として対称形の構
造をもつ。図のように、導電性圧縮プレート１５が、中
央共通陽極接点として使用され、共通導体プレート１４
が装置の外側に配置されている。この構成を反転して、
共通導体プレート１４で中央陰極接続を形成することも
できる。しかし、図の構成が、スタックからの熱の放散
を改善するには好ましいと思われる。中央部材は導電性
であるため、図１の１６などの圧縮部材の周囲に絶縁材
を設けなければならない。別法として、クリップ様の圧
縮装置７０を使用することもできる。いずれの場合に
も、圧縮装置は外部の導体間の接続のために使用するこ
とができる。
す。この実施例では、装置は多層装置として対称形の構
造をもつ。図のように、導電性圧縮プレート１５が、中
央共通陽極接点として使用され、共通導体プレート１４
が装置の外側に配置されている。この構成を反転して、
共通導体プレート１４で中央陰極接続を形成することも
できる。しかし、図の構成が、スタックからの熱の放散
を改善するには好ましいと思われる。中央部材は導電性
であるため、図１の１６などの圧縮部材の周囲に絶縁材
を設けなければならない。別法として、クリップ様の圧
縮装置７０を使用することもできる。いずれの場合に
も、圧縮装置は外部の導体間の接続のために使用するこ
とができる。
【００２９】図１の実施例でも図７の実施例でも、共通
導体１４は隆起部を有するフォイルとして形成すること
ができ、スタックは、スタックの方向が並列に接続した
スタックの間で一定に保たれるかぎり、どちら向きでも
よいことに留意されたい。しかし、スタックの熱経路特
性は、ある程度非対称の設計にする必要がある。また導
体１２、１４および１５は単一である必要はなく、その
全部または一部をストリップ８３、８４として、もしく
は必要に応じて、または有利と思われる他の幾何形状に
して装置に適用することができることにも留意された
い。ストリップの一部を制御電極として使用すると、ト
ランジスタ、シリコン制御整流器、サイリスタその他の
装置にも、ダイオード・スタックと同様に、装置の至る
所に、または直列電圧調整器をパワー整流器と共に組み
込むなどによって組み合わせて、この発明を容易に適用
することが可能となる。適切な電気接続を行うのに必要
であれば、追加の熱伝導性絶縁体を、導体１５とフォイ
ル１２の間の位置８５などの装置内の位置に、層として
設けることができる。導体１５とフォイル１２の両方ま
たはどちらか一方を、必要な接続を行うために望ましい
パターンにすることができる。最後に、図７の実施例で
は層中のスタックの位置が交互になっているため、特に
コンパクトな形で装置全体をうまく熱管理することが可
能となる。
導体１４は隆起部を有するフォイルとして形成すること
ができ、スタックは、スタックの方向が並列に接続した
スタックの間で一定に保たれるかぎり、どちら向きでも
よいことに留意されたい。しかし、スタックの熱経路特
性は、ある程度非対称の設計にする必要がある。また導
体１２、１４および１５は単一である必要はなく、その
全部または一部をストリップ８３、８４として、もしく
は必要に応じて、または有利と思われる他の幾何形状に
して装置に適用することができることにも留意された
い。ストリップの一部を制御電極として使用すると、ト
ランジスタ、シリコン制御整流器、サイリスタその他の
装置にも、ダイオード・スタックと同様に、装置の至る
所に、または直列電圧調整器をパワー整流器と共に組み
込むなどによって組み合わせて、この発明を容易に適用
することが可能となる。適切な電気接続を行うのに必要
であれば、追加の熱伝導性絶縁体を、導体１５とフォイ
ル１２の間の位置８５などの装置内の位置に、層として
設けることができる。導体１５とフォイル１２の両方ま
たはどちらか一方を、必要な接続を行うために望ましい
パターンにすることができる。最後に、図７の実施例で
は層中のスタックの位置が交互になっているため、特に
コンパクトな形で装置全体をうまく熱管理することが可
能となる。
【００３０】図８は、この交互のスタック位置の平面図
を示す。実線の円１９’は、ある層のスタックの位置を
示し、点線の円１９”は、別の層のスタックの位置を示
す。単一の高電力整流器を形成するためのスタックの相
対的な向きは、図の４象限の１つで＋またはｏで示す。
この点に関して、この発明による構成は、同一の装置内
にそれぞれ複数のスタックを有する、複数の装置の回路
を形成するのにも使用できる。図８に示すように、導体
を８１、８２、８３、８４で適切に分割し、スタックの
極性をそれに対応して反対にすると、ブリッジ整流器が
容易に製造できる。この場合、スタックの相対的な向き
は、図８の隣接する４つの象限に示すとおりである。そ
れぞれ各層の２つのスタックのグループを接続するため
に導体１５ａおよび１５ｂが設けられ、分割した共通電
極１４ａ、１４ｂ、および１４ｃ、１４ｄは、それぞれ
導体７０と同様にして接続する。もちろん、この発明に
よって経済的技術的に実現可能な所期の仕様の装置を形
成するのに必要であれば、ずっと多数のスタックを各象
限で使用することもできる。他の構造および回路構成も
同様に可能である。
を示す。実線の円１９’は、ある層のスタックの位置を
示し、点線の円１９”は、別の層のスタックの位置を示
す。単一の高電力整流器を形成するためのスタックの相
対的な向きは、図の４象限の１つで＋またはｏで示す。
この点に関して、この発明による構成は、同一の装置内
にそれぞれ複数のスタックを有する、複数の装置の回路
を形成するのにも使用できる。図８に示すように、導体
を８１、８２、８３、８４で適切に分割し、スタックの
極性をそれに対応して反対にすると、ブリッジ整流器が
容易に製造できる。この場合、スタックの相対的な向き
は、図８の隣接する４つの象限に示すとおりである。そ
れぞれ各層の２つのスタックのグループを接続するため
に導体１５ａおよび１５ｂが設けられ、分割した共通電
極１４ａ、１４ｂ、および１４ｃ、１４ｄは、それぞれ
導体７０と同様にして接続する。もちろん、この発明に
よって経済的技術的に実現可能な所期の仕様の装置を形
成するのに必要であれば、ずっと多数のスタックを各象
限で使用することもできる。他の構造および回路構成も
同様に可能である。
【００３１】この発明の構造は、スタックをハニカム・
スペーサ内、または共通導体上に置き、もしくは他の方
法で（たとえば絶縁性接着剤を用いて）取り付けた後、
スペーサと共通導体を組み立てることによって製造でき
る。この発明では、組立ての順序は重要ではなく、いく
つかの異なる組立て順序を実施することができる。次
に、フォイル部材をスペーサの上に置き、アセンブリを
約７ｋｇ／ｃｍ2の圧力で圧縮して気密シールを形成
し、圧縮プレート１５以外の全部品を接着または固定す
る。この時、はんだのリフローも行い、組立ておよび接
着工程の全体を、１工程で実施することができる。
スペーサ内、または共通導体上に置き、もしくは他の方
法で（たとえば絶縁性接着剤を用いて）取り付けた後、
スペーサと共通導体を組み立てることによって製造でき
る。この発明では、組立ての順序は重要ではなく、いく
つかの異なる組立て順序を実施することができる。次
に、フォイル部材をスペーサの上に置き、アセンブリを
約７ｋｇ／ｃｍ2の圧力で圧縮して気密シールを形成
し、圧縮プレート１５以外の全部品を接着または固定す
る。この時、はんだのリフローも行い、組立ておよび接
着工程の全体を、１工程で実施することができる。
【００３２】この時点で、装置は完成し、バーン・イン
および試験を行うことができる。欠陥のあるスタックを
検出し、上記のように回路から除去する。次に、圧縮プ
レートを定位置に接着または固定し、たとえばリード・
フレームによる外部接続、または溶接および最終カプセ
ル封じあるいはその両方を行う。
および試験を行うことができる。欠陥のあるスタックを
検出し、上記のように回路から除去する。次に、圧縮プ
レートを定位置に接着または固定し、たとえばリード・
フレームによる外部接続、または溶接および最終カプセ
ル封じあるいはその両方を行う。
【００３３】
【発明の効果】上記のように、複数の半導体スタックを
有する装置で組立てを経済的にし、かつ熱管理を良好に
すると共に、高性能の均一な装置または回路を高い歩留
りで製造するために各種の形態で都合よく実施できるよ
うにした構造が提供される。
有する装置で組立てを経済的にし、かつ熱管理を良好に
すると共に、高性能の均一な装置または回路を高い歩留
りで製造するために各種の形態で都合よく実施できるよ
うにした構造が提供される。
【図１】この発明による半導体構造の断面斜視図であ
る。
る。
【図２】図１の構造の、わかりやすいように一部分を省
略した分解図である。
略した分解図である。
【図３Ａ】欠陥のあるスタックを取り外すための好まし
い方法を示す、図１の構造の部分図である。
い方法を示す、図１の構造の部分図である。
【図３Ｂ】欠陥のあるスタックを取り外すための好まし
い方法を示す、図１の構造の部分図である。
い方法を示す、図１の構造の部分図である。
【図４】この発明の断面図である。
【図５】セラミック・スペーサのある実施例の平面図で
ある。
ある。
【図６】セラミック・スペーサの別の実施例の平面図で
ある。
ある。
【図７】この発明の多層変形例の斜視図である。
【図８】図７のセラミック・スペーサの部分平面図であ
る。
る。
１１ セラミック・スペーサ １２ フォイル １３ 半導体スタック １４ 共通導体プレート １９ 開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・ジョーゼフ・メネラ、ジュニ ア アメリカ合衆国12477、ニューヨーク州ソ ーガティーズ、チャーチランド・ロード 5203番地 (72)発明者 ハーマン・ポール・メイヤー アメリカ合衆国12471、ニューヨーク州リ フトン、ルート213、ピー・オー・ボック ス164号
Claims (22)
- 【請求項１】半導体スタックのアレイを提供するための
装置において、 上記のスタックのアレイを画定する所定のパターンの開
口を有するセラミック・スペーサと、 上記のセラミック・スペーサの上記の開口の少くともい
くつかと一致する隆起部を有する導電性フォイルとを備
える装置。 - 【請求項２】さらに、上記の半導体スタックの、上記の
開口の少くともいくつかとほぼ同一空間に広がる区域を
有する共通導体プレートを含む、請求項１の装置。 - 【請求項３】上記の開口が、上記の半導体スタックの個
々のスタックの位置を画定することを特徴とする、請求
項１の装置。 - 【請求項４】上記の開口が、上記の半導体スタックの個
々のスタックの位置を画定することを特徴とする、請求
項２の装置。 - 【請求項５】さらに、上記の複数の半導体スタックが、
それぞれ上記のセラミック・スペーサの上記の開口内に
位置する、請求項３の装置。 - 【請求項６】さらに、複数の上記の半導体スタックが、
それぞれ上記のセラミック・スペーサの上記の開口内に
位置する、請求項４の装置。 - 【請求項７】上記の半導体スタックと上記のセラミック
・スペーサが、上記の共通導体プレートと上記の導電性
フォイルの間に挟まれ、上記の導電性フォイルの隆起部
が、対応する上記の半導体スタックを押して、上記の共
通導体プレートに接触させることを特徴とする、請求項
６の装置。 - 【請求項８】上記の共通導体プレートと上記の導電性フ
ォイルのうちの少くとも一方が、上記のセラミック・ス
ペーサに接着されていることを特徴とする、請求項７の
装置。 - 【請求項９】上記の半導体スタックの少くとも１つが、
少くとも１つのはんだプリフォームを有することを特徴
とする、請求項７の装置。 - 【請求項１０】上記のはんだプリフォームが、上記の半
導体スタックと、上記の導体プレートおよび上記の導電
性フォイルのうちの少くとも一方との間で接続を形成す
ることを特徴とする、請求項９の装置。 - 【請求項１１】半導体スタックのアレイを有する半導体
装置において、 上記の半導体スタックの上記アレイの少くとも一部分と
ほぼ同一空間に広がる区域を有する共通導体プレート
と、 上記のスタックのアレイを画定する所定のパターンの開
口を有するセラミック・スペーサと、 上記のセラミック・スペーサの上記の開口の少くともい
くつかと一致する隆起部を有する導電性フォイルと、 上記のセラミック・スペーサの上記の開口内にそれぞれ
位置する複数の半導体スタックとを有し、 上記の半導体スタックと上記のセラミック・スペーサ
が、上記の共通導体プレートと上記の導電性フォイルの
間に挟まれることを特徴とする、半導体装置。 - 【請求項１２】上記の共通導体プレートが、上記のセラ
ミック・スペーサの上記の開口の少くともいくつかと一
致する隆起部を有する導電性フォイルを備えることを特
徴とする、請求項１１の半導体装置。 - 【請求項１３】上記の半導体スタックの少くとも１つ
が、少くとも１つのはんだプリフォームを有することを
特徴とする、請求項１１の半導体装置。 - 【請求項１４】さらに、上記のスタックのアレイを画定
する所定のパターンの開口を有する、少くとももう１つ
のセラミック・スペーサと、 上記のセラミック・スペーサの上記の開口の少くともい
くつかと一致する隆起部を有する、少くとももう１つの
導電性フォイルと、 上記の少くとももう１つのセラミック・スペーサの上記
の開口内にそれぞれ位置する、複数の半導体スタックと
を含む、請求項１１の半導体装置。 - 【請求項１５】さらに、上記の半導体スタックの上記の
アレイの少くとも一部分とほぼ同一空間に広がる区域を
有する、少くとももう１つの共通導体プレートを含む、
請求項１４の半導体装置。 - 【請求項１６】さらに、上記の導電性フォイルのうちか
ら選択されたフォイル、上記のもう１つの導電性フォイ
ル、上記の共通導電性プレート、および上記のもう１つ
の共通導電性プレートの間に、少くとも１つの電気的接
続を含む、請求項１５の半導体装置。 - 【請求項１７】上記の半導体スタックの少くとも１つ
が、上記の半導体スタックと、上記の導体プレートおよ
び上記の導電性フォイルのうちの少くとも一方との間に
接続を形成するために、少くとも１つのはんだプリフォ
ーム手段を含むことを特徴とする、請求項１１の装置。 - 【請求項１８】上記の半導体スタックの少くとも１つ
が、上記の半導体スタックと、上記の導体プレートおよ
び上記の導電性フォイルのうちの少くとも一方との間に
接続を形成するために、少くとも１つのはんだプリフォ
ーム手段を含むことを特徴とする、請求項１６の装置。 - 【請求項１９】各半導体スタックをセラミック・スペー
サの開口内に置く工程と、 上記のセラミック・スペーサおよび上記の半導体スタッ
クの少くとも一部分を、共通導体プレートと、上記のセ
ラミック・スペーサの上記の開口の少くともいくつかと
一致する隆起部を有する導電性フォイルとの間に挟む工
程とを含む、半導体装置を形成する方法。 - 【請求項２０】上記の半導体スタックの少くとも１つが
はんだプリフォームを含み、 上記のはんだプリフォームをリフローさせて、上記の半
導体スタックと、上記の導体プレートおよび上記の導電
性フォイルのうちの少くとも一方との間に接続を形成す
る工程を含むことを特徴とする、 請求項１９の方法。 - 【請求項２１】少くとも１つの熱源と、 熱伝導性のセラミック素子をその中に有する電子回路装
置と、 ヒート・シンクとをこの順序で含み、 上記の熱源からの熱を、上記の電子回路装置の上記のセ
ラミック素子を介して上記ヒート・シンクに伝達する、
熱経路。 - 【請求項２２】少くとも１つの熱源と、 熱伝導性のセラミック素子をその中に有する電子回路装
置と、 ヒート・シンクとをこの順序で含まれる熱経路を形成す
る工程と、 上記のヒート・シンクから熱を除去する工程とを含む、 熱源から熱を除去する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57441590A | 1990-08-28 | 1990-08-28 | |
| US574415 | 1990-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613476A true JPH0613476A (ja) | 1994-01-21 |
| JPH0750751B2 JPH0750751B2 (ja) | 1995-05-31 |
Family
ID=24296027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202237A Expired - Lifetime JPH0750751B2 (ja) | 1990-08-28 | 1991-07-18 | 半導体スタックの実装装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5446314A (ja) |
| EP (1) | EP0473260B1 (ja) |
| JP (1) | JPH0750751B2 (ja) |
| CA (1) | CA2045945C (ja) |
| DE (1) | DE69115799T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019050030A1 (ja) * | 2017-09-11 | 2019-03-14 | 横浜ゴム株式会社 | 空気入りタイヤ及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0171921B1 (ko) * | 1993-09-13 | 1999-03-30 | 모리시타 요이찌 | 전자부품과 그 제조방법 |
| KR100214560B1 (ko) * | 1997-03-05 | 1999-08-02 | 구본준 | 반도체 멀티칩 모듈 |
| JPH11330283A (ja) | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
| JP4198904B2 (ja) * | 2001-06-11 | 2008-12-17 | 富士通株式会社 | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 |
| US7042398B2 (en) * | 2004-06-23 | 2006-05-09 | Industrial Technology Research Institute | Apparatus of antenna with heat slug and its fabricating process |
| DE102005047106B4 (de) | 2005-09-30 | 2009-07-23 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zur Herstellung |
| US8969733B1 (en) | 2013-09-30 | 2015-03-03 | Anaren, Inc. | High power RF circuit |
| US9799720B2 (en) | 2014-09-12 | 2017-10-24 | International Business Machines Corporation | Inductor heat dissipation in an integrated circuit |
| WO2020081448A1 (en) * | 2018-10-15 | 2020-04-23 | Semtech Corporation | Semiconductor package for providing mechanical isolation of assembled diodes |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2786167A (en) * | 1957-03-19 | esseling | ||
| US2791731A (en) * | 1957-05-07 | Metal rectifier assemblies | ||
| GB883862A (en) * | 1958-05-29 | 1961-12-06 | Ass Elect Ind | Improvements relating to semi-conductor rectifiers |
| US3231794A (en) * | 1961-06-05 | 1966-01-25 | Int Rectifier Corp | Thermal coupling of parallel connected semiconductor elements |
| US3266125A (en) * | 1962-11-13 | 1966-08-16 | Douglas Aircraft Co Inc | Method for making electrical circuit modules |
| US3476985A (en) * | 1965-12-15 | 1969-11-04 | Licentia Gmbh | Semiconductor rectifier unit |
| US3388302A (en) * | 1966-12-30 | 1968-06-11 | Coors Porcelain Co | Ceramic housing for semiconductor components |
| DE2533692C3 (de) * | 1975-07-28 | 1979-01-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Gleichrichterbrücke |
| US4021839A (en) * | 1975-10-16 | 1977-05-03 | Rca Corporation | Diode package |
| DE2728313A1 (de) * | 1977-06-23 | 1979-01-04 | Siemens Ag | Halbleiterbauelement |
| DE3235650A1 (de) * | 1982-09-27 | 1984-03-29 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Informationskarte und verfahren zu ihrer herstellung |
| IT1212708B (it) * | 1983-02-28 | 1989-11-30 | Ates Componenti Elettron | Dispositivo di potenza a semiconduttore costituito da una molteplicita' di elementi attivi uguali collegati in parallelo. |
| US4554574A (en) * | 1983-08-04 | 1985-11-19 | Associated Equipment Corporation | Rectifier assembly for parallel connection of diodes |
| JPS6060172U (ja) * | 1983-09-13 | 1985-04-26 | 本田技研工業株式会社 | 整流器付トランス装置 |
| US4583005A (en) * | 1984-07-23 | 1986-04-15 | Sundstrand Corporation | Solid state switch assembly |
| US4613892A (en) * | 1985-02-19 | 1986-09-23 | Sundstrand Corporation | Laminated semiconductor assembly |
-
1991
- 1991-06-26 EP EP91305762A patent/EP0473260B1/en not_active Expired - Lifetime
- 1991-06-26 DE DE69115799T patent/DE69115799T2/de not_active Expired - Fee Related
- 1991-06-28 CA CA002045945A patent/CA2045945C/en not_active Expired - Fee Related
- 1991-07-18 JP JP3202237A patent/JPH0750751B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-09 US US08/157,721 patent/US5446314A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019050030A1 (ja) * | 2017-09-11 | 2019-03-14 | 横浜ゴム株式会社 | 空気入りタイヤ及びその製造方法 |
| US11534944B2 (en) | 2017-09-11 | 2022-12-27 | The Yokohama Rubber Co., Ltd. | Pneumatic tire and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2045945C (en) | 1996-07-23 |
| US5446314A (en) | 1995-08-29 |
| CA2045945A1 (en) | 1992-03-01 |
| DE69115799D1 (de) | 1996-02-08 |
| EP0473260A1 (en) | 1992-03-04 |
| JPH0750751B2 (ja) | 1995-05-31 |
| EP0473260B1 (en) | 1995-12-27 |
| DE69115799T2 (de) | 1996-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8680666B2 (en) | Bond wireless power module with double-sided single device cooling and immersion bath cooling | |
| US7619302B2 (en) | Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules | |
| US6232151B1 (en) | Power electronic module packaging | |
| US7911792B2 (en) | Direct dipping cooled power module and packaging | |
| US5155579A (en) | Molded heat sink for integrated circuit package | |
| US5488256A (en) | Semiconductor device with interconnect substrates | |
| US5254500A (en) | Method for making an integrally molded semiconductor device heat sink | |
| US20240079384A1 (en) | Semiconductor package and semiconductor device | |
| JPH11289023A (ja) | 半導体装置及びその製造方法 | |
| JPH0613476A (ja) | 半導体パッケージ製造装置及び製造方法 | |
| JP2000174180A (ja) | 半導体装置 | |
| KR20180138466A (ko) | 전력반도체 모듈의 제조방법 | |
| EP1696484B1 (en) | Process for assembling a double-sided circuit component | |
| US5874774A (en) | Flat package semiconductor device | |
| US11646249B2 (en) | Dual-side cooling semiconductor packages and related methods | |
| US20130043579A1 (en) | Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules | |
| CN111354710B (zh) | 半导体装置及其制造方法 | |
| JPH02201949A (ja) | 半導体装置 | |
| US20240213106A1 (en) | Semiconductor device | |
| US3375415A (en) | High current rectifier | |
| US11056420B2 (en) | Pressing-type semiconductor power device package | |
| CN115023791A (zh) | 半导体芯片封装件和组装方法 | |
| JP7520273B1 (ja) | パワーモジュール | |
| JPS6074461A (ja) | 半導体装置 | |
| JP3346901B2 (ja) | 半導体装置 |