JPH0612778B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0612778B2 JPH0612778B2 JP23620886A JP23620886A JPH0612778B2 JP H0612778 B2 JPH0612778 B2 JP H0612778B2 JP 23620886 A JP23620886 A JP 23620886A JP 23620886 A JP23620886 A JP 23620886A JP H0612778 B2 JPH0612778 B2 JP H0612778B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- semiconductor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速動作が可能な半導体装置に関するものであ
る。The present invention relates to a semiconductor device capable of high speed operation.
高速動作が可能と考えられている能動半導体装置の1つ
の広い禁止帯幅のエミッタ(WGE)を有するヘテロ接
合・バイポーラ・トラジスタ(HBT)がある。例え
ば、アスベック(Asbeck)らによりインターナショナル
・エレクトロン・デバイス・ミーティング(IEDM,
テクニカル・ダイジェスト,629ページ,1981年)にお
いて、HBTの試作が報告されている。このデバイス
は、 (1)エミッタ注入効率を劣化させることなくベース抵
抗を大幅に低減しベース幅を狭くし得る、 (2)エミッタ領域の不純濃度を低減し得るためエミッ
タ・ベース間容量を小さくできる、 という利点を有するため、ホモ接合だけからなる通常の
バイポーラトラジスタ以上に高速動作に適している。There is one heterojunction bipolar transistor (HBT) with a wide bandgap emitter (WGE) in active semiconductor devices that is believed to be capable of high speed operation. For example, Asbeck et al. International Electron Device Meeting (IEDM,
Technical digest, p. 629, 1981), a prototype of HBT is reported. This device (1) can significantly reduce the base resistance and narrow the base width without deteriorating the emitter injection efficiency, and (2) can reduce the impurity concentration in the emitter region, thereby reducing the emitter-base capacitance. Since it has the advantage of, it is more suitable for high-speed operation than an ordinary bipolar transistor consisting of a homojunction.
第6図に従来構造のバイポーラ・トラジスタの模式的断
面図を示す。第6図において、1は半導体基板、2は一
導電型を有し第1の半導体からなるコレクタ層、3はコ
レクタ層と異なる導電型を有し第1の半導体からなるベ
ース層、4はコレクタ層2と同一導電型を有しコレクタ
層2およびベース層3より禁止帯幅が広い第2の半導体
からなるエミッタ層、5は基板1およびコレクタ層2と
オーミック接触を形成するコレクタ電極、6はベース層
3とオーミック接触を形成するベース電極、7はエミッ
タ層4とオーミック接触を形成するエミッタ電極であ
る。FIG. 6 shows a schematic cross-sectional view of a bipolar transistor having a conventional structure. In FIG. 6, 1 is a semiconductor substrate, 2 is a collector layer made of a first semiconductor having one conductivity type, 3 is a base layer made of a first semiconductor having a conductivity type different from that of the collector layer, and 4 is a collector. An emitter layer 5 made of a second semiconductor having the same conductivity type as that of the layer 2 and having a wider band gap than the collector layer 2 and the base layer 3 is a collector electrode which forms ohmic contact with the substrate 1 and the collector layer 2, and 6 is Reference numeral 7 is a base electrode forming an ohmic contact with the base layer 3, and reference numeral 7 is an emitter electrode forming an ohmic contact with the emitter layer 4.
この従来構造の動作を、半導体基板1としてドナー濃度
が1×1018cm-3程度のn+−GaAs、コレクタ層2と
してドナー濃度が1×1016cm-3程度のn-−GaAs、
ベース層3としてアクセプタ濃度が1×1019cm-3程度の
p+−GaAs、エミッタ層4としてドナー濃度が5×1
017cm-3程度のn−Al0.2Ga0.8Asを用い、このバ
ンド構造を示す第7図を用いて説明する。The operation of this conventional structure is performed by using the semiconductor substrate 1 as n + -GaAs having a donor concentration of about 1 × 10 18 cm −3 and the collector layer 2 as n − -GaAs having a donor concentration of about 1 × 10 16 cm −3 .
The base layer 3 is p + -GaAs having an acceptor concentration of about 1 × 10 19 cm −3 , and the emitter layer 4 is a donor concentration of 5 × 1.
An explanation will be given with reference to FIG. 7 showing this band structure using n-Al 0.2 Ga 0.8 As of about 17 cm −3 .
第7図は第6図のエミッタ層4,ベース層3,コレクタ
層2にわたる模式的なバンド構造を示したものである。
第7図においてE cは伝導帯端、Ev は充満帯端、Ef
はフェルミ準位、Vebはエミッタ・ベース間の電圧、V
bcはベース・コレクタ間の電圧である。FIG. 7 shows a schematic band structure extending over the emitter layer 4, the base layer 3 and the collector layer 2 of FIG.
In FIG. 7, E c is the conduction band edge, Ev is the full band edge, and E f
Is the Fermi level, Veb is the voltage between the emitter and base, V
bc is the base-collector voltage.
エミッタ・ベース間にはVebの順方向バイアスをし、ベ
ース・コレクタ間にはVbcの逆方向バイアスをすると、
エミッタからベースへ電子が拡散により注入され、この
電子の大部分はベース層を拡散でコレクタ側へ移動し、
ベース・コレクタ間の空乏層における強い電界で加速さ
れてコレクタに達する。エミッタからベースへの電子の
注入量はVebにより変化するため、コレクタ電流がベー
ス電圧により制御される。通常のホモ接合のみを有する
バイポーラ・トランジスタでは、エミッタからベースに
電子を注入する際、ベースからエミッタへ正孔が注入さ
れるため、エミッタ注入効率(エミッタ電流のうちの電
子電流の割合)が低下する。しかし、HBTではエミッ
タとベースとの間にAl0.2Ga0.8As/GaAsヘテ
ロ界面が存在するため、ベース側からエミッタ側を見る
と正孔に対し100meV程度の障壁が存在し、ベースか
らエミッタへの正孔の注入は制御される。従って、エミ
ッタ注入効率を低下させることなくベースの正孔濃度を
高めてエミッタ電子濃度をある程度低く抑えることがで
きる。その結果、ベース抵抗が小さく、エミッタ・ベー
ス間容量が小さく、ベース幅が狭い高速動作に適した構
造にすることができる。When a forward bias of Veb is applied between the emitter and the base and a reverse bias of Vbc is applied between the base and the collector,
Electrons are injected from the emitter to the base by diffusion, and most of the electrons move to the collector side by diffusion in the base layer,
It reaches the collector by being accelerated by a strong electric field in the depletion layer between the base and the collector. Since the amount of electrons injected from the emitter to the base changes with Veb, the collector current is controlled by the base voltage. In a bipolar transistor that has only a normal homojunction, when injecting electrons from the emitter to the base, holes are injected from the base to the emitter, so the emitter injection efficiency (the ratio of the electron current to the emitter current) decreases. To do. However, in the HBT, since there is an Al 0.2 Ga 0.8 As / GaAs hetero interface between the emitter and the base, there is a barrier of about 100 meV for holes when looking at the emitter side from the base side, and there is a barrier from the base to the emitter. The injection of holes is controlled. Therefore, the hole concentration of the base can be increased and the emitter electron concentration can be suppressed to some extent low without lowering the emitter injection efficiency. As a result, the base resistance is small, the emitter-base capacitance is small, and the base width is narrow, so that the structure suitable for high-speed operation can be obtained.
しかし、従来のHBTでは前述の利点を有しているのに
かかわらず、まだ高速化を阻害する要素を含でいるた
め、十分な高速化は達成されていない。However, although the conventional HBT has the above-mentioned advantages, sufficient speedup has not been achieved because it still includes elements that impede speedup.
高速化を阻害する要素の1つに、ベースの構造によるも
のがある。高濃度の不純物を含有している結果、不純物
散乱による少数キャリア移動速度の低下や、再結合中心
の増加による少数キャリアライフタイムの減少を招いて
いる。また、ベース内を少数キャリアは拡散で移動する
ため、温度の低下と共にベース走行時間が増大し、低温
における動作速度は遅い。One of the factors that impedes speeding up is the structure of the base. As a result of containing a high concentration of impurities, the migration rate of minority carriers decreases due to impurity scattering, and the lifetime of minority carriers decreases due to an increase in recombination centers. In addition, since minority carriers move in the base by diffusion, the base transit time increases as the temperature decreases, and the operating speed at low temperatures is slow.
本発明の目的は、従来のHBTの欠点を除去し、超高速
動作が可能な半導体装置を提供することにある。An object of the present invention is to eliminate the drawbacks of the conventional HBT and provide a semiconductor device capable of operating at an ultrahigh speed.
本発明の半導体装置は、一導電型を有する半導体からな
るコレクタ層と、このコレクタ層と異なる導電型を有す
る半導体からなるベース層と、前記コレクタ層と同一導
電型を有し前記ベース層よりも禁止帯幅の大きな半導体
からなるエミッタ層を有する構造において、ベース層と
エミッタ層の間に不純物を含有せずエミッタ層からのキ
ャリアがベース層へトンネル効果で抜けられない厚さを
有しエミッタ層よりも禁止帯幅の広い半導体からなるエ
ミッタバリア層を具備することを特徴としている。A semiconductor device of the present invention has a collector layer made of a semiconductor having one conductivity type, a base layer made of a semiconductor having a conductivity type different from that of the collector layer, and a collector layer having the same conductivity type as that of the collector layer. In a structure having an emitter layer made of a semiconductor having a large band gap, the emitter layer has a thickness that does not contain impurities between the base layer and the emitter layer and carriers from the emitter layer cannot escape to the base layer by a tunnel effect. It is characterized by including an emitter barrier layer made of a semiconductor having a wider bandgap than that of the semiconductor.
このとき、エミッタ層がn型半導体である場合は、エミ
ッタバリア層の伝導帯端エネルギーがベース層の伝導帯
端エネルギーよりも高く、エミッタ層がp型半導体であ
る場合は、エミッタ層の充填帯端エネルギーがベース層
の充填帯端エネルギーよりも低くなっている。At this time, when the emitter layer is an n-type semiconductor, the conduction band edge energy of the emitter barrier layer is higher than the conduction band edge energy of the base layer, and when the emitter layer is a p-type semiconductor, the filling band of the emitter layer. The edge energy is lower than the filling band edge energy of the base layer.
本発明の半導体装置においては、エミッタ層からエミッ
タバリア層を経てベース層に注入される少数キャリア
は、エミッタバリア層とベース層とのバンド不連続によ
り加速されて高いエネルギーを持ち、高速でベース層を
通過するため、超高速動作が可能となる。In the semiconductor device of the present invention, the minority carriers injected from the emitter layer into the base layer through the emitter barrier layer are accelerated due to band discontinuity between the emitter barrier layer and the base layer and have high energy. Therefore, ultra high speed operation is possible.
以下、本発明について実施例を示す図面を参照して詳細
に説明する。Hereinafter, the present invention will be described in detail with reference to the drawings illustrating an embodiment.
第1図は本発明の第1の実施例を示す模式的断面図であ
る。第1図において第6図と同じ番号のものは第6図と
同等物で同一機能を果たすものである。8はドナー及び
アクセプタの不純物を含有せず、電子がトンネル効果で
抜けられない厚みを有するエミッタバリア層である。第
1の実施例の各種の例として、エミッタバリア層8をア
ンドープで厚さが100ÅのAl0.4Ga0.6Asとし、そ
の他は前述の従来例と同じにする。FIG. 1 is a schematic sectional view showing a first embodiment of the present invention. In FIG. 1, those having the same numbers as those in FIG. 6 are equivalent to those in FIG. 6 and perform the same functions. Reference numeral 8 denotes an emitter barrier layer which does not contain impurities of a donor and an acceptor and has a thickness such that electrons cannot escape due to a tunnel effect. As various examples of the first embodiment, the emitter barrier layer 8 is made of undoped Al 0.4 Ga 0.6 As and has a thickness of 100 Å, and the others are the same as the above-mentioned conventional example.
この第1の実施例の動作で従来例と異なるところを、バ
ンド構造を示す第2図を用いて説明する。第2図は第1
図のエミッタ層4,エミッタバリア層8,ベース層3,
コレクタ層2にわたる模式的なバンド構造を示したもの
である。△Ecebはエミッタバリア層8とベース3と
の間の伝導帯端エネルギーの差、△Eceeはエミッタ層
4とエミッタバリア層8との間の伝導帯端エネルギーで
ある。The difference between the operation of the first embodiment and the conventional example will be described with reference to FIG. 2 showing the band structure. Figure 2 shows the first
In the figure, the emitter layer 4, the emitter barrier layer 8, the base layer 3,
It shows a schematic band structure over the collector layer 2. ΔE ceb is the conduction band edge energy difference between the emitter barrier layer 8 and the base 3, and ΔE cee is the conduction band edge energy between the emitter layer 4 and the emitter barrier layer 8.
エミッタ・ベース間の順方向電圧Vebを印加すると、電
子は拡散によりエミッタからベースへ流れようとする。
しかし、Vebが小さいうちは△Eceeのバリアが存在す
るために注入に起こらない。Vebが十分大きくなって、
トンネル効果により△Eceeが実効的に小さくなると、
はじめて電子がベースへ流入されるようになる。このベ
ースに注入された電子は△Eceb以上のエネルギーを持
っているため、ベース中をホットエレクトロとして高速
で抜けることができる。従来構造においてもエミッタ・
ベース間のスパイクの存在により電子は余分のエネルギ
ーを持って注入されていたが、電子はこのスパイクをV
ebが小さい時でも容易にトンネル効果で抜けることがで
き、大きなエネルギーを有するホットエレクトロンとは
なり得なかった。When a forward voltage V eb between the emitter and the base is applied, electrons tend to flow from the emitter to the base due to diffusion.
However, while Veb is small, injection does not occur because the barrier of ΔEcee exists. Veb becomes big enough,
When ΔEcee is effectively reduced by the tunnel effect,
For the first time, electrons will flow into the base. Since the electrons injected into this base have an energy of ΔEceb or more, they can escape through the base at high speed as hot electro. Even in the conventional structure,
Electrons were injected with extra energy due to the existence of spikes between the bases, but the electrons were injected with V
Even when eb is small, it can be easily tunneled out, and it cannot be a hot electron with large energy.
さて、本発明の構造では、エミッタから注入された電子
はほとんどがホット化しているため(伝導帯端よりも高
いエネルギー位置にある)、再結合中心への捕獲確率が
減り、少数キャリアライフタイムの減少も抑えられる。In the structure of the present invention, most of the electrons injected from the emitter are hot (at an energy position higher than the conduction band edge), so the probability of trapping in the recombination center is reduced and the minority carrier lifetime is reduced. The decrease is also suppressed.
以上、述べたように本発明の構造によれば、ベースの不
純物濃度が高いにもかかわらず、ベース走行時間を短縮
し、少数キャリアライフタイムの減少を抑制できる。そ
の結果、高い電流増幅率を有し、超高速動作が可能とな
る。As described above, according to the structure of the present invention, the base running time can be shortened and the minority carrier lifetime can be prevented from being reduced, even though the impurity concentration of the base is high. As a result, it has a high current amplification factor and enables ultra-high speed operation.
次に、前述した第1の実施例の構造方法について説明す
る。結晶成長方法としてはMBE(Molecular Beam Epit
axy)を用いn+−GaAs基板1上に厚さ0.5μmで
ドナー濃度が1×1016cm-3のn−GaAsコレクタ層
2、厚さ500Åでアクセプタ濃度が2×1019cm-3のp+G
aAsベース層3、厚さ100ÅのアンドープAl0.4Ga
0.6Asエミッタバリア層8、ドナー濃度が5×1017cm
-3で厚さ0.5μmのn−Al0.2Ga0.8Asエミッタ
層4を順次成長した。エミッタ電極7はエミッタ層4表
面にAauGe/Auを蒸着後アロイして形成し、ベー
ス電極6はベース電極部のエミッタ層をエッチグで除去
し、AuZn/Auを蒸着して形成した。コレクタ電極
5はInとした。この製作方法によるHBTにおいて、
トランジスタ1段当たりの遅延時間として30psが得ら
れた。Next, the construction method of the above-described first embodiment will be described. MBE (Molecular Beam Epit
axy), an n-GaAs collector layer 2 having a thickness of 0.5 μm and a donor concentration of 1 × 10 16 cm -3 on an n + -GaAs substrate 1, a thickness of 500 Å and an acceptor concentration of 2 × 10 19 cm -3. P + G
aAs base layer 3, 100 Å thickness of undoped Al 0.4 Ga
0.6 As Emitter barrier layer 8, donor concentration 5 × 10 17 cm
-3 , an n-Al 0.2 Ga 0.8 As emitter layer 4 having a thickness of 0.5 μm was sequentially grown. The emitter electrode 7 was formed by vapor-depositing AauGe / Au on the surface of the emitter layer 4 and alloying it. The base electrode 6 was formed by removing the emitter layer of the base electrode portion by etching and vapor-depositing AuZn / Au. The collector electrode 5 was In. In HBT by this manufacturing method,
As a delay time per transistor stage, 30 ps was obtained.
第3図は本発明の第2の実施例の模式的なバンド構造図
である。第3図において第2図と同じ番号のものは第2
図と同等物で同一機能を果たすものである。9は禁止帯
幅がコレクタ層側から徐々に広がっているグレーディッ
ドベース層であり、△Ebはこのグレーデェィッドベー
ス層内の禁止帯幅差である。FIG. 3 is a schematic band structure diagram of the second embodiment of the present invention. In FIG. 3, those having the same numbers as those in FIG.
It is equivalent to the figure and performs the same function. Reference numeral 9 is a graded base layer in which the forbidden band width gradually expands from the collector layer side, and ΔEb is the difference in the forbidden band width in the graded base layer.
この第2の実施例の動作はほとんど第1の実施例と同じ
であるが、グレーディッドベース層の採用によりさらに
高速動作が可能となっている。このグレーディッドベー
ス層9はp型であるため、この禁止帯の差は伝導帯のエ
ネルギーの差として現れる。従って、電子に対しては禁
止帯幅の差△Ebに対応するポテンシャル差が存在する
ことになり、電子はベース内で内部電界による加速を受
ける。先の材料でグレーディッドベース層9がp+−G
aAsからp+−Al0.1Ga0.9Asまで変わっている
と、ポテンシャル差が約0.12Vとなる。また、グレーデ
ィッドベース層厚が1000Åとすると12kVの電界がかか
ることになる。従って、エミッタバリア層8からグレー
ディッドベース層9へ入って来た電子は、まずエミッタ
バリア層8とグレーディッドベース層9との間の伝導帯
差△Ec (先の材料では約0.2V)により加速され、さ
らにグレーディッドベース層中の電界によって加速され
る。この結果、第1の実施例よりもベース走行時間が短
縮される。The operation of the second embodiment is almost the same as that of the first embodiment, but the use of the graded base layer enables higher speed operation. Since this graded base layer 9 is p-type, this difference in the forbidden band appears as a difference in energy in the conduction band. Therefore, there is a potential difference corresponding to the band gap difference ΔEb for the electrons, and the electrons are accelerated by the internal electric field in the base. With the above material, the graded base layer 9 is p + -G
When changing from aAs to p + -Al 0.1 Ga 0.9 As, the potential difference becomes about 0.12V. Further, if the graded base layer thickness is 1000Å, an electric field of 12 kV will be applied. Therefore, the electrons that have entered the graded base layer 9 from the emitter barrier layer 8 first have a conduction band difference ΔEc (about 0.2 V in the above material) between the emitter barrier layer 8 and the graded base layer 9. By the electric field in the graded base layer. As a result, the base travel time is shortened as compared with the first embodiment.
グレーディッドベース層9として厚さ500Åでコレクタ
層側,エミッタバリア層側にかけてGaAsからAl
0.1Ga0.9Asに徐々に変化しているp+−AlvGa
1-xAs(p=2×1019cm-3)を用い、他は第1の実施
例と同様にしたHBTを作製した結果、トランジスタ1
段当たりの遅延時間として25psが得られた。The graded base layer 9 has a thickness of 500 Å and GaAs to Al on the collector layer side and the emitter barrier layer side.
P + -Al v Ga gradually changing to 0.1 Ga 0.9 As
As a result of producing an HBT using 1-x As (p = 2 × 10 19 cm −3 ) and the same as in the first example, the transistor 1 was obtained.
A delay time of 25 ps was obtained per stage.
以上述べた本発明の第1および第2の実施例ではnpn
型のHBTについてしか示されなかったが、本発明は半
導体の導電型を反対にしたpnp型のものに対しても同
様に適用できることは明らかである。In the first and second embodiments of the present invention described above, npn
Although only shown for HBTs of the type, it is clear that the invention is equally applicable to those of the pnp type with semiconductors of opposite conductivity type.
第4図は本発明の第3の実施例の模式的なバンド構造図
であり、第1の実施例の導電型を逆にしたものである。
第4図において、第2図と同じ番号のものは導電型が逆
の材料を示す。△Evebはベース層3とエミッタバリア
層8との間の充満帯端エネルギーの差、△Eveeはエミ
ッタバリア層8とエミッタ層4との間の充填帯端エネル
ギーの差である。本実施例の動作は、キャリアが正孔で
あることが異なるだけで他は第1の実施例と同様であ
る。導電型を逆にした第1の実施例と同じ材料,構造を
用いて35psの遅延時間が得られた。FIG. 4 is a schematic band structure diagram of the third embodiment of the present invention, in which the conductivity type of the first embodiment is reversed.
In FIG. 4, the same numbers as those in FIG. 2 indicate materials having opposite conductivity types. ΔEveb is the difference in filling band edge energy between the base layer 3 and the emitter barrier layer 8, and ΔEvee is the difference in filling band edge energy between the emitter barrier layer 8 and the emitter layer 4. The operation of this embodiment is the same as that of the first embodiment except that the carriers are holes. A delay time of 35 ps was obtained using the same material and structure as in the first embodiment with the conductivity type reversed.
第5図は本発明の第4の実施例の模式的なバンド構造図
であり、第2の実施例の導電型を逆にしたものである。
導電型を逆にした第2の実施例と同じ材料,構造を用い
て30psの遅延時間が得られた。FIG. 5 is a schematic band structure diagram of the fourth embodiment of the present invention, in which the conductivity type of the second embodiment is reversed.
A delay time of 30 ps was obtained using the same material and structure as in the second embodiment with the conductivity type reversed.
以上述べたように、本発明はnpn型およびpnp型の
HBTに適用できることが明らかである。As described above, it is apparent that the present invention can be applied to npn type and pnp type HBTs.
以上の実施例では、エミッタ層4としては禁止帯幅が一
定のものしか示さなかったが、エミッタバリア層側から
徐々に大きくなっているものでも良い。またコレクタ層
も禁止帯幅がベース層3より大きくてもよい。素子構造
としては、メサ型だけでなくイオン注入や再成長を用い
たプレーナ型のものでも良く、各層の成長順序が逆でも
かまわない。また各層の成長は、MBE法しか示さなか
ったが、MOCVD(Metal Organic Chemical Vapor D
eposition),気相成長法,液相成長法などの他の成長
法でも良い。In the above-described embodiments, only the bandgap having a constant band width is shown as the emitter layer 4, but the bandgap may be gradually increased from the emitter barrier layer side. The band gap of the collector layer may be larger than that of the base layer 3. The device structure may be not only a mesa type but also a planar type using ion implantation or regrowth, and the growth order of each layer may be reversed. Although only the MBE method was shown for the growth of each layer, MOCVD (Metal Organic Chemical Vapor D
Other growth methods such as eposition), vapor phase growth method, liquid phase growth method, etc. may be used.
半導体としてはGaAs/AlGaAs系しか示さなか
ったが、同様にGaAsを用いたGaAs/InGaA
sP/InGaP系や、電子飽和速度がGaAsよりも
大きなInGaAsを用いたInGaAs/InGaA
lAs/InAlAs系,InGaAs/InGaAs
P/InP系や、GaSb/AlGaSb/AlSb系
等のIII−V化合物半導体、Ga/SiGe/Si系等
の元素半導体、CdTe/CdZnTe/ZnTe系統
のII−VI化合物半導体および、その他の各種半導体でも
本発明が適用できることは明らかである。また、上に示
した材料はほぼ格子定数が一致している組み合わせであ
るが、格子定数が異なっていて歪が入っている材料(例
えばInGaAs/InAlGaAs/AlGaAs
系)にも本発明は適用できる。Although only GaAs / AlGaAs system was shown as a semiconductor, GaAs / InGaA using GaAs was also used.
InGaAs / InGaA using sP / InGaP system or InGaAs whose electron saturation speed is higher than GaAs
lAs / InAlAs system, InGaAs / InGaAs
III / V compound semiconductors such as P / InP type and GaSb / AlGaSb / AlSb type, elemental semiconductors such as Ga / SiGe / Si type, II-VI compound semiconductors of CdTe / CdZnTe / ZnTe type, and other various semiconductors It is obvious that the present invention can be applied. The materials shown above are combinations in which the lattice constants are substantially the same, but materials with different lattice constants and strain (for example, InGaAs / InAlGaAs / AlGaAs).
The present invention can also be applied to systems).
本発明の半導体装置によりベース遅延時間が大幅に減少
し、超高速動作が可能となる。With the semiconductor device of the present invention, the base delay time is significantly reduced, and ultra-high speed operation becomes possible.
第1図は本発明の第1の実施例の模式的断面図、 第2図は第1の実施例のバンド構造図、 第3図は第2の実施例のバンド構造図、 第4図は第3の実施例のバンド構造図、 第5図は第4の実施例のバンド構造図、 第6図は従来のヘテロ接合バイポーラ・トランジスタの
模式的断面図、 第7図は第6図のトランジスタのバンド構造図である。 1……半導体基板 2……コレクタ層 3……ベース層 4……エミッタ層 5……コレクタ電極 6……ベース電極 7……エミッタ電極 8……エミッタバリア層 9……グレーディッドベース層 Ec ……伝導帯端 Ev ……充満帯端 Ef ……フェルミ準位 Veb……エミッタ・ベース間電圧 Vbc……ベース・コレクタ間電圧 △Eb ……グレーディッドベース層内の禁止帯幅差 △Eceb……エミッタバリア・ベース間の伝導帯端差 △Ecee……エミッタ・エミッタバリア間の伝導帯端差 △Eveb……エミッタバリア・ベース間の充満帯端差 △Evee……エミッタ・エミッタバリア間の充満帯端差FIG. 1 is a schematic sectional view of a first embodiment of the present invention, FIG. 2 is a band structure diagram of the first embodiment, FIG. 3 is a band structure diagram of the second embodiment, and FIG. Band structure diagram of the third embodiment, FIG. 5 is a band structure diagram of the fourth embodiment, FIG. 6 is a schematic sectional view of a conventional heterojunction bipolar transistor, and FIG. 7 is the transistor of FIG. It is a band structure figure of. 1 ... Semiconductor substrate 2 ... Collector layer 3 ... Base layer 4 ... Emitter layer 5 ... Collector electrode 6 ... Base electrode 7 ... Emitter electrode 8 ... Emitter barrier layer 9 ... Graded base layer Ec ... … Conduction band edge Ev …… Filling band edge Ef …… Fermi level Veb …… Emitter-base voltage Vbc …… Base-collector voltage △ Eb …… Bandwidth difference in graded base layer △ Eceb …… Conduction band edge difference between emitter barrier and base △ Ecee …… Conduction band edge difference between emitter and emitter barrier △ Eveb …… Filling band edge difference between emitter barrier and base △ Evee …… Filling band between emitter and emitter barrier Margin
Claims (3)
層と、このコレクタ層と異なる導電型を有する半導体か
らなるベース層と、前記コレクタ層と同一導電型を有し
前記ベース層よりも禁止帯幅の大きな半導体からなるエ
ミッタ層を有する構造において、ベース層とエミッタ層
の間に不純物を含有せずエミッタ層からのキャリアがベ
ース層へトンネル効果で抜けられない厚さを有しエミッ
タ層よりも禁止帯幅の広い半導体からなるエミッタバリ
ア層を具備することを特徴とする半導体装置。1. A collector layer made of a semiconductor having one conductivity type, a base layer made of a semiconductor having a conductivity type different from that of the collector layer, and a forbidden band than the base layer having the same conductivity type as the collector layer. In a structure having an emitter layer made of a semiconductor with a large width, it has a thickness that does not contain impurities between the base layer and the emitter layer and carriers from the emitter layer cannot escape to the base layer by a tunnel effect. A semiconductor device comprising an emitter barrier layer made of a semiconductor having a wide band gap.
バリア層の伝導帯端エネルギーがベース層の伝導帯端エ
ネルギーよりも高い特許請求の範囲第1項記載の半導体
装置。2. The semiconductor device according to claim 1, wherein the emitter layer is an n-type semiconductor, and the conduction band edge energy of the emitter barrier layer is higher than the conduction band edge energy of the base layer.
バリア層の充満帯端エネルギーがベース層の充満帯端エ
ネルギーよりも低い特許請求の範囲第1項記載の半導体
装置。3. The semiconductor device according to claim 1, wherein the emitter layer is a p-type semiconductor, and the filling band edge energy of the emitter barrier layer is lower than the filling band edge energy of the base layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23620886A JPH0612778B2 (en) | 1986-10-06 | 1986-10-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23620886A JPH0612778B2 (en) | 1986-10-06 | 1986-10-06 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6390848A JPS6390848A (en) | 1988-04-21 |
JPH0612778B2 true JPH0612778B2 (en) | 1994-02-16 |
Family
ID=16997378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23620886A Expired - Lifetime JPH0612778B2 (en) | 1986-10-06 | 1986-10-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0612778B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2822712B2 (en) * | 1991-08-28 | 1998-11-11 | 日本電気株式会社 | Transistor |
JP2001007118A (en) | 1999-06-22 | 2001-01-12 | Nec Corp | Semiconductor device and manufacture thereof |
-
1986
- 1986-10-06 JP JP23620886A patent/JPH0612778B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6390848A (en) | 1988-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5903018A (en) | Bipolar transistor including a compound semiconductor | |
JP2801624B2 (en) | Heterojunction bipolar transistor | |
US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
KR19980034078A (en) | Hot Electron Device and Resonant Tunneling Hot Electronic Device | |
US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
US4825265A (en) | Transistor | |
JPH05243256A (en) | Heterojunction bipolar transistor and manufacture thereof | |
EP0292568B1 (en) | Hetero-junction bipolar transistor | |
US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
JPH06260493A (en) | Semiconductor device | |
US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
US5049955A (en) | Semiconductor ballistic electron velocity control structure | |
US6049099A (en) | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors | |
US4916495A (en) | Semiconductor device with semi-metal | |
EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
JPH0612778B2 (en) | Semiconductor device | |
JPH061783B2 (en) | Semiconductor device | |
JPH07193084A (en) | Hetero-junction bipolar transistor | |
EP0247667A1 (en) | Hot charge-carrier transistors | |
KR0163743B1 (en) | A heterojunction bipolar transistor | |
JPH061782B2 (en) | Semiconductor device | |
JPS6381854A (en) | Semiconductor device | |
JPH0738393B2 (en) | Semiconductor device | |
JPH11121461A (en) | Hetero junction bipolar transistor | |
JP2780328B2 (en) | Heterojunction bipolar transistor |