[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06112213A - エッチング処理方法 - Google Patents

エッチング処理方法

Info

Publication number
JPH06112213A
JPH06112213A JP5154683A JP15468393A JPH06112213A JP H06112213 A JPH06112213 A JP H06112213A JP 5154683 A JP5154683 A JP 5154683A JP 15468393 A JP15468393 A JP 15468393A JP H06112213 A JPH06112213 A JP H06112213A
Authority
JP
Japan
Prior art keywords
layer
solder
etching
metal layer
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5154683A
Other languages
English (en)
Inventor
Birendra N Agarwala
ナス アガーワラ ビレンドラ
Madhav Datta
ダッタ マドハヴ
Richard E Gegenwarth
ユージン ゲゲンワース リチャード
Christopher V Jahnes
ヴィンセント ジャネス クリストファー
Patrick M Miller
マーク ミラー パトリック
Iii Henry A Nye
アトキンソン ナイエ、ザ サード ヘンリー
Jeffrey F Roeder
フレデリック ロウダー ジェフリー
Michael A Russak
アレン ルッサク マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06112213A publication Critical patent/JPH06112213A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 ハンダバンプ端子の周辺部分に傾斜したプロ
フィルを生成するための方法を提供する。 【構成】 接点パッドに傾斜したエッジプロフィルを生
成するためのエッチング処理方法は、基板を提供するス
テップと、基板上にパッシベーティング層を形成するス
テップと、第１金属層をパッシベーティング層に付着す
るステップと、第２金属層を第１金属層上に形成するス
テップと、第２金属層上にハンダバンプを形成すること
によって、第２金属層をハンダで湿して第１及び第２金
属層をハンダに付着するステップと、第１金属層よりも
幅方向の範囲に大きく第２金属層を除去することによっ
て、ハンダバンプをマスクとして使用して、第１及び第
２金属層に傾斜したエッジプロフィルをエッチングする
ステップと、から成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概して半導体集積回路チ
ップに電気接続するための処理に関し、特に、制御され
た崩壊チップ接続(C4)タイプの当該処理に関する。
【０００２】
【従来の技術】支持誘電基板又はモジュールへのフェイ
スダウンボンディング又は「フリップチップ(flip chi
p) 」ボンディングのために、半導体デバイスのC4又は
ハンダバンプ端子の使用は公知である。米国特許第４、
４３４、４３４号他がC4技術を詳細に記載している。簡
潔に言えば、１つのアプローチに従って、ハンダボール
が、ハンダバンプ端子及び接点パッドを介して、二酸化
シリコン等の脆性コーティングによって通常パッシベー
ション処理（保護層の形成）される半導体デバイスに接
続される。前記各端子は接点開口部に配置され、ハンダ
バンプ接点パッドで予めコーティングされたパッシベー
ティング層を介して伸びる。各パッドは開口部を介して
伸び、下にあるデバイスの回路と接続される。接点パッ
ドは、クロム、銅クロム及び銅等の金属ラミネートから
成る。
【０００３】上記米国特許第４、４３４、４３４号で指
摘されるように、ＢＬＭ技術は広く使用されてきたが、
特におよそ95％のPbと５％のSnのハンダ組成がハンダボ
ールに使用されるとき、脆性パッシベーティング層でハ
ンダボールの周囲に亀裂が発生する傾向があることが分
かった。応力が接点パッドの階段エッジで生成されるよ
うになり、脆性パッシベーティング層がハンダボールの
回りで亀裂を発生させる。上記米国特許第４、４３４、
４３４号では、更に、先述の亀裂の発生傾向が、接点パ
ッド構造体及び下にある脆性パッシベーティング層に加
えられるハンダエッジ応力を非局在化又は広げることに
よって減少できると教示している。
【０００４】応力は、積層された接点パッドの形状寸法
を変更し、パッド、即ち、幅方向の範囲がより大きい底
部クロム層、幅方向の範囲がより小さい頂部銅層、並び
に、銅とクロムの混合の中間層、の周辺部分に傾斜し
た、即ち、段付きのプロフィル（断面）を組み込んで広
げられる。上記米国特許第４、４３４、４３４号に従っ
て、層を付着させるための回転ドーム真空蒸着器を使用
する一方、それぞれの蒸着サイクル間にクロム源を偏心
させることによって、幅方向の範囲が異なるクロム層及
び銅層が達成される。上記で定義された傾斜した、即
ち、段付きのプロフィルを生成するための他の方法は開
示されていない。
【０００５】
【発明が解決しようとする課題】本発明の１つの目的
は、ハンダバンプ端子の周辺部分に傾斜した、即ち、段
付きのプロフィルを生成するための方法を提供すること
である。
【０００６】本発明のもう１つの目的は、金属蒸着技術
に頼らずに、ハンダバンプ端子の周辺部分に傾斜した、
即ち、段付きのプロフィルを生成するための方法を提供
することである。
【０００７】
【課題を解決するための手段と作用】接点パッドにおい
て傾斜したエッジプロフィルを生成するためのエッチン
グ処理方法は、基板を提供するステップと、前記基板上
にパッシベーティング層を形成するステップと、第１金
属層を前記パッシベーティング層に付着するステップ
と、第２金属層を前記第１金属層上に形成するステップ
と、前記第２金属層上にハンダバンプを形成することに
よって、前記第２金属層を前記ハンダで湿して、前記第
１金属層及び前記第２金属層を前記ハンダに付着するス
テップと、前記第１金属層よりも幅方向の範囲に大きく
前記第２金属層を除去することによって、前記ハンダバ
ンプをマスクとして使用して、前記第１金属層及び前記
第２金属層に前記傾斜したエッジプロフィルをエッチン
グするステップと、から成る。
【０００８】以下の明細書を読むと明らかなように、本
発明のこれらの目的及び他の目的は、パッシベーション
処理された半導体デバイスに接続するため、接点パッド
にハンダバンプをメッキすることによって達成される。
接点パッドは、接点パッドの残り及びデバイスパッシベ
ーション物質に付着するための金属の底部層、ハンダで
湿潤可能な異なる金属の頂部層、並びに、もしあれば、
ハンダがリフローされると頂部層とハンダマウンドの間
に形成する金属間層を介して底部層及びハンダバンプに
付着するためのフェーズされた層、から成る。一般的な
例において、底部層はクロム(Cr)、頂部層は銅(Cu)、フ
ェーズされた(phased)層はCr-Cu 、金属間層はCu3Sn で
ある。
【０００９】ハンダバンプは物理的マスクを介して蒸着
又はスパッタリングされるよりもメッキされるのが好ま
しく、ロングスロー蒸着器のコストが非常に高くなる大
径のウエハ( > 200mm)にコスト効果のある処理を提供す
る。
【００１０】本発明の第１の態様では、ハンダがマスク
として使用され、Cu層、Cr-Cu フェーズされた層、及び
Cr層がエレクトロエッチングによって除去され、Cu層が
ウェットエッチングによって奥にエッチングされて、段
付きのプロフィルを生じる。次に、ハンダがリフローさ
れて金属間層を生成する。
【００１１】第２の態様では、Cu層及びCr-Cu 層が前の
ようにエレクトロエッチングされ、ハンダがリフローさ
れて、リフローされたハンダをマスクとして用いて、Cr
層が高指向性ドライエッチングにより除去される。
【００１２】第３の態様では、ハンダがキノコ形の構造
で付着及びオーバーメッキされて、Cu層及びCr-Cu 層が
再度前のようにエッチングされる。Cr層は高指向性ドラ
イエッチングによって除去されて、次にハンダがリフロ
ーされる。
【００１３】第４の態様では、イオンビームミリング型
処理が用いられて、ハンダバンプをマスクとして用い
て、Cu層、Cr-Cu 層及びCr層の全てをさまざまな組合せ
でドライエッチングする。さまざまな組合せには、ハン
ダマウンドのリフローの有無、静止したハンダバンプデ
バイスに対するイオンエッチングビームの垂直入射、或
いは、回転するハンダバンプデバイスに対するイオンビ
ームエッチングの垂直でない入射がある。
【００１４】
【実施例】図１４、図１５、図１６、図１７、図１８及
び図１９と共に上記に好ましく画定されるように、本発
明の第４実施例は、単一の処理タイプ（イオンビームミ
リング）が全ての不要な物質を除去するために使用され
るという点で、他の３つの実施例よりも簡単である。他
の３つの実施例はそれ自体の権利において有用で実行可
能な代替例であり、まず最初に記載される。
【００１５】図１を参照すると、ハンダバンプ１０は、
パッシベーティング層１５上に配置される蒸着又はスパ
ッタリング付着された接点パッド層１２、１３及び１４
の頂部でメッキされ、形成される。接点パッドは、導体
１６と電気接触するため層１５の開口部を通過し、公知
の方法で配線パターンの部分を形成する。層１２は一般
的にCuであり、層１４は一般的にCrであり、層１３はCu
及びCrを同時に付着することによって得られるフェーズ
された物質Cr-Cu である。層１５はパッシベーティング
層、例えば、SiO2、Si3N4 、ポリイミド等である。形成
された接点パッド又は制御された崩壊チップ接続部(C4)
を生成するため、本発明に従って、層１２、１３及び１
４はハンダバンプ１０をマスクとして用いてエッチング
され、C4の周囲のパッシベーティング層１５の応力に関
係する亀裂は、次に記載される方法で接点パッドの周辺
部分に段付きプロフィルを生成することによって回避さ
れる。
【００１６】Cu層１２及びフェーズされたCr-Cu 層１３
は、ハンダ１０をマスクとして用い、硫酸カリウム溶液
でエレクトロエッチングすることによって除去される
（図２）。次に、Cr層１４が過マンガン酸カリウム溶液
で化学的にエッチングされる。その結果、図３に示され
るほぼ一致した垂直なエッジができる。ウェットエッチ
ング、例えば、H2SO4/CrO3が次に使用されて、Cu層を優
先的に腐食し、図４に示される一致しない垂直なエッジ
が生じる。最後に、ハンダがリフローされて、図５のハ
ンダボール１７及びCuSn金属間層１８を生成する。
【００１７】本発明の第２実施例は、Cu層２１及びフェ
ーズされたCr-Cu 層２２のそれぞれを除去するため、た
だ今記載した同じエレクトロエッチング技術に従う（図
６及び図７）。しかしながら、ハンダ２０はこの時点で
リフローされて、図８のハンダボール２５及びCuSn金属
間層２６を生成する。最後に、C4はハンダボールをマス
クとして用いる高指向性ドライエッチング（例えば、CF
4+O2又はSF6+O2）を用い、C4の周囲にテーパ状で一致し
ない輪郭２７を生成することによって完成する。
【００１８】本発明の第３の態様は、ハンダを先ずリフ
ローしてドライエッチングマスクとして作用させずに、
図９に示されるようなドライエッチング処理を用いるよ
うな方法を提供している。このバリエーションでは、ハ
ンダ３０は図１０のレジスト３１にオーバーメッキされ
て、レジスト３１が除去されるときに周辺に突出レッジ
を有するキノコ形の形状になる。Cu層３２及びフェーズ
されたCr-Cu 層３３をエレクトロエッチングすることに
よって、図１１に示される構造体が生じる。リフローさ
れず、突出しているハンダ構造体３０に高指向性ドライ
エッチングを行うアプリケーションで、図１２に示され
る押し広げられ、傾斜した輪郭のCr層３４を生成する。
C4構造体は、ハンダ３０をハンダボール３５へとリフロ
ーし、Cu層３２をCuSn金属間層３６に変換することによ
って完成する。
【００１９】本発明の第４の態様は、単一のエッチング
処理、例えば、イオンビームミリング、が全ての余分な
接点パッド物質を取り除くのに使用される一方、先に説
明したようにパッシベーティング層に望ましくない亀裂
が発生するのを防ぐため、適切な周辺プロフィルを更に
施すという点で他の全ての概念と異なる。図１４を参照
すると、PbSnハンダ４２、Cu層３７、Cr-Cu にフェーズ
された層３８、並びに、Cr層３９が前のようにパッシベ
ーティング層４０上に生成される。イオンビームミリン
グ（又はエッチング）（ＩＢＥ）は垂直入射で構造体に
方向付けられ、層３７、３８及び３９の周囲で施される
羽状のプロフィルで示されるようにC4を形付ける。ハン
ダ４２は物理的マスクとして作用する一方、ミリング後
のC4パターンはハンダパッド４２自体よりも僅かに大き
い。羽状の、即ち、押し広げられたプロフィルは、連続
する層３７、３８及び３９のエッジにおける応力の集中
を減らす。
【００２０】図１５に示される処理バリエーションで
は、Cu層４５及びCrCu層４６は図１４の場合のようにイ
オンミリングされ、形付けられるが、PbSnハンダ４４は
Cr層４７がイオンミリングされる前にリフローされる
（図１６）。すなわち、ＩＢＥが垂直入射で再度施され
るとき、リフローされたPbSnハンダ４８はマスクとして
使用される。PbSn合金を円筒形（図１５）から直径がよ
り一層大きいリフローされた球形（図１６）へ変換する
ことによって、より広いＩＢＥイメージをCr層４７に転
写し、層４６と４７を結合するエッジにおける応力が望
ましく減少したオーバーサイズのCrパッドができる。
【００２１】図１７は、層の全てのエッチングが１つの
エッチングステップで完了するという点で図１４と類似
しているが、より大きな範囲の押し広げられたプロフィ
ルが図１４で用いられるエッチング技術によって生成さ
れるという点で図１４と異なる。特に、図１４のデバイ
ス構造体全体がＩＢＥの方向に対して傾けられた（例え
ば、30°）軸５３の回りを回転するように配置される。
傾斜の角度は、接点パッド物質の再びスパッタリングさ
れたいかなる残留物をも除去するために必要に応じて変
更されてもよい。ハンダバンプが比較的高いために、回
転されるにつれて大きなマスキングエリアを鋳造する。
Crパッド４９のサイズ（及び対応する応力分布）は、Ｉ
ＢＥ入射角によって決定される。
【００２２】図１８及び図１９は、ＩＢＥがミリングシ
ーケンス間で短時間中断されるという点で図１５及び図
１６とほぼ類似している。図１８は、図１５の場合のよ
うに、Cu層５０及びCrCu層５１を除去するための垂直入
射ＩＢＥを示している。しかしながら、図１９では、デ
バイス構造体全体がＩＢＥ方向に対して傾けられた軸の
回りを回転するように配置され、垂直入射ＩＢＥが代わ
りに使用されるときに生じるよりも大きいサイズを最後
のCrパッド５２に施す。
【００２３】ＩＢＥはCu層、CrCu層及びCr層の不要な部
分を除去するために記載されてきたが、スパッタエッチ
ング及びリアクティブイオンエッチング等の同様の処理
もまたボール制限金属除去に適切であることに注意すべ
きである。更に、基本的なC4層はCu及びCrに限定されて
いない。本発明で使用するのに適切な他の層の物質に
は、例えば、付着層としてTi、Ta、Cr、ハンダ付け可能
な層としてCu、Co、Niがある。
【００２４】
【発明の効果】本発明は上記より構成され、金属蒸着技
術に頼らずに、ハンダバンプ端子の周辺部分に傾斜し
た、即ち、段付きのプロフィルを生成するための方法が
提供される。
【図面の簡単な説明】
【図１】本発明の第１実施例の処理に従って連続して現
れる、ハンダバンプ及びハンダバンプ接点パッドの簡素
化された断面図である。
【図２】本発明の第１実施例の処理に従って連続して現
れる、ハンダバンプ及びハンダバンプ接点パッドの簡素
化された断面図である。
【図３】本発明の第１実施例の処理に従って連続して現
れる、ハンダバンプ及びハンダバンプ接点パッドの簡素
化された断面図である。
【図４】本発明の第１実施例の処理に従って連続して現
れる、ハンダバンプ及びハンダバンプ接点パッドの簡素
化された断面図である。
【図５】本発明の第１実施例の処理に従って連続して現
れる、ハンダバンプ及びハンダバンプ接点パッドの簡素
化された断面図である。
【図６】図１乃至図５に類似するが、本発明の第２実施
例の処理に従った、ハンダバンプ及びハンダバンプ接点
パッドの簡素化された断面図である。
【図７】図１乃至図５に類似するが、本発明の第２実施
例の処理に従った、ハンダバンプ及びハンダバンプ接点
パッドの簡素化された断面図である。
【図８】図１乃至図５に類似するが、本発明の第２実施
例の処理に従った、ハンダバンプ及びハンダバンプ接点
パッドの簡素化された断面図である。
【図９】図１乃至図５に類似するが、本発明の第２実施
例の処理に従った、ハンダバンプ及びハンダバンプ接点
パッドの簡素化された断面図である。
【図１０】図１乃至図５に類似するが、本発明の第３実
施例の処理に従った、ハンダバンプ及びハンダバンプ接
点パッドの簡素化された断面図である。
【図１１】図１乃至図５に類似するが、本発明の第３実
施例の処理に従った、ハンダバンプ及びハンダバンプ接
点パッドの簡素化された断面図である。
【図１２】図１乃至図５に類似するが、本発明の第３実
施例の処理に従った、ハンダバンプ及びハンダバンプ接
点パッドの簡素化された断面図である。
【図１３】図１乃至図５に類似するが、本発明の第３実
施例の処理に従った、ハンダバンプ及びハンダバンプ接
点パッドの簡素化された断面図である。
【図１４】イオンビームミリング型処理だけを用いる、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れるような、ハンダマウンド及
びハンダマウンド接点パッドの断面図である。
【図１５】イオンビームミリング型処理だけを用いて、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れる、ハンダマウンド及びハン
ダマウンド接点パッドの断面図である。
【図１６】イオンビームミリング型処理だけを用いて、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れる、ハンダマウンド及びハン
ダマウンド接点パッドの断面図である。
【図１７】イオンビームミリング型処理だけを用いて、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れる、ハンダマウンド及びハン
ダマウンド接点パッドの断面図である。
【図１８】イオンビームミリング型処理だけを用いて、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れる、ハンダマウンド及びハン
ダマウンド接点パッドの断面図である。
【図１９】イオンビームミリング型処理だけを用いて、
本発明の第４実施例の４つの異なるバリエーションに従
って処理されるときに現れる、ハンダマウンド及びハン
ダマウンド接点パッドの断面図である。
【符号の説明】
１０ ハンダバンプ １２、１３、１４ 接点パッド層 １５ パッシベーティング層 １６ 導体 １７ ハンダボール １８ 金属間層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マドハヴ ダッタ アメリカ合衆国10598、ニューヨーク州ヨ ークタウン ハイツ、ワイルドウッド コ ート 816 (72)発明者 リチャード ユージン ゲゲンワース アメリカ合衆国12603、ニューヨーク州パ キプシ、プレズント リッジ ドライヴ 73 (72)発明者 クリストファー ヴィンセント ジャネス アメリカ合衆国10952、ニューヨーク州モ ンセイ、レジーナ ロード 24 (72)発明者 パトリック マーク ミラー アメリカ合衆国12603、ニューヨーク州パ キプシ、サットン パーク ロード 67 (72)発明者 ヘンリー アトキンソン ナイエ、ザ サ ード アメリカ合衆国06810、コネチカット州ダ ンブリー、ユニット 123、ブールヴァー ド ドライヴ 12 (72)発明者 ジェフリー フレデリック ロウダー アメリカ合衆国06804、コネチカット州ブ ルックフィールド、ロングメドウ ヒル ロード ４ (72)発明者 マイケル アレン ルッサク アメリカ合衆国10509、ニューヨーク州ブ ルースター、ジェイムズ ドライヴ ５

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 接点パッドにおいて傾斜したエッジプロ
    フィルを生成するためのエッチング処理方法であって、 基板を提供するステップと、 前記基板上にパッシベーティング層を形成するステップ
    と、 第１金属層を前記パッシベーティング層に付着するステ
    ップと、 第２金属層を前記第１金属層上に形成するステップと、 前記第２金属層上にハンダバンプを形成することによっ
    て、前記第２金属層を前記ハンダで湿して、前記第１金
    属層及び前記第２金属層を前記ハンダに付着するステッ
    プと、 前記第１金属層よりも幅方向の範囲に大きく前記第２金
    属層を除去することによって、前記ハンダバンプをマス
    クとして使用して、前記第１金属層及び前記第２金属層
    に前記傾斜したエッジプロフィルをエッチングするステ
    ップと、 から成るエッチング処理方法。
  2. 【請求項２】 前記エッチング処理が開始された後と前
    記エッチング処理が完了する前に前記ハンダがリフロー
    される、請求項１に記載のエッチング処理方法。
  3. 【請求項３】 前記ハンダが前記エッチング処理が完了
    した後にリフローされる、請求項１に記載のエッチング
    処理方法。
  4. 【請求項４】 前記エッチング処理が異なる時間で異な
    るエッチング技術を用いる、請求項１に記載のエッチン
    グ処理方法。
  5. 【請求項５】 前記エッチング処理が常に同じエッチン
    グ技術を用いる、請求項１に記載のエッチング処理方
    法。
  6. 【請求項６】 前記第１金属層がクロムであり、前記第
    ２金属層が銅である、請求項１に記載のエッチング処理
    方法。
  7. 【請求項７】 前記ハンダバンプがメッキによって付着
    される、請求項１に記載のエッチング処理方法。
  8. 【請求項８】 前記ハンダバンプが蒸着によって付着さ
    れる、請求項１に記載のエッチング処理方法。
JP5154683A 1992-08-31 1993-06-25 エッチング処理方法 Pending JPH06112213A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/938,074 US5268072A (en) 1992-08-31 1992-08-31 Etching processes for avoiding edge stress in semiconductor chip solder bumps
US938074 1997-09-26

Publications (1)

Publication Number Publication Date
JPH06112213A true JPH06112213A (ja) 1994-04-22

Family

ID=25470829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5154683A Pending JPH06112213A (ja) 1992-08-31 1993-06-25 エッチング処理方法

Country Status (3)

Country Link
US (1) US5268072A (ja)
EP (1) EP0586890A3 (ja)
JP (1) JPH06112213A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503852A (ja) * 2005-07-29 2009-01-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
JP2011249564A (ja) * 2010-05-27 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び実装構造

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5492235A (en) * 1995-12-18 1996-02-20 Intel Corporation Process for single mask C4 solder bump fabrication
EP1134805B1 (en) * 1995-03-20 2004-07-21 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
US6188120B1 (en) * 1997-02-24 2001-02-13 International Business Machines Corporation Method and materials for through-mask electroplating and selective base removal
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
JP2002170838A (ja) * 2000-11-30 2002-06-14 Shinkawa Ltd 半導体装置およびその製造方法
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6715663B2 (en) * 2002-01-16 2004-04-06 Intel Corporation Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TW558782B (en) * 2002-09-10 2003-10-21 Siliconware Precision Industries Co Ltd Fabrication method for strengthened flip-chip solder bump
US20040060812A1 (en) * 2002-09-27 2004-04-01 Applied Materials, Inc. Method for modulating stress in films deposited using a physical vapor deposition (PVD) process
EP1416527A1 (de) * 2002-10-23 2004-05-06 ABB Schweiz AG Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20070114674A1 (en) * 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
DE102006051490B4 (de) * 2006-10-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
CN100590859C (zh) * 2007-01-16 2010-02-17 百慕达南茂科技股份有限公司 具有环状支撑物的凸块结构及其制造方法
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
US7972521B2 (en) * 2007-03-12 2011-07-05 Semiconductor Components Industries Llc Method of making reliable wafer level chip scale package semiconductor devices
US8304909B2 (en) * 2007-12-19 2012-11-06 Intel Corporation IC solder reflow method and materials
US7994043B1 (en) 2008-04-24 2011-08-09 Amkor Technology, Inc. Lead free alloy bump structure and fabrication method
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
US20120098124A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having under-bump metallization (ubm) structure and method of forming the same
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
TWI511246B (zh) * 2011-07-05 2015-12-01 Chipbond Technology Corp 凸塊製程及其結構
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US9064718B1 (en) * 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
ITUB20160027A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
KR102373440B1 (ko) 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
TWI678743B (zh) * 2018-12-10 2019-12-01 南茂科技股份有限公司 半導體線路結構及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539646A (en) * 1978-09-12 1980-03-19 Nec Corp Ion taper etching
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
JPS63305530A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体装置の製造方法
JPH01136354A (ja) * 1987-11-24 1989-05-29 Casio Comput Co Ltd 半導体装置の接続方法
JPH01297842A (ja) * 1988-05-26 1989-11-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH0291940A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 半導体装置の製造方法
JPH02304929A (ja) * 1989-05-19 1990-12-18 Seiko Epson Corp 半導体装置の製造方法
JPH0344933A (ja) * 1989-07-13 1991-02-26 Seiko Epson Corp 半導体装置
JPH0465832A (ja) * 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4427715A (en) * 1978-07-03 1984-01-24 National Semiconductor Corporation Method of forming expanded pad structure
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
JPH0344934A (ja) * 1989-07-13 1991-02-26 Seiko Epson Corp 半導体装置
US5024722A (en) * 1990-06-12 1991-06-18 Micron Technology, Inc. Process for fabricating conductors used for integrated circuit connections and the like

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539646A (en) * 1978-09-12 1980-03-19 Nec Corp Ion taper etching
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
JPS63305530A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体装置の製造方法
JPH01136354A (ja) * 1987-11-24 1989-05-29 Casio Comput Co Ltd 半導体装置の接続方法
JPH01297842A (ja) * 1988-05-26 1989-11-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH0291940A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 半導体装置の製造方法
JPH02304929A (ja) * 1989-05-19 1990-12-18 Seiko Epson Corp 半導体装置の製造方法
JPH0344933A (ja) * 1989-07-13 1991-02-26 Seiko Epson Corp 半導体装置
JPH0465832A (ja) * 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503852A (ja) * 2005-07-29 2009-01-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
TWI397957B (zh) * 2005-07-29 2013-06-01 Globalfoundries Us Inc 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術
JP2011249564A (ja) * 2010-05-27 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び実装構造

Also Published As

Publication number Publication date
EP0586890A3 (en) 1994-06-08
US5268072A (en) 1993-12-07
EP0586890A2 (en) 1994-03-16

Similar Documents

Publication Publication Date Title
JPH06112213A (ja) エッチング処理方法
US6501185B1 (en) Barrier cap for under bump metal
US5767010A (en) Solder bump fabrication methods and structure including a titanium barrier layer
EP1032030B1 (en) Flip chip bump bonding
US8723322B2 (en) Method of metal sputtering for integrated circuit metal routing
US5376584A (en) Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US6417089B1 (en) Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
CN101211798B (zh) 焊料凸块结构及其制作方法
US8497584B2 (en) Method to improve bump reliability for flip chip device
EP1321982B1 (en) Wafer-level method of fabricating a contact pad copper cap layer
JPH05218043A (ja) 金属接点パッド形成方法及び金属接点ターミナル形成方法
JP2003007755A5 (ja)
US20020086520A1 (en) Semiconductor device having bump electrode
WO1993006620A1 (en) Solder bump fabrication method and solder bumps formed thereby
TW200818355A (en) Methods of forming solder connections and structure thereof
US6429046B1 (en) Flip chip device and method of manufacture
Salonen et al. A flip chip process based on electroplated solder bumps
WO2001063668A3 (en) Method of forming lead-free solder alloys by electrochemical deposition process
CN1243374C (zh) 利用图案化金属结构增加氮化硅表面粘着度的方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JP2004510351A (ja) ハンダ継手用障壁層の形成方法
EP0958606A1 (en) Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof
CN118541017A (zh) 量子芯片的制备方法及超导量子芯片
JPH09191012A (ja) はんだバンプの形成方法
JPH09321050A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法