[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0594990A - Manufacture of multilayer interconnection - Google Patents

Manufacture of multilayer interconnection

Info

Publication number
JPH0594990A
JPH0594990A JP25325491A JP25325491A JPH0594990A JP H0594990 A JPH0594990 A JP H0594990A JP 25325491 A JP25325491 A JP 25325491A JP 25325491 A JP25325491 A JP 25325491A JP H0594990 A JPH0594990 A JP H0594990A
Authority
JP
Japan
Prior art keywords
aluminum
metal
wiring
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25325491A
Other languages
Japanese (ja)
Other versions
JP2830540B2 (en
Inventor
Yoshiaki Yamada
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3253254A priority Critical patent/JP2830540B2/en
Publication of JPH0594990A publication Critical patent/JPH0594990A/en
Application granted granted Critical
Publication of JP2830540B2 publication Critical patent/JP2830540B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent a lower layer Al from being fluorinated when a through- hole is filled with W grown on all the surface through a chemical vapor growth method using WFo as material gas and to protect Al against corrosion when w is etched back. CONSTITUTION:A first Al wiring is formed into a laminated structure composed of a Ti 13, a TiN 14, an Al-Cu alloy 15, and a TiW alloy 16, an interlayer insulating film is formed of a plasma oxide film 17, and a through-hole is provided. Then, a Ti 18 and a TiN 19 are formed through a sputtering method, and a W 20 is made to grow all the surface through a chemical vapor growth method. In succession, the W 20 is etched by SF6 gas, and in succession the TiN 19 and the Ti 18 are etched with C2 gas, and the through-hole is filled with metal. Then, a second Al wiring is formed of Al-Cu alloy 121.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多層配線の製造方法に関
し、特にアルミニウムを主体とする多層配線の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multi-layer wiring, and more particularly to a method for manufacturing a multi-layer wiring mainly containing aluminum.

【0002】[0002]

【従来の技術】半導体装置の高集積化、高速化のため、
素子間を接続する配線の微細化及び多層化が進んできて
いる。そのため、配線層間を接続するための、層間絶縁
膜に設けた開口部(以後スルーホール)も微細化される
が、配線層間の絶縁性を保つためあるいは、配線容量の
増加を防ぐため、層間絶縁膜の膜厚は薄くできず、スル
ーホールの大きさと深さの比、いわゆるアスペクト比が
増大してきている。したがって、これまで配線金属を成
長するために用いられてきたスパッタリング法では、ス
ルーホール内に被覆性良く金属を形成することは不可能
となってきている。特に、配線材料として広く使用され
ているアルミニウム合金は被覆性が悪い。
2. Description of the Related Art For higher integration and higher speed of semiconductor devices,
Wiring for connecting elements is becoming finer and multilayered. Therefore, the opening (hereinafter referred to as a through hole) provided in the interlayer insulating film for connecting the wiring layers is also miniaturized. However, in order to maintain the insulation between the wiring layers or to prevent the increase of the wiring capacitance, the interlayer insulation The thickness of the film cannot be reduced, and the so-called aspect ratio, which is the ratio between the size and the depth of the through hole, is increasing. Therefore, it has become impossible to form a metal in the through hole with good coverage by the sputtering method that has been used to grow the wiring metal. In particular, aluminum alloys widely used as wiring materials have poor coverage.

【0003】そこで、アスペクト比の大きなスルーホー
ル内部にも被覆性良く金属が形成できる化学気相成長法
が用いられるようになってきている。通常、金属のハロ
ゲン化物が原料として使用され、最も多く使用されてい
るのが六フッ化タングステン(WF6 )で有り、これ
を、水素あるいはシラン(SiH4 )等で還元してタン
グステンを成長している。
Therefore, a chemical vapor deposition method has been used in which a metal can be formed with good coverage even in a through hole having a large aspect ratio. Usually, a metal halide is used as a raw material, and the most frequently used one is tungsten hexafluoride (WF 6 ), which is reduced with hydrogen or silane (SiH 4 ) to grow tungsten. ing.

【0004】また、この化学気相成長法にも2通り有
り、一つは、シリコンあるいは金属上にのみ成長させシ
リコン酸化膜等の絶縁膜には成長させない、いわゆる選
択成長であり、もう一つは、基板表面全面に成長させる
方法である。
This chemical vapor deposition method also has two types, one is so-called selective growth in which it is grown only on silicon or metal but not on an insulating film such as a silicon oxide film. Is a method of growing the entire surface of the substrate.

【0005】アルミニウム配線間を接続するスルーホー
ルには、200〜300℃と比較的低温で成長できる選
択成長が主に検討されてきているが、アルミニウムに直
接タングステンを成長させるとアルミニウムの表面に3
フッ化アルミニウム(AlF3 )の高抵抗物質が形成さ
れてしまい、接続抵抗を増大させてしまうという問題が
有る。この問題を解決するため、550℃程度の高温で
タングステンを成長することが検討され、VLSIマル
チレベルインターコネクションカンファレンス(VLS
I multilevel interconnect
ion Conference)1989年のローレジ
スタンス サブミクロン シーブィデータングステン
インターレベル ビィア プラグ オン アルミニウム
−カッパー−シリコン(Low−resistance
submicRON CVDW interleve
l Via Plugs on Al−Cu−Si)に
て報告されている。しかし、この方法では高温で成長し
ているため選択性が悪化し、シリコン酸化膜等の絶縁膜
上にもタングステンが成長しやすく、隣り合う配線間で
短絡しやすいという問題と、タングステン成長時の高温
により、第1のアルミニウム配線の一部が欠らくするい
わゆるストレスマイグレーションによる断線が発生しや
すいという問題がある。
Although selective growth has been mainly studied for through holes connecting aluminum wirings at a relatively low temperature of 200 to 300 ° C., when tungsten is directly grown on aluminum, 3 is formed on the surface of aluminum.
There is a problem that a high resistance material of aluminum fluoride (AlF 3 ) is formed, which increases the connection resistance. In order to solve this problem, it has been studied to grow tungsten at a high temperature of about 550 ° C., and the VLSI multi-level interconnection conference (VLS) has been studied.
I multilevel interconnect
Ion Conference) 1989 Low Resistance Submicron Sieve D Tungsten
Inter-level via plug-on aluminum-copper-silicon (Low-resistance
submicRON CVDW interleave
1 Via Plugs on Al-Cu-Si). However, in this method, since the growth is performed at a high temperature, the selectivity is deteriorated, tungsten easily grows on an insulating film such as a silicon oxide film, and a short circuit easily occurs between adjacent wirings. There is a problem that the high temperature easily causes disconnection due to so-called stress migration in which a part of the first aluminum wiring is missing.

【0006】そこで、第1のアルミニウム配線の表面に
タングステンやモリブデン等の高融点金属層を設け、こ
の高融点金属層上に選択的にタングステンを成長する
際、高融点金属層との界面にフッ化物が形成されること
を抑制するという方法も用いられている。
Therefore, a refractory metal layer of tungsten, molybdenum or the like is provided on the surface of the first aluminum wiring, and when tungsten is selectively grown on the refractory metal layer, a fluorine layer is formed at the interface with the refractory metal layer. The method of suppressing the formation of a compound is also used.

【0007】これはたとえば、特開平2−28253号
公報等に記載されている。しかし、この方法においても
層間絶縁膜上に全くタングステンを成長しないようにす
ることは困難であり、タングステンの成長膜厚が厚くな
るほど、層間絶縁膜上にタングステンが粒状に成長し、
隣接する配線間で短絡する原因となるという問題があ
る。
This is described, for example, in JP-A-2-28253. However, even in this method, it is difficult not to grow tungsten on the interlayer insulating film at all, and as the growth film thickness of tungsten increases, tungsten grows in a granular manner on the interlayer insulating film,
There is a problem of causing a short circuit between adjacent wirings.

【0008】そこで、もう一つの方法である基板表面全
面に成長させる方法いわゆるブランケット成長法が注目
される。このブランケット成長を用いた方法を図面を用
いて説明する。図14はその第1の例の主要工程断面図
である。まず、アルミニウムにシリコンや銅を微量に添
加したアルミニウム合金23で第1のアルミニウム配線
を形成後、プラズマCVD法により形成したシリコン酸
化膜(以後プラズマ酸化膜)で層間絶縁膜を形成し、こ
のプラズマ酸化膜24の所望の位置に、第1のアルミニ
ウム配線に達するスルーホールを形成する(図14の分
図A)。次にチタニウム25と窒化チタニウム26をス
パッタリング法により順次形成し、その上に全面にWF
6 とH2 ガスを用い350〜500℃程度の温度で減圧
化学気相成長法によりタングステンを数十nm程度の厚
さに成長する(図14の分図B)。次にアルミニウム、
シリコン、銅合金28をスパッタリング法により成長し
た後、通常のリソグラフィ技術及びドライエッチング技
術を用い所望の形状にパターニングして、アルミニウム
2層配線を形成する(図14の分図C)。
Therefore, another method, that is, a blanket growth method, in which the entire surface of the substrate is grown, is attracting attention. A method using this blanket growth will be described with reference to the drawings. FIG. 14 is a cross-sectional view of main steps of the first example. First, after forming a first aluminum wiring with an aluminum alloy 23 in which a trace amount of silicon or copper is added to aluminum, an interlayer insulating film is formed with a silicon oxide film (hereinafter referred to as a plasma oxide film) formed by a plasma CVD method. A through hole reaching the first aluminum wiring is formed at a desired position in the oxide film 24 (separated diagram A in FIG. 14). Next, titanium 25 and titanium nitride 26 are sequentially formed by a sputtering method, and WF is formed on the entire surface.
6 and H 2 gas are used to grow tungsten to a thickness of about several tens of nm by a low pressure chemical vapor deposition method at a temperature of about 350 to 500 ° C. (division B in FIG. 14). Then aluminum,
After the silicon and copper alloy 28 is grown by the sputtering method, it is patterned into a desired shape by using a normal lithography technique and a dry etching technique to form an aluminum two-layer wiring (division C in FIG. 14).

【0009】図15は第2の例の主要工程断面図であ
る。第1の実施例同様プラズマ酸化膜34の所望の位置
に第1のアルミニウム配線33に達するスルーホールを
形成した後、チタニウム35,窒化チタニウム36を順
次スパッタリング法により形成する(図15の分図
A)。次に全面に減圧化学気相成長法によりタングステ
ン37を0.5〜1.0μmの厚さに形成してスルーホ
ールを完全に埋め込む(図15の分図B)。次に反応性
イオンエッチング法によりプラズマ酸化膜34上のタン
グステン37,窒化チタニウム36,チタニウム35を
エッチング除去する、いわゆるエッチバックを行なう
(図15の分図C)。その後、アルミニウム・シリコン
・銅合金38をスパッタリング法により形成し、これを
所望の形状にパターニングし、アルミニウム2層配線を
形成する(図15の分図D)。
FIG. 15 is a sectional view showing main steps of the second example. After forming a through hole reaching the first aluminum wiring 33 at a desired position of the plasma oxide film 34 as in the first embodiment, titanium 35 and titanium nitride 36 are sequentially formed by a sputtering method (see FIG. ). Next, tungsten 37 is formed to a thickness of 0.5 to 1.0 μm on the entire surface by reduced pressure chemical vapor deposition to completely fill the through holes (separated diagram B in FIG. 15). Then, so-called etch back is performed by etching away the tungsten 37, the titanium nitride 36, and the titanium 35 on the plasma oxide film 34 by the reactive ion etching method (minute diagram C in FIG. 15). After that, an aluminum / silicon / copper alloy 38 is formed by a sputtering method, and this is patterned into a desired shape to form an aluminum two-layer wiring (division D in FIG. 15).

【0010】この第2の例については、前記のVLSI
マルチレベルインターコネクション カンファレンス
(VLSI multilevel intercon
ection conference)1989年の予
稿集113頁から121頁に記載されている。
As for this second example, the VLSI described above is used.
Multi-level interconnection conference (VLSI multilevel intercon
Section conf.) 1989 Proceedings, pages 113 to 121.

【0011】[0011]

【発明が解決しようとする課題】この従来の多層配線の
形成方法において、第2の例のようにタングステン37
を減圧化学気相成長法により成長した後、スルーホール
内部のタングステンのみを残してエッチングしてしまう
場合には、エッチングガスとして、塩素系のガスが使用
される。このエッチング方法として塩素系ガスの有利性
は第51回応用物理学会学術講演会(1990年秋季)
予稿集280−SZD−21に記載されている。一般的
にはまず六フッ化硫黄(SF6)のようなフッ素系のガ
スで、窒化チタニウム36の表面が露出するまで高速度
でタングステン37をエッチングした後塩素系のガスに
切り変えて、平坦性よく窒化チタニウム36,チタニウ
ム35とスルーホール部のタングステン37をエッチン
グする方法がとられている。このエッチングの方法では
最終的なエッチングガスは塩素系であるため、図16の
分図Aに示すようにスルーホール内部が完全に埋め込ま
れていない場合、タングステンのすき間からスルーホー
ル内部のタングステンがエッチングされ、第1のアルミ
ニウム配線が露出され(図16の分図B)腐食してしま
うという問題がある。この問題はスルーホールが微細化
し、アスペクト比が増大するほどタングステンの埋め込
み形状が悪化するため、頻発するようになる。
In this conventional method for forming a multi-layer wiring, as in the second example, tungsten 37 is used.
In the case where the tungsten is grown by the low pressure chemical vapor deposition method and then only the tungsten inside the through hole is left to be etched, a chlorine-based gas is used as the etching gas. The advantage of chlorine gas as the etching method is the 51st Academic Meeting of the Japan Society of Applied Physics (Autumn 1990)
It is described in Proceedings 280-SZD-21. Generally, a fluorine-based gas such as sulfur hexafluoride (SF 6 ) is first used to etch the tungsten 37 at a high speed until the surface of the titanium nitride 36 is exposed, and then switched to a chlorine-based gas to flatten the surface. A method of etching the titanium nitride 36, the titanium 35, and the tungsten 37 in the through hole with good properties is adopted. In this etching method, since the final etching gas is chlorine-based, when the inside of the through hole is not completely filled as shown in FIG. 16A, the tungsten inside the through hole is etched through the gap of the tungsten. Therefore, there is a problem that the first aluminum wiring is exposed (part B in FIG. 16) and corrodes. This problem becomes more frequent as the through holes become finer and the aspect ratio increases and the tungsten filling shape deteriorates.

【0012】また、従来の第1の例においては、エッチ
バックを行なわないが、高アスペクト比のスルーホール
では、タングステン成長の下地膜となる窒化チタニウム
をスパッタリング法で形成しているため、スルーホール
内部での膜厚が薄くなり、タングステン成長時フッ素が
窒化チタニウムの粒界中を拡散し、第1のアルミニウム
配線にまで達してAlF3 の高抵抗物質が形成され接続
抵抗が増大してしまうという問題がある。この問題を解
決するためには窒化チタニウムの膜厚を厚くすると、ス
パッタリング法により形成しているためスルーホール側
壁でオーバーハング形状となり、その後タングステンを
成長すると、図16の分図Aのようにスルーホール内に
空洞ができやすく、信頼性を悪化させてしまう。
Further, in the first conventional example, etching back is not performed, but in a high aspect ratio through hole, since titanium nitride serving as a base film for tungsten growth is formed by the sputtering method, the through hole is formed. The film thickness inside becomes thin, and when tungsten grows, fluorine diffuses in the grain boundaries of titanium nitride and reaches the first aluminum wiring to form a high resistance material of AlF 3 , which increases the connection resistance. There's a problem. In order to solve this problem, if the film thickness of titanium nitride is increased, the film is formed by the sputtering method, which results in an overhang shape on the side wall of the through hole. Then, when tungsten is grown, as shown in FIG. Cavities tend to form in the holes, degrading reliability.

【0013】タングステンを化学気相成長法で形成する
際下地金属層の膜厚がどの程度必要であるかを示すため
に、下地金属層として、チタニウム・タングステン(T
iW)合金を使用した場合のTiW合金膜厚と、スルホ
ール1個あたりの接続抵抗の関係を図17に示す。スル
ーホールの大きさは0.8μm×0.8μmであり深さ
は0.8μmである。
In order to show how much the film thickness of the underlying metal layer is required when forming tungsten by the chemical vapor deposition method, titanium tungsten (T) is used as the underlying metal layer.
FIG. 17 shows the relationship between the TiW alloy film thickness when the iW) alloy is used and the connection resistance per through hole. The size of the through hole is 0.8 μm × 0.8 μm and the depth is 0.8 μm.

【0014】TiW合金の膜厚が100nmでは500
〜700Ω程度の小さな安定した接続抵抗値を示すが、
50nm以下では1Ω以上の大きな値となり、安定して
いない。この傾向は、TiW膜厚が薄くなるほど顕著で
ある。
When the thickness of the TiW alloy is 100 nm, it is 500.
Shows a small and stable connection resistance value of ~ 700Ω,
When it is 50 nm or less, it becomes a large value of 1 Ω or more and is not stable. This tendency is more remarkable as the TiW film thickness becomes thinner.

【0015】図18にスルーホールの深さ(h)とスル
ーホールの大きさ(φ)の比(h/φ)つまりアスペク
ト比と、スパッタリング法により形成したTiW合金の
膜厚(a)と、スルーホール底でのTiW合金の膜厚
(b)との比(b/a)つまりステップカバレジの関係
を示す。φ=0.8μm,h=0.8μmのスルーホー
ルではステップカバレジ(b/a)は12%程度であ
り、100nmの厚さにスパッタリングした場合、スル
ーホール底部で12nm、50nmスパッタした場合で
6nmである。つまり、スルーホール底で、10nm程
度以上の下地金属層の膜厚が無いと、第1のアルミニウ
ム配線のスルーホール部はWF6 によりフッ化され接続
抵抗が増大していると思われる。したがって、スルーホ
ール底に10nm以上の下地金属層を形成するには、ア
スペクト比(h/φ)が大きいスルーホールほど、大き
な膜厚の下地金属層をスパッタリング法により形成する
必要があり、アスペクト比(h/φ)が1.5では15
0nm程度の下地金属層が必要となる。その上に化学気
相成長法によりタングステンを成長する際、スルーホー
ル側壁でオーバーハング形状となり、スルーホール内に
すき間が発生し、信頼性を低下させるだけでなく、エッ
チバックを行わない場合、第2のアルミニウム配線の膜
厚が厚くなり、その上に形成するパッシベーション膜の
被覆性が悪化したり、さらにその上に第3のアルミニウ
ム配線を形成する場合、層間絶縁膜の平坦化が困難にな
るという問題点がある。
FIG. 18 shows the ratio (h / φ) of the depth (h) of the through hole to the size (φ) of the through hole, that is, the aspect ratio, and the film thickness (a) of the TiW alloy formed by the sputtering method. The relationship (b / a) with the film thickness (b) of the TiW alloy at the bottom of the through hole, that is, the step coverage is shown. The step coverage (b / a) is about 12% in a through hole of φ = 0.8 μm and h = 0.8 μm, and when sputtered to a thickness of 100 nm, 12 nm at the bottom of the through hole and 6 nm when sputtered to 50 nm. Is. In other words, if the thickness of the underlying metal layer is not more than about 10 nm at the bottom of the through hole, it is considered that the through hole portion of the first aluminum wiring is fluorinated by WF 6 and the connection resistance is increased. Therefore, in order to form a base metal layer having a thickness of 10 nm or more on the bottom of the through hole, it is necessary to form a base metal layer having a larger film thickness by a sputtering method for a through hole having a larger aspect ratio (h / φ). 15 when (h / φ) is 1.5
A base metal layer having a thickness of about 0 nm is required. When tungsten is grown on it by chemical vapor deposition, an overhang shape is formed on the sidewall of the through hole, and a gap is generated in the through hole, which not only lowers the reliability but also does not etch back. The film thickness of the second aluminum wiring becomes thick, the coverage of the passivation film formed thereon deteriorates, and when the third aluminum wiring is further formed thereon, it becomes difficult to flatten the interlayer insulating film. There is a problem.

【0016】[0016]

【課題を解決するための手段】本発明の多層配線の製造
方法では、第1のアルミニウム配線と第2のアルミニウ
ム配線を接続する層間絶縁膜に設けた開口部内に金属の
ハロゲン化物を用いた化学気相成長法による全面成長法
で金属を成長する工程、場合によっては、この金属を全
面エッチングし、層間絶縁膜に設けた開口部内のみに残
す工程を含む多層配線の製造方法において、第1のアル
ミニウム配線の少なくとも上層にアルミニウム以外の金
属が積層されているという特徴を有している。
In the method of manufacturing a multilayer wiring according to the present invention, a chemical method using a metal halide in an opening formed in an interlayer insulating film connecting the first aluminum wiring and the second aluminum wiring is used. In a method of manufacturing a multilayer wiring, which includes a step of growing a metal by a full-face growth method using a vapor-phase growth method, and in some cases, a step of completely etching the metal and leaving it only in an opening provided in an interlayer insulating film, It has a feature that a metal other than aluminum is laminated on at least an upper layer of the aluminum wiring.

【0017】[0017]

【実施例】次に本発明について図面を用いて説明する。
図1乃至図7は本発明の一実施例の主要工程断面図であ
る。
The present invention will be described below with reference to the drawings.
1 to 7 are cross-sectional views of main steps of one embodiment of the present invention.

【0018】まず、素子が形成されシリコン酸化膜2で
表面が覆われたシリコン基板1上にチタニウム(Ti)
3を10〜100nm,窒化チタニウム(TiN)4を
50〜200nm,アルミニウムに0.5〜3%程度の
銅を添加したAl−Cu合金5を300〜1000n
m,チタニウム・タングステン(TiW)合金6をスパ
ッタリング法により順次形成する(図1)。Ti3はシ
リコン基板1との接続抵抗を下げるためのものであり、
TiN4はシリコン基板1とAl−Cu合金5との反応
防止のためのものである。Al−Cu合金5とTiW合
金6は大気中にさらすことなく続けてスパッタリングす
るのが望ましい。というのはAl−Cu合金5とTiW
合金6との接続抵抗を最も小さくすることができるため
である。
First, titanium (Ti) is formed on a silicon substrate 1 on which elements are formed and whose surface is covered with a silicon oxide film 2.
3 to 10 to 100 nm, titanium nitride (TiN) 4 to 50 to 200 nm, and Al to Cu alloy 5 in which about 0.5 to 3% of copper is added to aluminum to 300 to 1000 n.
m, titanium-tungsten (TiW) alloy 6 is sequentially formed by the sputtering method (FIG. 1). Ti3 is for reducing the connection resistance with the silicon substrate 1,
TiN 4 is for preventing the reaction between the silicon substrate 1 and the Al—Cu alloy 5. It is desirable that the Al—Cu alloy 5 and the TiW alloy 6 be continuously sputtered without being exposed to the atmosphere. Because Al-Cu alloy 5 and TiW
This is because the connection resistance with the alloy 6 can be minimized.

【0019】次にこれらTi3,TiN4,Al−Cu
合金5,TiW合金6を所望の配線形状にパターニング
した後、(図2)、プラズマ酸化膜7で層間絶縁膜を形
成し、このプラズマ酸化膜7の所望の位置にTiW合金
6に達するスルーホールを形成する(図3)。
Next, these Ti3, TiN4 and Al-Cu
After patterning the alloy 5 and the TiW alloy 6 into a desired wiring shape (FIG. 2), an interlayer insulating film is formed with a plasma oxide film 7, and a through hole reaching the TiW alloy 6 at a desired position of the plasma oxide film 7 is formed. Are formed (FIG. 3).

【0020】次にアルゴン(Ar)ガスを用いた逆スパ
ッタエッチング法により、シリコン酸化膜が10〜50
nm程度エッチングされる条件にて、シリコン基板の表
面をエッチングした後、再度TiW合金8を10〜20
0nmの厚さにスパッタリングする(図4)。
Next, the silicon oxide film is removed by 10 to 50 by a reverse sputter etching method using argon (Ar) gas.
After etching the surface of the silicon substrate under the condition that the TiW alloy 8 is etched by about 20 nm, the TiW alloy 8 is reapplied to
Sputter to a thickness of 0 nm (Fig. 4).

【0021】次に六フッ化タングステン(WF6 )を水
素(H2)で還元し、TiW合金8にタングステン9を
50〜300nmの厚さに形成する。この時WF6 を1
に対しH2 は15〜35を流し他にArを加えて20〜
40Torr程度の圧力とし、350〜450℃程度の
温度で行なうと、TiW合金8上に被覆性良くタングス
テン9が成長する(図5)。
Next, tungsten hexafluoride (WF 6 ) is reduced with hydrogen (H 2 ) to form tungsten 9 on the TiW alloy 8 to a thickness of 50 to 300 nm. WF 6 at this time
On the other hand, H 2 flows from 15 to 35, and Ar is added to 20 to 20
When the pressure is set to about 40 Torr and the temperature is set to about 350 to 450 ° C., the tungsten 9 grows on the TiW alloy 8 with good coverage (FIG. 5).

【0022】次いで、Al−Cu合金10を再度0.4
〜2.0μmの厚さにスパッタリング法により形成する
(図6)。タングステン9とAl−Cu合金10は大気
にさらすことなく、形成したほうが接続抵抗は低下し望
ましい。
Next, the Al--Cu alloy 10 is added again to 0.4.
It is formed by a sputtering method to have a thickness of ˜2.0 μm (FIG. 6). It is desirable that the tungsten 9 and the Al—Cu alloy 10 are formed without being exposed to the air because the connection resistance is reduced.

【0023】次にAl−Cu合金10,タングステン
9,TiW合金8を所望の形状にパターニングし、その
後400〜500℃の温度で5〜30分程度の熱処理を
行ないアルミニウム2層配線を完成する(図7)。
Next, the Al--Cu alloy 10, tungsten 9, and TiW alloy 8 are patterned into a desired shape, and then heat treatment is performed at a temperature of 400 to 500 ° C. for about 5 to 30 minutes to complete an aluminum two-layer wiring ( (Fig. 7).

【0024】次に、本発明の別の実施例について図面を
用いて説明する。図8乃至図13はその主要工程断面図
である。一実施例同様シリコン酸化膜12で覆われたシ
リコン基板11上にTi13,TiN14,Al−Cu
15,TiW16の積層構造にて第1のアルミニウム配
線を形成した後、プラズマ酸化膜17で層間絶縁膜を形
成し、このプラズマ酸化膜17の所望の位置にTiW1
6に達するスルーホールを形成する(図8)。
Next, another embodiment of the present invention will be described with reference to the drawings. 8 to 13 are sectional views of the main steps. Similar to the embodiment, Ti 13, TiN 14, Al-Cu are formed on the silicon substrate 11 covered with the silicon oxide film 12.
After forming the first aluminum wiring in the laminated structure of 15 and TiW16, an interlayer insulating film is formed by the plasma oxide film 17, and the TiW1 film is formed at a desired position of the plasma oxide film 17.
A through hole reaching 6 is formed (FIG. 8).

【0025】次にArガスを用いた逆スパッタエッチン
グ法によりシリコン基板表面をエッチングし、スルーホ
ール内に露出したTiW16の表面の酸化膜層を除去し
た後、Ti18を10〜100nm,TiN19を10
〜200nmの厚さにスパッタリング法により形成する
(図9)。
Next, the surface of the silicon substrate is etched by a reverse sputter etching method using Ar gas to remove the oxide film layer on the surface of TiW16 exposed in the through holes. Then, Ti18 is 10 to 100 nm and TiN19 is 10 nm.
It is formed by a sputtering method to have a thickness of 200 nm (FIG. 9).

【0026】次にWF6 を水素で還元したいわゆる水素
還元法によりタングステン20を0.2〜1.0μmの
厚さに形成して、スルーホール内を完全に埋め込む(図
10)。したがって、タングステン20の成長膜厚は、
スルーホールの大きさ(径)の2分の1よりも若干大き
くする。次にSF6 ガスを用いた反応性イオンエッチン
グにより、TiN19の表面が露出するまでタングステ
ン20を全面エッチングした後、引き続きエッチングガ
スを塩素(Cl2 )に切り変えて、プラズマ酸化膜17
の表面が露出するまでTiN19とTi18を全面エッ
チングし、除去する(図11)。その後、Al−Cu合
金121を0.4〜2.0μmの厚さにスパッタリング
法により形成し(図12)、このAl−Cu合金121
を所望の形状にパターニングし、400〜500℃の温
度で5〜30分程度の熱処理を行ない、アルミニウム2
層配線を完成する(図13)。
[0026] Next, a tungsten 20 to a thickness of 0.2~1.0μm by the so-called hydrogen reduction method using reducing WF 6 with hydrogen, completely fill the through hole (Figure 10). Therefore, the grown film thickness of tungsten 20 is
Make it slightly larger than half the size (diameter) of the through hole. Next, the tungsten 20 is entirely etched by reactive ion etching using SF 6 gas until the surface of the TiN 19 is exposed, and then the etching gas is changed to chlorine (Cl 2 ) to remove the plasma oxide film 17
The TiN19 and Ti18 are entirely etched and removed until the surface of is exposed (FIG. 11). After that, an Al-Cu alloy 121 is formed to a thickness of 0.4 to 2.0 μm by a sputtering method (FIG. 12).
Is patterned into a desired shape, and heat treatment is performed at a temperature of 400 to 500 ° C. for about 5 to 30 minutes.
The layer wiring is completed (FIG. 13).

【0027】本実施例では、微細スルーホールにおい
て、スパッタリング法により形成したTi18,TiN
19の若干のオーバーハング形状を反映し、タングステ
ン20にスルーホール部で若干すき間が形成されること
があるが、その後、タングステン20,TiN19,T
i18を反応性イオンエッチング法でエッチバックを行
なっても第1のアルミニウム配線上にTiW16がある
ため、Al−Cu合金15が露出することは無く、塩素
ガスでAl−Cu合金が腐食するという問題は全く無
い。
In this embodiment, Ti18 and TiN formed by the sputtering method in the fine through holes.
A slight gap may be formed in the tungsten 20 at the through-hole portion, reflecting the slight overhang shape of No. 19, but after that, the tungsten 20, TiN 19, T
Even if i18 is etched back by the reactive ion etching method, since TiW16 is present on the first aluminum wiring, the Al—Cu alloy 15 is not exposed and the chlorine gas corrodes the Al—Cu alloy. There is no.

【0028】なお、上述の2つの実施例における第1の
アルミニウム配線の上層金属はTiWであり、タングス
テンを全面成長させる際の下地層はTiWやTiNであ
ったがこれらの金属はTiW,TiNに限る必要はな
く、ハロゲンと反応して高抵抗物質を作ることのない金
属であれば良い。たとえばTiWやTiNの他、タング
ステン(W),モリブデン(Mo),タングステンシリ
サイドやモリブデンシリサイド等の高融点金属シリサイ
ドが良い。また、第1のアルミニウム配線の上層金属を
アルミニウム又はアルミニウム合金上に形成する方法と
しては、反応ガスを使用していないためアルミニウムの
表面を清浄に保ったまま形成できるスパッタリング法が
望ましく、特にアルミニウム又はアルミニウム合金形成
後大気にさらすことなく引き続きスパッタリング法によ
り形成すればアルミニウムの表面が酸化されるのを防ぐ
ことができこの界面での接続抵抗は小さく安定して形成
できる。また、金属ハロゲン化物を原料とした化学気相
成長法により金属を全面成長する際、必ずしも下地金属
層が必要なわけではなく、下地金属層が無くとも全面成
長は可能であるが、化学気相成長法で成長した金属は層
間絶縁膜との密着性が悪いため被れやすい。この被れを
防ぐために、スパッタリング法により層間絶縁膜との密
着性良く下地金属層を形成した方が良い。この下地金属
層の膜厚としては、5〜50nm程度が良い。というの
は5nmより薄い場合、層間絶縁膜との密着性を完全に
改善することはできない。特にスルーホールの側壁での
密着性が悪く、50nmより厚い場合、スルーホール側
壁でオーバーハング形状となり、その後、化学気相成長
法によりタングステン等を成長した際、スルーホール内
部にすき間が形成されてしまい信頼性を悪化させてしま
うためである。したがって、アスペクト比が0.8以上
の微細スルーホールではスパッタリング法により下地金
属層を50nmの厚さに形成してもスルーホール底で1
0nm以下の膜厚しかないことより、アスペクト比が
0.8以上のスルーホールで特に本発明の効果が大き
い。
The upper layer metal of the first aluminum wiring in the above-mentioned two embodiments was TiW, and the underlying layer for growing the entire surface of tungsten was TiW or TiN, but these metals were TiW or TiN. There is no need to limit it, and any metal that does not react with halogen to form a high resistance substance may be used. For example, in addition to TiW and TiN, tungsten (W), molybdenum (Mo), refractory metal silicide such as tungsten silicide or molybdenum silicide is preferable. Further, as a method for forming the upper layer metal of the first aluminum wiring on aluminum or an aluminum alloy, a sputtering method which can form while keeping the surface of aluminum clean because no reaction gas is used is preferable. If the aluminum alloy is formed by the sputtering method without being exposed to the air after formation, it is possible to prevent the surface of aluminum from being oxidized and the connection resistance at this interface is small and stable. Further, when a metal is entirely grown by a chemical vapor deposition method using a metal halide as a raw material, an underlayer metal layer is not always necessary, and the entire surface growth is possible without the underlayer metal layer. The metal grown by the growth method has poor adhesion to the interlayer insulating film and is easily covered. In order to prevent this covering, it is better to form the underlying metal layer with good adhesion to the interlayer insulating film by the sputtering method. The thickness of this underlying metal layer is preferably about 5 to 50 nm. If the thickness is less than 5 nm, the adhesion with the interlayer insulating film cannot be completely improved. In particular, when the adhesion on the side wall of the through hole is poor and is thicker than 50 nm, an overhang shape is formed on the side wall of the through hole, and when tungsten or the like is subsequently grown by the chemical vapor deposition method, a gap is formed inside the through hole. This is because the reliability is deteriorated. Therefore, in the case of a fine through hole having an aspect ratio of 0.8 or more, even if the underlying metal layer is formed to a thickness of 50 nm by the sputtering method, it is 1 at the bottom of the through hole.
Since the film thickness is only 0 nm or less, the effect of the present invention is particularly large in the through hole having the aspect ratio of 0.8 or more.

【0029】上述した本発明の実施例ではWF6 ガスを
原料ガスとしてタングステンを成長しているが、タング
ステンに限る必要は無く、他の金属でも良い。たとえば
MoF6 ガスを原料ガスとしてMoを成長する方法等が
有り、望ましくはフッ化物を原料ガスとして使用したほ
うがより良い。というのは、塩化物を原料として金属を
成長することもできるが、成長した金属内に塩素が残り
やすく、その上にアルミニウム合金を被着した場合、塩
素によりアルミニウムが腐食することがあるからであ
る。しかし、必ずしも、塩化物が使用できないわけでは
無く、四塩化チタニウム(TiCl4 )と窒素あるいは
アンモニア(NH3 )を原料ガスとして、プラズマを用
いた化学気相成長法により形成した窒化チタニウム等を
用いることも可能である。
In the above-described embodiment of the present invention, tungsten is grown using WF 6 gas as the source gas, but it is not limited to tungsten and other metals may be used. For example, there is a method of growing Mo using MoF 6 gas as a raw material gas, and it is more preferable to use fluoride as a raw material gas. It is possible to grow a metal using chloride as a raw material, but chlorine tends to remain in the grown metal, and if an aluminum alloy is deposited on it, chlorine may corrode aluminum. is there. However, it is not always the case that chloride cannot be used, and titanium nitride or the like formed by chemical vapor deposition using plasma is used with titanium tetrachloride (TiCl 4 ) and nitrogen or ammonia (NH 3 ) as source gases. It is also possible.

【0030】[0030]

【発明の効果】以上説明したように本発明の多層配線の
製造方法では、第1のアルミニウム配線の少なくとも上
層にアルミニウム以外の金属層を設けているため、層間
絶縁膜に設けたスルーホール内に金属ハロゲン化物を原
料とした化学気相成長法による全面成長で金属を成長し
ても、第1のアルミニウム配線のアルミニウムがハロゲ
ンと反応することを防ぐことができ、スルーホールでの
接続抵抗を小さく安定して形成することができる。
As described above, in the method for manufacturing a multilayer wiring according to the present invention, since the metal layer other than aluminum is provided at least on the upper layer of the first aluminum wiring, the through hole provided in the interlayer insulating film is provided. Even if the metal is grown by the full-scale growth by the chemical vapor deposition method using the metal halide as a raw material, it is possible to prevent the aluminum of the first aluminum wiring from reacting with the halogen and reduce the connection resistance in the through hole. It can be stably formed.

【0031】図19に本発明の一実施例により形成した
アルミニウム2層配線のスルーホール1個あたりの接続
抵抗とタングステンを化学気相成長する際の下地金属層
としてのTiW合金の膜厚との関係を示す。TiW合金
の膜厚は10〜100nmの間でほぼ同じ接続抵抗値を
示し安定している。したがって、下地金属層の膜厚は1
0nm程度で良いので、アスペクト比が1以上の微細な
スルーホールでも下地金属層がオーバーハング形状とな
ることはなく、その上に形成したタングステンの被覆形
状が良いので、さらにその上にアルミニウム合金を形成
しても被覆性を良くでき、アルミニウムが断線すること
はなく、またタングステンでスルーホールを埋込んでも
すき間が入ることはなく信頼性を低下させるという問題
は無い。
FIG. 19 shows the connection resistance per through hole of the aluminum two-layer wiring formed according to the embodiment of the present invention and the film thickness of the TiW alloy as the underlying metal layer in the chemical vapor deposition of tungsten. Show the relationship. The film thickness of the TiW alloy is stable, showing almost the same connection resistance value in the range of 10 to 100 nm. Therefore, the thickness of the underlying metal layer is 1
Since a thickness of about 0 nm is sufficient, the underlying metal layer does not have an overhang shape even in a fine through hole having an aspect ratio of 1 or more, and the tungsten coating shape formed thereon is good. Even if it is formed, the covering property can be improved, the aluminum is not broken, and even if the through hole is filled with tungsten, there is no gap and there is no problem of lowering the reliability.

【0032】さらに、化学気相成長法で形成したタング
ステンをエッチバックを行なう場合において、たとえス
ルーホール部にすき間があいていたとしても第1のアル
ミニウム配線のアルミニウムが露出するのを防ぐことが
できるので、塩素系のガスにアルミニウムがさらされ、
アルミニウムが腐食してしまうことが無く、安定したス
ルーホールの接続を可能とするという効果もある。
Further, when etching back the tungsten formed by the chemical vapor deposition method, even if there is a gap in the through hole, it is possible to prevent the aluminum of the first aluminum wiring from being exposed. So, aluminum is exposed to chlorine gas,
There is also an effect that aluminum can be prevented from being corroded and stable through-hole connection can be achieved.

【0033】また、化学気相成長により金属を全面成長
する際の下地金属層の膜厚を薄くすることができるの
で、エッチバックも容易になり、エッチバックを行なわ
ない場合のアルミニウム配線の膜厚も薄くなるので、そ
の上に形成するパッシベーション膜の被覆性も良く信頼
性を低下させることは無い。さらに、第3層目以後のア
ルミニウム配線を形成する際層間絶縁膜の平坦化が安易
となり、本発明を用いることにより、アルミニウム3層
配線以上の製造も容易となる。
Further, since the film thickness of the underlying metal layer when the metal is entirely grown by chemical vapor deposition can be made thin, the etching back becomes easy, and the film thickness of the aluminum wiring when the etching back is not performed. Since the thickness becomes thin, the coverage of the passivation film formed thereon is good and the reliability is not lowered. Furthermore, the flattening of the interlayer insulating film is facilitated when forming the aluminum wiring of the third and subsequent layers, and the use of the present invention facilitates the manufacture of aluminum three-layer wiring or more.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の製造方法による製造工程の
特徴を示す断面図である。
FIG. 1 is a cross-sectional view showing the features of a manufacturing process according to a manufacturing method of an embodiment of the present invention.

【図2】本発明の一実施例の製造方法による製造工程の
他の特徴を示す断面図である。
FIG. 2 is a cross-sectional view showing another feature of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図3】本発明の一実施例の製造方法による製造工程の
さらに他の特徴を示す断面図である。
FIG. 3 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図4】本発明の一実施例の製造方法による製造工程の
さらに他の特徴を示す断面図である。
FIG. 4 is a sectional view showing still another feature of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図5】本発明の一実施例の製造方法による製造工程の
さらに他の特徴を示す断面図である。
FIG. 5 is a cross-sectional view showing still another characteristic of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図6】本発明の一実施例の製造方法による製造工程の
さらに他の特徴を示す断面図である。
FIG. 6 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図7】本発明の一実施例の製造方法による製造工程の
さらに他の特徴を示す断面図である。
FIG. 7 is a cross-sectional view showing still another characteristic of the manufacturing process according to the manufacturing method of the embodiment of the present invention.

【図8】本発明の他の実施例の製造方法による製造工程
の特徴を示す断面図である。
FIG. 8 is a cross-sectional view showing the features of a manufacturing process according to a manufacturing method of another embodiment of the present invention.

【図9】本発明の他の実施例の製造方法による製造工程
の他の特徴を示す断面図である。
FIG. 9 is a cross-sectional view showing another feature of the manufacturing process according to the manufacturing method of another embodiment of the present invention.

【図10】本発明の他の実施例の製造方法による製造工
程のさらに他の特徴を示す断面図である。
FIG. 10 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of another embodiment of the present invention.

【図11】本発明の他の実施例の製造方法による製造工
程のさらに他の特徴を示す断面図である。
FIG. 11 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of another embodiment of the present invention.

【図12】本発明の他の実施例の製造方法による製造工
程のさらに他の特徴を示す断面図である。
FIG. 12 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of another embodiment of the present invention.

【図13】本発明の他の実施例の製造方法による製造工
程のさらに他の特徴を示す断面図である。
FIG. 13 is a cross-sectional view showing still another feature of the manufacturing process according to the manufacturing method of another embodiment of the present invention.

【図14】従来の製造方法の主要工程断面図である。FIG. 14 is a cross-sectional view of main steps of a conventional manufacturing method.

【図15】従来の製造方法の主要工程断面図である。FIG. 15 is a cross-sectional view of main steps of a conventional manufacturing method.

【図16】従来例の問題点を説明するための断面図であ
る。
FIG. 16 is a cross-sectional view for explaining the problems of the conventional example.

【図17】従来例のTiW合金膜厚に対するスルーホー
ル1個あたりの接続抵抗値を示すグラフである。
FIG. 17 is a graph showing a connection resistance value per through hole with respect to a TiW alloy film thickness in a conventional example.

【図18】スルーホールのアスペクト比に対するTiW
合金のステップカバレジを示すグラフである。
FIG. 18: TiW vs. aspect ratio of through hole
It is a graph which shows the step coverage of an alloy.

【図19】本発明の実施例によるTiW合金膜厚に対す
るスルーホール1個あたりの接続抵抗値を示すグラフで
ある。
FIG. 19 is a graph showing a connection resistance value per through hole with respect to a TiW alloy film thickness according to an example of the present invention.

【符号の説明】[Explanation of symbols]

1,11,21,31,41 シリコン基板 2,12,22,32,42 シリコン酸化膜 3,13,18,25,35,45 チタニウム 4,14,19,26,36,46 窒化チタニウム 5,10,15,121 Al−Cu合金 6,8,16 TiW合金 7,17,24,34,44 プラズマ酸化膜 9,20,27,37,47 タングステン 23,28,33,38,43 Al−Si−Cu合
1,11,21,31,41 Silicon substrate 2,12,22,32,42 Silicon oxide film 3,13,18,25,35,45 Titanium 4,14,19,26,36,46 Titanium nitride 5, 10,15,121 Al-Cu alloy 6,8,16 TiW alloy 7,17,24,34,44 Plasma oxide film 9,20,27,37,47 Tungsten 23,28,33,38,43 Al-Si -Cu alloy

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 第1のアルミニウム配線を形成する工
程、層間絶縁膜を形成する工程、前記層間絶縁膜に前記
第1のアルミニウム配線に達する開口部を形成する工
程、および金属のハロゲン化物を原料とする化学気相成
長法により金属を全面成長する工程を含む多層配線の製
造方法において、前記第1のアルミニウム配線の少なく
とも上層にアルミニウム以外の金属が積層されているこ
とを特徴とする多層配線の製造方法。
1. A step of forming a first aluminum wiring, a step of forming an interlayer insulating film, a step of forming an opening reaching the first aluminum wiring in the interlayer insulating film, and a metal halide as a raw material. In the method for producing a multi-layer wiring including the step of entirely growing a metal by the chemical vapor deposition method, a metal other than aluminum is laminated on at least an upper layer of the first aluminum wiring. Production method.
【請求項2】 第1のアルミニウム配線を形成する工
程、層間絶縁膜を形成する工程、前記層間絶縁膜に前記
第1のアルミニウム配線に達する開口部を形成する工
程、金属のハロゲン化物を原料とする化学気相成長法に
より金属を全面成長する工程、および前記全面成長した
金属をドライエッチングにより全面エッチングする工程
を含む多層配線の製造方法において、前記第1のアルミ
ニウム配線の少なくとも上層にアルミニウム以外の金属
が積層されていることを特徴とする多層配線の製造方
法。
2. A step of forming a first aluminum wiring, a step of forming an interlayer insulating film, a step of forming an opening in the interlayer insulating film reaching the first aluminum wiring, and using a metal halide as a raw material. In the method for producing a multilayer wiring, which includes a step of completely growing a metal by chemical vapor deposition and a step of completely etching the completely grown metal by dry etching, at least an upper layer of the first aluminum wiring is made of a material other than aluminum. A method of manufacturing a multi-layer wiring, comprising laminating metals.
【請求項3】 前記ドライエッチングにおいて、塩素系
ガスでエッチングを行なう工程を含むことを特徴とする
請求項2記載の多層配線の製造方法。
3. The method for manufacturing a multilayer wiring according to claim 2, wherein the dry etching includes a step of etching with a chlorine-based gas.
【請求項4】 前記金属ハロゲン化物を原料とした化学
気相成長法により金属を全面成長する際、スパッタリン
グ法により形成した下地金属層があることを特徴とする
請求項1または請求項3記載の多層配線の製造方法。
4. A base metal layer formed by a sputtering method when a metal is entirely grown by a chemical vapor deposition method using the metal halide as a raw material, and there is a base metal layer. Manufacturing method of multilayer wiring.
【請求項5】 前記第1のアルミニウム配線の少なくと
も上層に積層するアルミニウム以外の金属をスパッタリ
ング法により形成することを特徴とする請求項1または
請求項3記載の多層配線の製造方法。
5. The method for manufacturing a multilayer wiring according to claim 1, wherein a metal other than aluminum, which is laminated on at least an upper layer of the first aluminum wiring, is formed by a sputtering method.
【請求項6】 前記第1のアルミニウム配線の少なくと
も上層に積層するアルミニウム以外の金属をスパッタリ
ング法により形成する際、アルミニウム又はアルミニウ
ム合金を形成後大気にさらすことなく引き続いて行なう
ことを特徴とする請求項5記載の多層配線の製造方法。
6. The method of forming a metal other than aluminum to be laminated on at least an upper layer of the first aluminum wiring by a sputtering method, after the aluminum or aluminum alloy is formed, without exposing to the atmosphere. Item 6. A method for manufacturing a multilayer wiring according to Item 5.
【請求項7】 前記第1のアルミニウム配線の少なくと
も上層に積層するアルミニウム以外の金属の最上層がハ
ロゲンと反応して高抵抗物質を作ることがない金属であ
ることを特徴とする請求項1または請求項2記載の多層
配線の製造方法。
7. The uppermost layer of a metal other than aluminum laminated on at least an upper layer of the first aluminum wiring is a metal which does not react with halogen to form a high resistance substance. The method for manufacturing a multilayer wiring according to claim 2.
【請求項8】 前記金属ハロゲン化物を原料とした化学
気相成長により金属を全面成長する際の下地金属層及び
最上層がハロゲンと反応して高抵抗物質を作ることがな
い金属であることを特徴とする請求項4記載の多層配線
の製造方法。
8. The metal underlayer and the uppermost layer when a metal is entirely grown by chemical vapor deposition using the metal halide as a raw material are metals that do not react with halogen to form a high resistance substance. The method for manufacturing a multilayer wiring according to claim 4, which is characterized in that.
【請求項9】 前記金属ハロゲン化物が六フッ化タング
ステン(WF6 )又は六フッ化モリブデン(MoF6
であることを特徴とする請求項1または請求項2記載の
多層配線の製造方法。
9. The metal halide is tungsten hexafluoride (WF 6 ) or molybdenum hexafluoride (MoF 6 ).
The method for manufacturing a multilayer wiring according to claim 1 or 2, wherein
【請求項10】 前記金属ハロゲン化物を原料とした化
学気相成長により金属を成長させる際の下地金属層の厚
さが5〜50nmであることを特徴とする請求項4記載
の多層配線の製造方法。
10. The manufacturing method of multilayer wiring according to claim 4, wherein the thickness of the underlying metal layer when the metal is grown by chemical vapor deposition using the metal halide as a raw material is 5 to 50 nm. Method.
【請求項11】 前記層間絶縁膜に形成した開口部の大
きさ(φ)と深さ(h)の比(h/φ)が0.8以上で
あることを特徴とする請求項10記載の多層配線の製造
方法。
11. The ratio (h / φ) between the size (φ) and the depth (h) of the opening formed in the interlayer insulating film is 0.8 or more. Manufacturing method of multilayer wiring.
JP3253254A 1991-10-01 1991-10-01 Manufacturing method of multilayer wiring Expired - Lifetime JP2830540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3253254A JP2830540B2 (en) 1991-10-01 1991-10-01 Manufacturing method of multilayer wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3253254A JP2830540B2 (en) 1991-10-01 1991-10-01 Manufacturing method of multilayer wiring

Publications (2)

Publication Number Publication Date
JPH0594990A true JPH0594990A (en) 1993-04-16
JP2830540B2 JP2830540B2 (en) 1998-12-02

Family

ID=17248717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3253254A Expired - Lifetime JP2830540B2 (en) 1991-10-01 1991-10-01 Manufacturing method of multilayer wiring

Country Status (1)

Country Link
JP (1) JP2830540B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500830A (en) * 1999-05-19 2003-01-07 インフィニオン テクノロジーズ ノース アメリカ コーポレイション Tungsten filled deep trench
JP2005317948A (en) * 2004-03-30 2005-11-10 Ricoh Co Ltd Reference voltage generating circuit
US7312515B2 (en) 2003-06-11 2007-12-25 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7358592B2 (en) 2004-03-02 2008-04-15 Ricoh Company, Ltd. Semiconductor device
JP2009130323A (en) * 2007-11-28 2009-06-11 Kyocera Corp Method of manufacturing wiring board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206852A (en) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol Manufacture of semiconductor device
JPS6343349A (en) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd Multilayer thin-film interconnection
JPH01243431A (en) * 1988-01-20 1989-09-28 Philips Gloeilampenfab:Nv Method of forming electrical contact in lower structure constituting part of electronic device
JPH03198364A (en) * 1989-12-26 1991-08-29 Nec Corp Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206852A (en) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol Manufacture of semiconductor device
JPS6343349A (en) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd Multilayer thin-film interconnection
JPH01243431A (en) * 1988-01-20 1989-09-28 Philips Gloeilampenfab:Nv Method of forming electrical contact in lower structure constituting part of electronic device
JPH03198364A (en) * 1989-12-26 1991-08-29 Nec Corp Manufacture of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500830A (en) * 1999-05-19 2003-01-07 インフィニオン テクノロジーズ ノース アメリカ コーポレイション Tungsten filled deep trench
US7312515B2 (en) 2003-06-11 2007-12-25 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7718502B2 (en) 2003-06-11 2010-05-18 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7358592B2 (en) 2004-03-02 2008-04-15 Ricoh Company, Ltd. Semiconductor device
JP2005317948A (en) * 2004-03-30 2005-11-10 Ricoh Co Ltd Reference voltage generating circuit
JP2009130323A (en) * 2007-11-28 2009-06-11 Kyocera Corp Method of manufacturing wiring board

Also Published As

Publication number Publication date
JP2830540B2 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
JP2655213B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
JP2660359B2 (en) Semiconductor device
JP2533414B2 (en) Wiring connection structure of semiconductor integrated circuit device and manufacturing method thereof
JP2906873B2 (en) Manufacturing method of gold wiring
US5278448A (en) Semiconductor device and method of fabricating the same
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP3244058B2 (en) Method for manufacturing semiconductor device
JP2000306997A (en) Semiconductor device having barrier metal layer and fabrication thereof
JP2830540B2 (en) Manufacturing method of multilayer wiring
JPH09283624A (en) Manufacture of semiconductor device
JPH07135186A (en) Manufacture of semiconductor device
JPH07254642A (en) Multilayer wiring structure and fabrication thereof
US6083830A (en) Process for manufacturing a semiconductor device
JP3109269B2 (en) Method for manufacturing semiconductor device
JPH0666286B2 (en) Method for forming silicon-containing metal film
JPH05102152A (en) Semiconductor device
JP2590714B2 (en) Method for manufacturing semiconductor device
JP3339901B2 (en) Semiconductor device having a multilayer wiring structure and method of manufacturing the same
JPH10223753A (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
JPH0945770A (en) Semiconductor device and its manufacture
JPH11297699A (en) Diffusion barrier layer and its manufacture
JP2646897B2 (en) Method of forming multilayer wiring
WO2002046810A1 (en) Semiconductor device and method for manufacture thereof
JPH08153794A (en) Semiconductor device
JP2674473B2 (en) Wiring structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14