JPH0594954A - Forming method of semiconductor film - Google Patents
Forming method of semiconductor filmInfo
- Publication number
- JPH0594954A JPH0594954A JP3255328A JP25532891A JPH0594954A JP H0594954 A JPH0594954 A JP H0594954A JP 3255328 A JP3255328 A JP 3255328A JP 25532891 A JP25532891 A JP 25532891A JP H0594954 A JPH0594954 A JP H0594954A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon film
- reaction tube
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体ウェハーに対す
る半導体膜の形成方法に係り、特に多結晶シリコン膜を
主成分とする半導体膜の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor film on a semiconductor wafer, and more particularly to a method for forming a semiconductor film containing a polycrystalline silicon film as a main component.
【0002】[0002]
【従来の技術】半導体装置の製造工程において、半導体
ウェハー上に形成された絶縁膜上にアモルファスシリコ
ン膜を形成する従来の方法を述べる。即ち、半導体ウェ
ハーを減圧CVD(化学気相成長)装置の反応管内に挿
入し、外部ヒーターにより反応管を500〜560℃に
加熱し、真空ポンプにより反応管内を0.1〜1.0 T
orr に減圧し、シランガスを反応管内に流して熱分解さ
せることにより、ウェハー上にアモルファスシリコン膜
を形成させる。2. Description of the Related Art A conventional method for forming an amorphous silicon film on an insulating film formed on a semiconductor wafer in a semiconductor device manufacturing process will be described. That is, a semiconductor wafer is inserted into a reaction tube of a low pressure CVD (chemical vapor deposition) apparatus, the reaction tube is heated to 500 to 560 ° C. by an external heater, and the inside of the reaction tube is heated to 0.1 to 1.0 T by a vacuum pump.
Amorphous silicon film is formed on the wafer by reducing the pressure to orr and flowing silane gas into the reaction tube for thermal decomposition.
【0003】図4は、従来の方法により形成されたアモ
ルファスシリコン膜を使用した素子の一例として、薄膜
トランジスタ(Thin Film Transistor;TFT)の構造
の一部を拡大して示す断面図である。FIG. 4 is an enlarged sectional view showing a part of the structure of a thin film transistor (TFT) as an example of an element using an amorphous silicon film formed by a conventional method.
【0004】ここで、10はP型のウェハー基板、11
は素子分離領域(SiO2 膜)、12は基板表面に形成
されたゲート絶縁膜、13は基板中に形成されたN+ 拡
散層(TFTのゲート電極となる)、14は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜14は、一部がP+ 拡散層(TFTのド
レイン領域およびソース領域)15となり、残りの部分
がTFTのチャネル領域16となる。41はチャネル領
域16のグレインバンダリー(粒界)である。このチャ
ネル領域16のグレインバンダリー41は、アモルファ
スシリコン膜を熱処理して再結晶化した時に、アモルフ
ァスシリコン膜のグレイン(粒径)が成長することによ
り発生する。Here, 10 is a P-type wafer substrate, and 11
Is an element isolation region (SiO 2 film), 12 is a gate insulating film formed on the surface of the substrate, 13 is an N + diffusion layer (which becomes the gate electrode of the TFT) formed in the substrate, and 14 is formed on the substrate. The amorphous silicon film is recrystallized by heat treatment. A part of the polycrystalline silicon film 14 becomes the P + diffusion layer (drain region and source region of the TFT) 15, and the remaining part becomes the channel region 16 of the TFT. 41 denotes a grain boundary of the channel region 16. The grain boundary 41 of the channel region 16 is generated by growing grains (grain size) of the amorphous silicon film when the amorphous silicon film is heat-treated and recrystallized.
【0005】従来の方法により形成されたアモルファス
シリコン膜は、熱処理に際して、ウェハー表面に吸着し
ている不純物(特に炭素)がグレイン成長するための結
晶核となり易く、多数の箇所から一斉にグレイン成長が
起り、大きなグレインを得ることが困難になる。換言す
れば、従来の方法により形成されたアモルファスシリコ
ン膜は、熱処理工程を経て再結晶化する時にチャネル領
域のグレインバンダリー41が増える。During the heat treatment, the amorphous silicon film formed by the conventional method is apt to become a crystal nucleus for the impurities (particularly carbon) adsorbed on the wafer surface to grow grains, and the grain growth occurs simultaneously from a large number of places. It becomes difficult to obtain a large grain. In other words, the amorphous silicon film formed by the conventional method has an increased grain boundary 41 in the channel region when recrystallized through the heat treatment process.
【0006】従って、このようなグレインバンダリー4
1が多いチャネル領域16を有するTFTは、ゲートを
オンさせた時にホール42がグレインバンダリー41に
トラップされる確率が高くなり、オン電流が低下する。
また、上記したようなグレインバンダリー41が多いチ
ャネル領域16を有するTFTは、グレインバンダリー
41がリーク電流の原因となるので、オフ電流が増加す
る。Therefore, such grain boundary 4
In the TFT having the channel region 16 in which the number of 1 is large, the probability that the holes 42 are trapped in the grain boundary 41 when the gate is turned on increases, and the on-current decreases.
Further, in the TFT having the channel region 16 in which the grain boundary 41 is large as described above, the grain boundary 41 causes a leak current, so that the off current increases.
【0007】図3中の点線は、図1中の多結晶シリコン
膜14となるアモルファスシリコン膜を従来の方法によ
り形成した場合のTFTの電流スイッチ特性を示してお
り、オン電流/オフ電流の比率が小さいという問題があ
る。The dotted line in FIG. 3 shows the current switch characteristics of the TFT when the amorphous silicon film to be the polycrystalline silicon film 14 in FIG. 1 is formed by the conventional method, and the on-current / off-current ratio is shown. There is a problem that is small.
【0008】[0008]
【発明が解決しようとする課題】上記したように従来の
半導体膜の形成方法は、アモルファスシリコン膜が熱処
理工程を経て再結晶化した時に大きなグレインサイズを
得ることが困難になり、グレインバンダリーが増えるの
で、アモルファスシリコン膜を使用した素子の特性を向
上させることが困難になるという問題があった。As described above, according to the conventional method of forming a semiconductor film, it becomes difficult to obtain a large grain size when the amorphous silicon film is recrystallized through the heat treatment process, and the grain boundary is reduced. However, there is a problem that it is difficult to improve the characteristics of the element using the amorphous silicon film.
【0009】本発明は上記の問題点を解決すべくなされ
たもので、アモルファスシリコン膜が熱処理工程を経て
再結晶化する時のグレインサイズを大きく、かつ、均一
化することが可能になり、アモルファスシリコン膜を使
用した素子の特性を向上させ得る半導体膜の形成方法を
提供することを目的とする。The present invention has been made to solve the above problems, and it becomes possible to make the grain size large and uniform when the amorphous silicon film is recrystallized through a heat treatment process. An object of the present invention is to provide a method for forming a semiconductor film, which can improve the characteristics of a device using a silicon film.
【0010】[0010]
【課題を解決するための手段】本発明の半導体膜の形成
方法は、半導体ウェハー上に形成された絶縁膜上にアモ
ルファスシリコン膜を形成する際、半導体ウェハーを減
圧型または常圧型のCVD装置の反応管内に挿入し、こ
の反応管内を減圧または常圧の状態に保ち、酸化性ガス
を流してウェハー表面を酸素パージする工程と、これに
連続して上記反応管内でウェハー表面にアモルファスシ
リコン膜を堆積形成する工程とを具備することを特徴と
する。According to the method for forming a semiconductor film of the present invention, when an amorphous silicon film is formed on an insulating film formed on a semiconductor wafer, the semiconductor wafer is processed in a reduced pressure type or normal pressure type CVD apparatus. Inserting into the reaction tube, keeping the inside of the reaction tube at a reduced pressure or normal pressure, and purging the wafer surface with oxygen by flowing an oxidizing gas, and subsequently, an amorphous silicon film on the wafer surface in the reaction tube. And a step of depositing and forming.
【0011】[0011]
【作用】アモルファスシリコン膜を堆積形成する前の酸
素パージにより、下地絶縁膜上に吸着している炭素不純
物が低減する。これにより、アモルファスシリコン膜が
熱処理工程を経て再結晶化する時のアモルファスシリコ
ン膜中のグレイン成長に必要な結晶核数が減少し、グレ
インサイズが大きくなり、その結果、アモルファスシリ
コン膜を使用した素子の特性(例えばTFTの電流スイ
ッチ特性)が向上する。Function: Oxygen purging before depositing and forming the amorphous silicon film reduces carbon impurities adsorbed on the base insulating film. As a result, the number of crystal nuclei necessary for grain growth in the amorphous silicon film when the amorphous silicon film is recrystallized through the heat treatment process is decreased, and the grain size is increased, resulting in an element using the amorphous silicon film. Characteristics (for example, current switching characteristics of TFT) are improved.
【0012】[0012]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、半導体ウェハー上に形成されたア
モルファスシリコン膜を使用した素子の一例として、T
FTの構造の一例を示す断面図である。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows an example of a device using an amorphous silicon film formed on a semiconductor wafer as T
It is sectional drawing which shows an example of the structure of FT.
【0013】ここで、10はP型のウェハー基板、11
は素子分離領域(SiO2 膜)、12は基板表面に形成
されたゲート絶縁膜、13は基板中に形成されたN+ 拡
散層(TFTのゲート電極となる)、14は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜14は、一部がP+ 拡散層(TFTのド
レイン領域およびソース領域)15となり、残りの部分
(前記ゲート絶縁膜12上の部分)がTFTのチャネル
領域16となる。17は基板上に形成されたCVD絶縁
膜、18および19はこのCVD絶縁膜17に開孔され
たコンタクトホールを通して前記P+ 拡散層15にコン
タクトするドレイン電極およびソース電極である。Here, 10 is a P-type wafer substrate, and 11
Is an element isolation region (SiO 2 film), 12 is a gate insulating film formed on the surface of the substrate, 13 is an N + diffusion layer (which becomes the gate electrode of the TFT) formed in the substrate, and 14 is formed on the substrate. The amorphous silicon film is recrystallized by heat treatment. A part of the polycrystalline silicon film 14 becomes a P + diffusion layer (a drain region and a source region of the TFT) 15, and the remaining part (a part on the gate insulating film 12) becomes a channel region 16 of the TFT. Reference numeral 17 is a CVD insulating film formed on the substrate, and 18 and 19 are a drain electrode and a source electrode which are in contact with the P + diffusion layer 15 through contact holes formed in the CVD insulating film 17.
【0014】次に、図1のTFTを形成する方法の一実
施例を説明する。まず、P型ウェハー基板10上に素子
形成領域を残すように形選択酸化法により素子分離領域
11を形成する。次に、900℃でのドライ酸化により
素子形成領域上に薄い(例えば6nm)のゲート絶縁膜
(酸化膜)を形成し、このゲート酸化膜膜を通してウェ
ハー基板10にAsのイオン注入を行い、N+ 拡散層1
3を形成する。次に、上記N+ 拡散層13上のイオン注
入によりダメージを受けたゲート酸化膜を薬液処理によ
り除去する。再度、900℃のドライ酸化によりゲート
絶縁膜(酸化膜)12を形成する。Next, an embodiment of a method of forming the TFT of FIG. 1 will be described. First, the element isolation region 11 is formed on the P-type wafer substrate 10 by a shape selective oxidation method so as to leave the element formation region. Next, a thin (for example, 6 nm) gate insulating film (oxide film) is formed on the element formation region by dry oxidation at 900 ° C., and As ions are implanted into the wafer substrate 10 through this gate oxide film, and N + Diffusion layer 1
3 is formed. Next, the gate oxide film damaged by the ion implantation on the N + diffusion layer 13 is removed by chemical treatment. The gate insulating film (oxide film) 12 is formed again by dry oxidation at 900 ° C.
【0015】次に、アモルファスシリコン膜を形成する
ために、上記ウェハー基板を減圧型または常圧型のCV
D装置の反応管内に挿入し、外部ヒーターにより反応管
をほぼ530℃に加熱し、真空ポンプにより反応管内を
0.5 Torr に減圧し、または常圧に保つ。そして、酸
化性ガス(例えば酸素)を10cc/分の流量で流して
ウェハー表面の酸化膜12を酸素パージする。これによ
り、下地酸化膜12上に吸着している炭素不純物が酸素
と反応し、CO、CO2 の形で除去される。Next, in order to form an amorphous silicon film, the wafer substrate is subjected to depressurization type or normal pressure type CV.
It is inserted into the reaction tube of the apparatus D, the reaction tube is heated to approximately 530 ° C. by an external heater, and the pressure inside the reaction tube is reduced to 0.5 Torr by a vacuum pump or kept at normal pressure. Then, an oxidizing gas (for example, oxygen) is flown at a flow rate of 10 cc / min to purge the oxide film 12 on the wafer surface with oxygen. As a result, the carbon impurities adsorbed on the underlying oxide film 12 react with oxygen and are removed in the form of CO and CO 2 .
【0016】次に、上記工程に連続して上記反応管内に
シランガス(SiH4 )を200cc/分の流量で流し
て熱分解させることにより、ウェハー表面にアモルファ
スシリコン膜を30nm堆積する。次に、上記アモルフ
ァスシリコン膜を600℃、N2 雰囲気中での熱処理に
より再結晶化(多結晶化)し、さらに、チャネル領域1
6以外の部分にP型不純物をイオン注入してP+ 拡散層
(TFTのドレイン領域およびソース領域)15を形成
する。Next, following the above steps, silane gas (SiH 4 ) is caused to flow in the reaction tube at a flow rate of 200 cc / min for thermal decomposition to deposit an amorphous silicon film to a thickness of 30 nm on the wafer surface. Next, the amorphous silicon film is recrystallized (polycrystallized) by heat treatment at 600 ° C. in an N 2 atmosphere, and the channel region 1
P + type impurities are ion-implanted into the portions other than 6 to form a P + diffusion layer (drain region and source region of TFT) 15.
【0017】次に、常圧型のCVD装置を用いて、前記
ウェハー基板上に層間絶縁膜としてCVD酸化膜17を
200nm堆積した後、このCVD酸化膜17を選択的
にエッチングしてコンタクトホールを開孔する。さら
に、このCVD酸化膜上の全面にアルミニウム・シリコ
ン膜を形成した後にパターニングし、前記P+ 拡散層1
5にコンタクトするドレイン電極18およびソース電極
19を形成する。Next, a CVD oxide film 17 as an interlayer insulating film is deposited to a thickness of 200 nm on the wafer substrate using an atmospheric pressure type CVD apparatus, and then the CVD oxide film 17 is selectively etched to open a contact hole. Make a hole. Further, an aluminum / silicon film is formed on the entire surface of this CVD oxide film and then patterned to form the P + diffusion layer 1
A drain electrode 18 and a source electrode 19 that contact the electrode 5 are formed.
【0018】図2は、上記実施例の方法により形成され
たTFTの構造の一部を拡大して示す断面図である。2
1はチャネル領域16のグレインバンダリー(粒界)で
ある。このチャネル領域16のグレインバンダリー21
は、アモルファスシリコン膜を熱処理して再結晶化した
時に、アモルファスシリコン膜のグレイン(粒径)が大
きければ大きいほど減るものである。FIG. 2 is an enlarged sectional view showing a part of the structure of the TFT formed by the method of the above embodiment. Two
1 is a grain boundary of the channel region 16. The grain boundary 21 of this channel region 16
Is that when the amorphous silicon film is heat-treated and recrystallized, the larger the grain (grain size) of the amorphous silicon film, the smaller the decrease.
【0019】上記実施例の方法によれば、アモルファス
シリコン膜を堆積形成する前の酸素パージにより、下地
絶縁膜上に吸着している炭素不純物が低減するので、後
工程の熱処理による再結晶化時のアモルファスシリコン
膜中のグレイン成長に必要な結晶核数が減少し、グレイ
ンサイズが大きく、かつ、均一になる。これにより、従
来例の方法により形成されたTFT(図4に示した構
造)と比べて、チャネル領域16の単位面積当りのグレ
インバンダリー21の面積が減っていることが分る。従
って、TFTのゲートをオンさせた時にホール22がグ
レインバンダリー21にトラップされる確率が低下し、
オン電流の低下が抑制される。また、上記したようなグ
レインバンダリー21が少ないチャネル領域16を有す
るTFTは、オフ電流が抑制される。According to the method of the above embodiment, the oxygen purge before forming and depositing the amorphous silicon film reduces the carbon impurities adsorbed on the underlying insulating film. The number of crystal nuclei necessary for grain growth in the amorphous silicon film is reduced, and the grain size is large and uniform. As a result, it can be seen that the area of the grain boundary 21 per unit area of the channel region 16 is reduced as compared with the TFT formed by the method of the conventional example (the structure shown in FIG. 4). Therefore, when the gate of the TFT is turned on, the probability that the holes 22 are trapped in the grain boundary 21 is reduced,
The decrease in on-current is suppressed. Further, in the TFT having the channel region 16 with a small amount of grain boundary 21 as described above, the off current is suppressed.
【0020】図3中の実線は、図2のTFTの電流スイ
ッチ特性の一例を示す特性図である。ここで、本実施例
の方法により形成されたTFTのオン電流/オフ電流の
比率は、従来の方法により形成されたTFTのオン電流
/オフ電流の比率よりも十分に大きくなっており、本実
施例の方法によれば良好な特性が得られることが分る。The solid line in FIG. 3 is a characteristic diagram showing an example of the current switch characteristic of the TFT of FIG. Here, the on-current / off-current ratio of the TFT formed by the method of this embodiment is sufficiently larger than the on-current / off-current ratio of the TFT formed by the conventional method. It can be seen that good properties are obtained with the example method.
【0021】なお、上記実施例では、酸素パージ工程で
流す酸化性ガスとして酸素を用いたが、オゾンを流して
も、上記実施例と同様に、下地絶縁膜上に吸着している
炭素不純物を除去する効果が得られる。また、前記酸素
をプラズマ状にして流すと、下地絶縁膜上に吸着してい
る炭素不純物を除去する効果が一層高まることが確認さ
れている。Although oxygen is used as the oxidizing gas in the oxygen purging step in the above embodiment, carbon impurities adsorbed on the underlying insulating film are removed even if ozone is flowed, as in the above embodiment. The effect of removing is obtained. Further, it has been confirmed that the effect of removing carbon impurities adsorbed on the base insulating film is further enhanced by flowing the oxygen in a plasma state.
【0022】[0022]
【発明の効果】上述したように本発明の半導体膜の形成
方法によれば、アモルファスシリコン膜が熱処理工程を
経て再結晶化する時のグレインサイズを大きくすること
が可能になり、アモルファスシリコン膜を使用した素子
の特性(例えばTFTの電流スイッチ特性)を向上させ
ることができる。As described above, according to the method for forming a semiconductor film of the present invention, it is possible to increase the grain size when the amorphous silicon film is recrystallized through the heat treatment process, and the amorphous silicon film is formed. The characteristics of the element used (for example, the current switching characteristics of the TFT) can be improved.
【図1】TFTの構造の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of the structure of a TFT.
【図2】図1中のアモルファスシリコン膜を本発明の半
導体膜の形成方法の一実施例により形成した場合のTF
Tの構造を拡大して示す断面図。FIG. 2 is a TF when the amorphous silicon film in FIG. 1 is formed by an embodiment of the method for forming a semiconductor film of the present invention.
Sectional drawing which expands and shows the structure of T.
【図3】図1のTFTの電流スイッチ特性の一例を示す
特性図。3 is a characteristic diagram showing an example of a current switch characteristic of the TFT of FIG.
【図4】図1中のアモルファスシリコン膜を従来の半導
体膜の形成方法により形成した場合のTFTの構造を拡
大して示す断面図。FIG. 4 is a cross-sectional view showing an enlarged structure of a TFT when the amorphous silicon film in FIG. 1 is formed by a conventional semiconductor film forming method.
10…P型ウェハー基板、11…素子分離領域、12…
ゲート絶縁膜、13…N+ 拡散層(TFTのゲート電
極)、14…多結晶シリコン膜(アモルファスシリコン
膜が熱処理を経て再結晶化されたもの)、15…P+ 拡
散層(TFTのドレイン領域およびソース領域)、16
…TFTのチャネル領域、17…CVD絶縁膜、18…
ドレイン電極、19…ソース電極、21…グレインバン
ダリー、22…ホール。10 ... P-type wafer substrate, 11 ... Element isolation region, 12 ...
Gate insulating film, 13 ... N + diffusion layer (gate electrode of TFT), 14 ... Polycrystalline silicon film (amorphous silicon film recrystallized through heat treatment), 15 ... P + diffusion layer (TFT drain region) And source region), 16
... TFT channel region, 17 ... CVD insulating film, 18 ...
Drain electrode, 19 ... Source electrode, 21 ... Grain boundary, 22 ... Hole.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 伸治 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinji Miyazaki, 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Research Institute
Claims (4)
にアモルファスシリコン膜を形成する際、 半導体ウェハーを減圧型または常圧型の化学気相成長装
置の反応管内に挿入し、この反応管内を減圧または常圧
の状態に保ち、酸化性ガスを流してウェハー表面を酸素
パージする工程と、 これに連続して上記反応管内でウェハー表面にアモルフ
ァスシリコン膜を堆積形成する工程とを具備することを
特徴とする半導体膜の形成方法。1. When forming an amorphous silicon film on an insulating film formed on a semiconductor wafer, the semiconductor wafer is inserted into a reaction tube of a decompression type or atmospheric pressure type chemical vapor deposition apparatus, and the pressure inside the reaction tube is reduced. Alternatively, the method comprises a step of keeping an atmospheric pressure and flowing an oxidizing gas to purge the wafer surface with oxygen, and a step of successively depositing and forming an amorphous silicon film on the wafer surface in the reaction tube. And a method for forming a semiconductor film.
いて、前記酸化性ガスは酸素であることを特徴とする半
導体膜の形成方法。2. The method for forming a semiconductor film according to claim 1, wherein the oxidizing gas is oxygen.
いて、前記酸素をプラズマ状にして流すことを特徴とす
る半導体膜の形成方法。3. The method for forming a semiconductor film according to claim 2, wherein the oxygen is made to flow in a plasma state.
いて、前記酸化性ガスはオゾンであることを特徴とする
半導体膜の形成方法。4. The method for forming a semiconductor film according to claim 1, wherein the oxidizing gas is ozone.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255328A JP3068277B2 (en) | 1991-10-02 | 1991-10-02 | Method of forming semiconductor film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255328A JP3068277B2 (en) | 1991-10-02 | 1991-10-02 | Method of forming semiconductor film |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0594954A true JPH0594954A (en) | 1993-04-16 |
JP3068277B2 JP3068277B2 (en) | 2000-07-24 |
Family
ID=17277263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3255328A Expired - Fee Related JP3068277B2 (en) | 1991-10-02 | 1991-10-02 | Method of forming semiconductor film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3068277B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079573A1 (en) * | 2009-01-09 | 2010-07-15 | ミツミ電機株式会社 | Field effect transistor, method for manufacturing same, and biosensor |
JP2019119925A (en) * | 2018-01-11 | 2019-07-22 | トヨタ自動車株式会社 | Film deposition method and film deposition apparatus |
-
1991
- 1991-10-02 JP JP3255328A patent/JP3068277B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079573A1 (en) * | 2009-01-09 | 2010-07-15 | ミツミ電機株式会社 | Field effect transistor, method for manufacturing same, and biosensor |
JP2010161288A (en) * | 2009-01-09 | 2010-07-22 | Mitsumi Electric Co Ltd | Field effect transistor, and method of manufacturing the same |
US20110291075A1 (en) * | 2009-01-09 | 2011-12-01 | Agus Subagyo | Field effect transistor, method for manufacturing the same, and biosensor |
CN102272934A (en) * | 2009-01-09 | 2011-12-07 | 三美电机株式会社 | Field effect transistor, method for manufacturing same, and biosensor |
US8487297B2 (en) | 2009-01-09 | 2013-07-16 | Mitsumi Electric Co., Ltd. | Field effect transistor, method for manufacturing the same, and biosensor |
JP2019119925A (en) * | 2018-01-11 | 2019-07-22 | トヨタ自動車株式会社 | Film deposition method and film deposition apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3068277B2 (en) | 2000-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937817B2 (en) | Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device | |
KR100656495B1 (en) | Thin film transistor and method fabricating thereof | |
US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
JP2003264190A (en) | Semiconductor device and manufacturing method | |
JP3068277B2 (en) | Method of forming semiconductor film | |
JP3443909B2 (en) | Semiconductor film forming method, semiconductor device manufacturing method, and semiconductor device | |
JP2000216241A (en) | Manufacture of semiconductor device | |
JPH06232402A (en) | Manufacture of thin film semiconductor device | |
JPH05243575A (en) | Thin film transistor and manufacture thereof | |
JP3221129B2 (en) | Semiconductor device manufacturing method | |
JPH11297689A (en) | Heat treatment of silicon insulating film and manufacture of semiconductor device | |
US7358198B2 (en) | Semiconductor device and method for fabricating same | |
JP2002026317A (en) | Semiconductor device and manufacturing method thereof | |
JP4023367B2 (en) | Semiconductor film forming method and semiconductor film manufacturing method | |
JP3730185B2 (en) | Thin film transistor manufacturing method | |
JP3203772B2 (en) | Semiconductor film forming method and thin film semiconductor device manufacturing method | |
JPH04186634A (en) | Manufacture of thin film semiconductor device | |
JPH05291220A (en) | Manufacture of semiconductor device | |
JPH08306642A (en) | Polysilicon layer formation method of semiconductor element | |
JP2003178990A (en) | Substrate heat treatment method, method of manufacturing semiconductor device, chemical vapor deposition method and display | |
JP2004241784A (en) | Method of manufacturing thin film transistor | |
JP3236861B2 (en) | Semiconductor thin film manufacturing method | |
JPH04336466A (en) | Fabrication of semiconductor device | |
JPH1197439A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |