[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05855B2 - - Google Patents

Info

Publication number
JPH05855B2
JPH05855B2 JP21502088A JP21502088A JPH05855B2 JP H05855 B2 JPH05855 B2 JP H05855B2 JP 21502088 A JP21502088 A JP 21502088A JP 21502088 A JP21502088 A JP 21502088A JP H05855 B2 JPH05855 B2 JP H05855B2
Authority
JP
Japan
Prior art keywords
chip
adhesive
conductor
board
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21502088A
Other languages
English (en)
Other versions
JPH0265147A (ja
Inventor
Masato Ishii
Tatsuo Kataoka
Yoshitaka Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP21502088A priority Critical patent/JPH0265147A/ja
Priority to EP19890108827 priority patent/EP0360971A3/en
Priority to US07/357,030 priority patent/US5019944A/en
Publication of JPH0265147A publication Critical patent/JPH0265147A/ja
Publication of JPH05855B2 publication Critical patent/JPH05855B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は、ICチツプを回路基板上に実装する
方法に関し、詳しくは接着剤によりICチツプを
回路基板上に接着するとともに、基板回路の導体
上に生成した金属突起物を介して電気的に接続す
ることにより、簡便で安価かつ適用範囲の多様性
に優れた工程を実現したICチツプ実装方法に関
する。 [従来の技術] ベアICチツプをプリント基板に実装する場合、
チツプの電極部と基板の導体部と間を電気的に接
続することが必要であるが、この方法として、従
来、大別してワイヤボンデイング法と、ワイヤレ
スボンデイング法がある。 ワイヤボンデイング法とは、基板の導体パター
ンとICチツプの電極パツドとをボンデイングワ
イヤにより接続するものである。ICチツプおよ
び基板に対するボンデイングワイヤ両端の接合
は、熱圧着や超音波溶接等により行なわれる。 ワイヤレスボンデイング法とは、ワイヤによら
ず、バンプ等を介してICチツプを基板に直接接
続させるものであり、半田バンプを用いるフリツ
プチツプ方式、Auビームリードを用いるビーム
リード方式、導電ペースト接着方式、導電ゴムコ
ネクタ接続方式、導電ペースト印刷法などが知ら
れている。また、フレキシブルテープにチツプを
実装するTAB(テープ・オートメーテツド・ボン
デイング)方式、特に、ポリイミドフイルムの基
板にAuバンプを介して接続するテープキヤリア
方式、なども注目されてきている。 [発明が解決しようとする課題] しかしながら、ワイヤボンデイング法はガラ
スやセラミツク等のリジツトな基板に対して有効
ではあるが、フレキシブルプリント配線基板に適
用するのが困難である、各ボンデイングワイヤ
毎に接続するため実装に時間がかかる、熱圧着
に使用するキヤピラリの大きさや作業性の点で導
体線の幅が100μm以上に限定される、ICチツプ
が不良の場合のリペアに困難性を有する、Au
線等のボンデイングワイヤのルーピング(湾曲)
のため全体が厚くなる等の欠点を有する。 また、上記従来のワイヤレスボンデイング法に
おいては、バンプやビームリード等を設ける必
要がありコストが高くつく、リペアも困難であ
りICチツプが不良の場合は基板ごと廃棄するし
かない、ICチツプの電極パツドはチツプの外
周部分にしか設けることができない、TAB方式
の場合はさらに、フイルム状の基板に限定さ
れ、その厚みおよび幅もそれぞれ125〜100μmお
よび35〜70mmに限定される。接合時の加熱温度
も高く、例えば400℃で2〜5秒程度加熱するこ
とを要する。アウタリードを用いる場合は全体
として大きくなつてしまう、などの欠点がある。 本発明の目的は、このような従来技術の欠点に
鑑み、バンプや高熱プロセスを要せず、簡便、安
価かつスピーデイに実装でき、しかも電極パツド
間隔の小さいICチツプにも適用できるICチツプ
の実装方法を提供することにある。 [課題を解決するための手段] 以下、図面を用いて本発明を説明する。 第1図は本発明のICチツプ実装方法を示す説
明図である。同図a〜cに示すように本発明で
は、回路1が形成された基板2上にICチツプを
実装してその電極パツドを基板2の回路1に接続
するICチツプの実装方法において、回路1を形
成する導体3上の、該電極パツドに対する接続部
分4の表面に、針状または塊状の金属突起物5を
電着により生成し(同図b)、そしてICチツプ6
を基板2に接着材7により接着する(同図c)こ
とにより、第2図に拡大して示すように、金属突
起物5を介して基板2の導体3と該電極パツドと
の導通をとるようにしている。 回路1は、導体3の材料として銅、亜鉛、ニツ
ケル等を用い、これを基板2の片面あるいは両面
に積層し、露光、現像およびエツチングを行なう
ことにより形成することができる。また、銀、銅
等をペースト印刷することによつても形成され
る。 基板2としては、リジツトプリント配線板、フ
レキシブルプリント配線板、あるいは両面スルホ
ール型の基板のいずれをも用いることができる。 金属突起物(ノジユール)5としては、電着に
より導体3上に生成されるデンドライトが好まし
い。デンドライトの材料としては、銅、ニツケ
ル、亜鉛、金、銀等の金属が適している。また、
銅、ニツケル等のデンドライトの上にさらに金め
つき、白金めつき等を例えば0.05μm程度施すこ
とも可能であり、これは、相手側の導体との密着
性を向上させる上からも、また防錆の点でも好ま
しい。 デンドライトの生成は、これに適しためつき溶
中で、導体3を陰極として電着によりこぶ付めつ
きを行なつて形成する。電着方法としては、例え
ば、電解銅粉法という特殊電着条件を用いること
ができ、この場合、硫酸が100g/±10g/、
銅濃度が8g/±1g/のめつき溶を用い、5
〜30A/dm2の電流密度で3〜10分電解した後、
さらに1〜5A/dm2で1〜10分電解を行なうこ
とにより、粒径1μm±0.1μmの微細銅粒から成り
高さ10μm±3μmの金属突起物5を導体3表面上
に均一に形成することができる。ここで、電流密
度が40A/dm2以上になると導体3以外の部分に
も銅が付着しシヨートの原因となるので好ましく
ない。また、電着は接続部分4(図中、円の内側
の導体3部分)にのみ生ずればよく、このため、
例えば、電着処理前に、電着不要部分をレジスト
印刷やカバーフイルムにより被覆することが行な
われる。 ICチツプ6は基板2との接着は例えば、UV硬
化接着剤、アロンアルフア(商品名)等の瞬間接
着剤、またはホツトメルトタイプ(例えば厚さ
15μmのシート状のもの)の接着剤を基板2の接
続部分4を含む部分に塗布あるいは配置し、IC
チツプ6の電極パツドを接続部分4に正しく位置
合せしてから、例えば20〜30Kg/cm2で加圧し、接
着剤を硬化させることにより行なう。UV硬化接
着剤を使用した場合は、例えば、上記加圧下にお
いて、1200mJ/cm2のUV露光を2分間行なつて
硬化させる。アロンアルフア(商品名)を用いた
場合は、加圧のみで足りる。ホツトメルトタイプ
の接着剤の場合は、例えば上記加圧下において
200℃で5秒間加熱する。 [作用] この構成において、第2図に示すようにICチ
ツプ6の電極パツドは導体3の接続部分4表面に
生成されたデンドライト等の金属突起物5に圧着
されるため、ICチツプ6は金属突起物5を介し
て良好な導通を得て基板2の回路に接続され実装
される。この際、バンプ等の形成、ボンデイング
ワイヤの接続、高熱プロセス等を必要とせず、簡
便な工程により安価かつスピーデイに実装が行な
われる。また、デンドライトは導体3の上部表面
に大きく成長し、側面にはほとんど成長しないよ
うに生成することができ、導体3間あるいはIC
チツプ6の電極パツド間の間隔が100μmピツチ程
度に小さい場合でもシヨートの危険性なく実装さ
れる。さらにICチツプ6の電極パツドがチツプ
の周辺部にある必要はなく、内側にある場合で
も、カバーフイルム等による被覆処理が適宜行な
われ、金属突起物5の形成位置が制御されて、正
しい接続が行なわれる。 なお、上述のような接続方法は、ICチツプと
の接続以外にも、例えば、液晶パネルやセラミツ
ク等のリジツド回路板とフレキシブルプリント配
線板との接続にも利用できる。このような場合、
従来はホツトメルトタイプ等の接着剤中にニツケ
ル粒子やハンダボール等の導電性金属粒子を混入
させた異方性導電フイルムを用いて、180℃程度
に加熱し15Kg/cm2程度に加圧して接着し、双方の
電極部にはさまれた導電性金属粒子により導通を
とる方式を用いていた。しかし、異方性導電膜は
接触抵抗が0.5Ω(0.1×3mm)と高く、かつ経時変
化によりさらに増加する傾向にある。また、フア
インピツチになると電極間の絶縁抵抗も少なくな
り、電極の密度は5本/mm〜6本/mmが実用上の
限界であつた。これに対し、本発明で用いられる
上記接続方法によれば、例えばホツトメルト接着
剤を用いて、銅電極同志を接続(接触部分の径は
0.8mmφ)した場合で0.001Ωと非常に小さく、か
つ電極の密度も10本/mmの高密度接続が可能であ
る。また、隣接電極間の絶縁抵抗も電極間隔が
100μmの場合1010Ω以上であり、長期使用によつ
ても変化せず信頼性が高い。 [実施例] 以下、本発明の実施例を説明する。 実施例 1 第3図aおよびbに示すように、25μm厚のポ
リエステルフイルム8に18μm厚の電解銅箔9を
ラミネートしてエツチングによりパターニング
(回路形成)した基板を用い、金属突起物を生成
すべき回路の各接続部分4(0.9×1.0mm)を残し
てポリエステルのカバーフイルム10(厚さ
25μm)で被覆した後、硫酸濃度100g/、銅濃
度8g/のめつき溶中で電流密度8A/dm2で5
分、さらに電流密度4A/dm2で5分電着するこ
とにより回路の各接続部分の銅のデンドライトを
成長させ上記カバーフイルム10の上面より
10μm程度突き出るように突起(ノジユール)5
を形成し、さらにその上に防錆のための金メツキ
を0.05μmの厚さで形成した。 次に、第4図に示すように、UV硬化型接着剤
7を上記接続部分を含む部分に塗布し、チツプサ
イズが4.8×6.0mmであつて、第5図に示すように
パツド部11がアルミニウム蒸着部12を1〜
2μm厚のパツシベーシヨン(液状ポリイミド被
覆)13により絶縁されていない部分(110μm×
110μm)として400μmピツチで形成された、ベア
ICチツプ6を位置合せしてから、10Kg/cm2の加
圧下において、1200mJ/cm2で2分間UV露光す
ることにより、塗布した接着剤7を硬化させてベ
アICチツプ6を実装した。 そして、第4図aに示す各電極12〜15間の抵抗
を測定した。ただし、ICチツプ自体の各パツド
間の抵抗値は0.3Ωであつた。この結果を、電極
14および15間を、電極15および16間を
、電極19および17間をとして、また、上
記の全手順は2回行ない、No.1、No.2として第1
表に示す。
【表】 実施例 2 接着剤として瞬間接着剤を用い、加圧のみを加
えて硬化した以外は実施例1と同じ方法でベア
ICチツプの実装を2回行なつた。この結果を実
施例1と同様にして第1表に示す。 実施例 3 接着剤としてホツトメルト型接着剤を用い、10
Kg/cm2の加圧下において、180℃で10秒間加熱し
た以外は実施例1と同じ方法でベアICチツプの
実装を3回行なつた。この結果を実施例1と同様
にして第1表に示す。 実施例 4 ポリエステルフイルム8およびポリエステルの
カバーフイルム10の代わりにポリイミドフイル
ムおよびポリイミドのカバーフイルムを用い、か
つ接着剤としてホツトメルトタイプのもの
(15μm厚のシート状)を用いて10Kg/cm2の加圧下
において、180°で10秒間加熱し硬化した以外は実
施例1と同様にしてベアICチツプの実装を行な
つた。 次に、実施例1と同様の各電極間(端子間)の
接触抵抗を、ここでは−65℃での30分間の冷却お
よび125℃での30分間の加熱を1サイクルとして
この冷熱サイクルを10サイクル、20サイクルおよ
び30サイクルを行なつた場合の変化として測定し
た。その結果を第2表に示す。
【表】 第1表および第2表からわかるように、本実装
方法によれば、実用上十分な接触抵抗値(導通)
が得られ、また、冷却および加熱に対する耐久性
も、少なくともホツトメルトタイプ接着剤を使用
した場合においては十分であることがわかる。 [発明の効果] 以上説明したように本発明によれば、以下のよ
うな効果を奏する。 (1) 接続のためのバンプ等を設ける必要がないの
で、実装されるICチツプに制約がなく、実装
費用も安価である。 (2) あらゆる基板に適用でき、耐熱性の低いフイ
ルムにも使用できて、費用も安価である。 (3) ICチツプが不良であつても、接着剤を溶剤
で溶かす等により、リベアが容易に行なえる。 (4) UV硬化接着剤、瞬間接着剤等により、高熱
を付与する必要なく実装が行なえる。ホツトメ
ルトタイプの接着剤によつても、180℃で10秒
程度の加熱でよい。 (5) 電極間隔が100μmピツチ程度の高密度な場合
でも実装可能である。 (6) ICチツプの全電極パツドを一度に接続する
ため短時間で実装できる。 (7) ICチツプの内側に電極パツドがある場合で
も接続し実装することができる。
【図面の簡単な説明】
第1図a〜cは、本発明のICチツプ実装方法
を説明するための説明図、第2図は、ICチツプ
を本発明の方法により基板に実装したときの様子
を示す拡大した断面図、第3図aおよびbは、本
発明の一実施例で用いる基板の一部を示す平面図
および側面図、第4図aおよびbは、本発明の一
実施例により実装されたICチツプの様子を示す
側面図および平面図、そして、第5図は、本発明
の一実施例で用いられるICチツプのパツド部を
示す拡大された断面図である。 1……回路(パターン)、2……基板、3……
導体、4……接続部分、5……金属突起物(ノジ
ユール)、6……ベアICチツプ、7……接着剤、
8……ポリエステルフイルム、9……電解銅箔、
10……カバーフイルム、11……パツド部、1
2……アルミニウム蒸着部、13……パツシベー
シヨン、14〜17……電極(端子)。

Claims (1)

    【特許請求の範囲】
  1. 1 回路が形成された基板上にICチツプを実装
    してその電極パツドを該基板の回路を形成する導
    体上の接続部に接続するICチツプの実装方法に
    おいて、該導体上の接続部を除く所定部分を被覆
    し、該導体上の接続部表面に針状または塊状の金
    属突起物を電着により生成し、該金属突起物が生
    成された接続部を含む基板上にICチツプを接着
    し、該金属突起物を介して該基板の回路と該電極
    パツドとの導通をとることを特徴とするICチツ
    プ実装方法。
JP21502088A 1988-08-31 1988-08-31 Icチップ実装方法 Granted JPH0265147A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21502088A JPH0265147A (ja) 1988-08-31 1988-08-31 Icチップ実装方法
EP19890108827 EP0360971A3 (en) 1988-08-31 1989-05-17 Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US07/357,030 US5019944A (en) 1988-08-31 1989-05-25 Mounting substrate and its production method, and printed wiring board having connector function and its connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21502088A JPH0265147A (ja) 1988-08-31 1988-08-31 Icチップ実装方法

Publications (2)

Publication Number Publication Date
JPH0265147A JPH0265147A (ja) 1990-03-05
JPH05855B2 true JPH05855B2 (ja) 1993-01-06

Family

ID=16665404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21502088A Granted JPH0265147A (ja) 1988-08-31 1988-08-31 Icチップ実装方法

Country Status (1)

Country Link
JP (1) JPH0265147A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103440A (ja) * 2005-09-30 2007-04-19 Mitsui Mining & Smelting Co Ltd 配線基板の製造方法および配線基板
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法

Also Published As

Publication number Publication date
JPH0265147A (ja) 1990-03-05

Similar Documents

Publication Publication Date Title
US5019944A (en) Mounting substrate and its production method, and printed wiring board having connector function and its connection method
JP3400051B2 (ja) 異方性導電膜、その製造方法及びそれを使用するコネクタ
US6420664B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
EP0558325B1 (en) Raised feature on substrate for flip chip interconnection
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
JPS63150930A (ja) 半導体装置
JP3219140B2 (ja) 電気・電子機器
JPH05855B2 (ja)
JPH09306231A (ja) 導電性微粒子及び基板
JPS63122135A (ja) 半導体チツプの電気的接続方法
JPH03129745A (ja) 半導体装置の実装方法
JPH0574846A (ja) 電気的接続方法
JPH0273690A (ja) 実装基板の製造方法
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JP3714415B2 (ja) 液晶ディスプレイ用のtabテープ及びその製造方法
JP2967560B2 (ja) フィルムキャリアの接続構造体
JPS63185035A (ja) 半導体装置
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3028413B1 (ja) 電子回路装置
JPH04326747A (ja) 部品実装方法
JP3106846B2 (ja) 半導体チップ実装基板の製造方法
JPH01232735A (ja) 半導体装置の実装体
JP2006154621A (ja) 基板の接着方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees