JPH0576053U - Surface mount electronic components - Google Patents
Surface mount electronic componentsInfo
- Publication number
- JPH0576053U JPH0576053U JP013570U JP1357092U JPH0576053U JP H0576053 U JPH0576053 U JP H0576053U JP 013570 U JP013570 U JP 013570U JP 1357092 U JP1357092 U JP 1357092U JP H0576053 U JPH0576053 U JP H0576053U
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead terminal
- surface mount
- soldering
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】多ピン、狭ピッチ化したQFP等のリフロー半
田工程において、半田ブリッジの発生を低減した面実装
野電子部品を提供する。
【構成】プリント基板の導体部と半田接合するためのリ
ード端子付き面実装電子部品であって、上記リード端子
11aの中間部にフラックス12を設ける。
(57) [Abstract] [Purpose] To provide a surface mounting field electronic component in which generation of a solder bridge is reduced in a reflow soldering process such as QFP having a large number of pins and a narrow pitch. A surface mount electronic component with lead terminals for soldering to a conductor portion of a printed circuit board, wherein a flux 12 is provided in an intermediate portion of the lead terminals 11a.
Description
【0001】[0001]
本考案は面実装電子部品に係り、特に余剰半田を吸収することができる面実装 部品のリード端子に関するものである。 The present invention relates to a surface mount electronic component, and more particularly to a lead terminal of a surface mount component that can absorb excess solder.
【0002】[0002]
半導体材料等で形成されたチップの各端子から信号線等を金線で引出し、複数 のリードフレームに接続し、そのリードフレームの端子(リード端子)を介して プリント基板等の上に設けられた外部回路に接続可能にすると共に、前記チップ 、金線及びリードフレームの基部等を樹脂製ボディで覆って固定したフラットパ ッケージは、電子装置等の多くの機器に利用されている。 A signal wire, etc., is drawn from each terminal of a chip made of semiconductor material, etc. with a gold wire, connected to multiple lead frames, and provided on a printed circuit board, etc. via the lead frame terminals (lead terminals). The flat package, which is connectable to an external circuit and is fixed by covering the base of the chip, the gold wire and the lead frame with a resin body, is used in many devices such as electronic devices.
【0003】 図2に、こうしたフラットパッケージの一種であるQFP(Quad Flat Pac kage)の従来の構成例を示す。図2に示したQFPによれば、複数のリードフレ ーム1の一端が金線2でチップ3に接続され、樹脂製ボディ4で覆われ固定され ている。リードフレーム1の他端である樹脂製ボディ4の外に引き出された脚部 、リード端子1aは、例えばプリント基板等の上に形成された回路等に、半田付 け等により接続装着される。FIG. 2 shows a conventional configuration example of a QFP (Quad Flat Package) which is a kind of such flat package. According to the QFP shown in FIG. 2, one end of each of the lead frames 1 is connected to the chip 3 by the gold wire 2, and is covered and fixed by the resin body 4. The leg portion and the lead terminal 1a, which are drawn out of the resin body 4 which is the other end of the lead frame 1, are connected and mounted by soldering or the like to a circuit or the like formed on a printed circuit board or the like.
【0004】 上記半田付けは、通常リフロー半田付けによる場合が多く、そのリフロー半田 付けは、プリント基板の所定ランドにクリーム状半田をスクリーン印刷により適 量塗布し、QFPその他を自動装着後、リフロー炉により加熱溶融することによ りなされる。The above-mentioned soldering is usually performed by reflow soldering. In the reflow soldering, an appropriate amount of cream solder is applied by screen printing on a predetermined land of a printed circuit board, QFP and others are automatically mounted, and then a reflow furnace is used. By heating and melting.
【0005】[0005]
ところで、最近のQFP等のフラットパッケージは、多ピン、狭ピッチ化(1 .0、0.8mm→0.65、0.5mmピッチ)する傾向にあり、上記リフロ ー半田付け工程において、半田がリード端子間を接続して半田ショートを招く半 田ブリッジが発生しやすい状況にあった。 By the way, recent flat packages such as QFP tend to have a large number of pins and a narrow pitch (1.0, 0.8 mm → 0.65, 0.5 mm pitch). The situation was that a solder bridge was likely to occur, which leads to a solder short by connecting the lead terminals.
【0006】 この半田ブリッジは半田の量が所定量以上に過剰となる場合や、ランドやリー ド端子の濡れ性が悪く半田が広がらずに、結果として半田過剰となる場合に生じ 易い。This solder bridge is apt to occur when the amount of solder exceeds a predetermined amount, or when the wettability of lands and lead terminals is poor and the solder does not spread, resulting in excess solder.
【0007】 上記半田ブリッジ対策として、実開平3−69247号公報に、半田接合側の リード端子1bの底辺部を図3に示すように弓形に曲げて、ランド6上の余剰半 田7を吸収する構造が開示されている。5はプリント基板である。As a measure for the solder bridge, Japanese Utility Model Laid-Open No. 3-69247 discloses that the bottom portion of the lead terminal 1b on the solder joint side is bent into an arc shape as shown in FIG. A structure is disclosed. 5 is a printed circuit board.
【0008】 しかし、上述したリード端子形状をとっても、最近の多ピン、狭ピッチ化に伴 って発生する半田ブリッジを防止することはできなかった。However, even if the above-mentioned lead terminal shape is adopted, it is not possible to prevent the solder bridge which occurs with the recent increase in the number of pins and the pitch reduction.
【0009】 更に、また、実開平3−83954号公報に、図4に示すように複数のリード 端子の長さを複数種類設け(長いリード端子1c、短いリード端子1d)、かつ 、隣接するリード端子が互いに異なる長さに配設する構造が開示されている。し かし、この構造も上記技術と同様に最近の多ピン、狭ピッチ化に伴って発生する 半田ブリッジを防ぐことは困難であった。Further, in Japanese Utility Model Laid-Open No. 3-83954, as shown in FIG. 4, a plurality of types of lead terminals having different lengths (long lead terminal 1c, short lead terminal 1d) are provided, and adjacent leads are provided. A structure in which terminals are arranged in different lengths is disclosed. However, like this technology, it was difficult to prevent the solder bridge that occurs with the recent increase in the number of pins and the narrower pitch.
【0010】 そこで、本考案は、多ピン、狭ピッチ化したQFP等のリフロー半田工程にお いて、半田ブリッジの発生をより低減した面実装電子部品を提供することを目的 とする。Therefore, it is an object of the present invention to provide a surface mount electronic component that further reduces the occurrence of solder bridges in a reflow soldering process such as QFP having a large number of pins and a narrow pitch.
【0011】[0011]
上記課題は本考案によれば、プリント基板の導体部と半田接合するためのリー ド端子付き面実装電子部品であって、前記リード端子の中間部にフラックスを設 けたことを特徴とする面実装電子部品によって解決される。 According to the present invention, there is provided a surface mount electronic component with a lead terminal for soldering to a conductor part of a printed circuit board, characterized in that a flux is provided in an intermediate part of the lead terminal. Solved by electronic components.
【0012】[0012]
【作用】 本考案によれば、リード端子の中間部にフラックスが設けられているので、リ フロー半田付けの際に余剰半田がそのフラックスの方まで上昇し、吸収され易く なり、その結果、リード端子間を余剰半田で接合するような半田ブリッジの形成 を低減することができる。[Advantageous Effects] According to the present invention, since the flux is provided in the middle portion of the lead terminal, the surplus solder rises to the flux during the reflow soldering and is easily absorbed. It is possible to reduce the formation of a solder bridge that joins terminals with excess solder.
【0013】[0013]
以下、本考案の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
【0014】 図1は、本考案に係るリード端子を有する一実施例を示す要部概略図であり、 特に図1(a)は半田付け前の図であり、図1(b)は半田付け後の図である。FIG. 1 is a schematic view of an essential part showing an embodiment having a lead terminal according to the present invention. In particular, FIG. 1A is a view before soldering, and FIG. 1B is soldering. FIG.
【0015】 図1(a)に示すように、本考案のリード端子11aは、その中間部位に松脂 からなるフラックス12が塗布形成されており、半田付けされるプリント基板1 5の導体部のランド16上には、半田ペースト18が設けられ、その上にリード 端子11a末端が配置されている。半田ペースト18としては、Sn63Pb3 7の半田を用いた。As shown in FIG. 1 (a), the lead terminal 11 a of the present invention has a flux 12 made of pine resin applied and formed at an intermediate portion thereof, and the land of the conductor portion of the printed circuit board 15 to be soldered. Solder paste 18 is provided on 16 and lead terminal 11a ends are arranged thereon. As the solder paste 18, Sn63Pb37 solder was used.
【0016】 図1(a)のようなリード端子とプリント基板15の配置状態でリフロー炉内 で半田付け(リフロー半田)を通常通り行い、図1(b)に示したように余剰半 田17aが図1(a)のフラックス12まで上昇し、吸収されている。With the arrangement of the lead terminals and the printed circuit board 15 as shown in FIG. 1A, soldering (reflow soldering) is normally performed in the reflow furnace, and as shown in FIG. Has risen to the flux 12 in FIG. 1A and is absorbed.
【0017】 このように余剰半田が予めリード端子の中間部位に設けられたフラックス12 に吸収されるためリード端子間隙では、半田ブリッジが大幅に削減することがで きた。As described above, since the excess solder is absorbed by the flux 12 provided in advance in the intermediate portion of the lead terminal, the solder bridge can be significantly reduced in the lead terminal gap.
【0018】 本実施例では、半田としてSn63Pb37、そしてリード端子中間部に配す るフラックス12として松脂を用いたが、そのフラックス材料は、使用する半田 材料に対して化学的により活性であることが余剰半田の吸収に好ましい。In the present embodiment, Sn63Pb37 was used as the solder, and pine resin was used as the flux 12 to be arranged in the middle of the lead terminal. However, the flux material is chemically more active than the solder material used. Suitable for absorbing excess solder.
【0019】[0019]
以上説明したように、本考案によれば、QFP等のフラットパッケージのリフ ロー半田付けにおいて、リフロー半田ブリッジを大幅に低減することが可能であ り、タッチアップ工数の減少、半田付け品質の向上等に寄与することができる。 As described above, according to the present invention, it is possible to significantly reduce the reflow solder bridge in the reflow soldering of a flat package such as QFP, which reduces the number of touch-up steps and improves the soldering quality. And so on.
【図1】本考案に係るリード端子形状を有する一実施例
を示す要部概略図である。FIG. 1 is a schematic view of a main part showing an embodiment having a lead terminal shape according to the present invention.
【図2】従来のQFPの一構成例斜視図である。FIG. 2 is a perspective view of a configuration example of a conventional QFP.
【図3】従来のリード端子形状一例側面図である。FIG. 3 is a side view of an example of a conventional lead terminal shape.
【図4】従来のリード端子形状一例斜視図である。FIG. 4 is a perspective view showing an example of a conventional lead terminal shape.
【符号の説明】 1 リードフレーム 1a,11a リード端子 1c リード端子(長) 1d リード端子(短) 2 金線 3 チップ 4,14 樹脂製ボディ 5,15 プリント基板 6,16 ランド 7,17 余剰半田 12 フラックス 18 半田ペースト[Explanation of symbols] 1 lead frame 1a, 11a lead terminal 1c lead terminal (long) 1d lead terminal (short) 2 gold wire 3 chip 4,14 resin body 5,15 printed circuit board 6,16 land 7,17 surplus solder 12 Flux 18 Solder paste
Claims (1)
めのリード端子付き面実装電子部品であって、 前記リード端子の中間部にフラックスを設けたことを特
徴とする面実装電子部品。1. A surface mount electronic component with lead terminals for soldering to a conductor portion of a printed circuit board, wherein a flux is provided in an intermediate portion of the lead terminals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP013570U JPH0576053U (en) | 1992-03-16 | 1992-03-16 | Surface mount electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP013570U JPH0576053U (en) | 1992-03-16 | 1992-03-16 | Surface mount electronic components |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0576053U true JPH0576053U (en) | 1993-10-15 |
Family
ID=11836832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP013570U Pending JPH0576053U (en) | 1992-03-16 | 1992-03-16 | Surface mount electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0576053U (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5848951A (en) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | Applying method for flux to terminal of electronic part |
JPH0372662A (en) * | 1989-05-10 | 1991-03-27 | Hitachi Ltd | Lead frame and semiconductor device |
-
1992
- 1992-03-16 JP JP013570U patent/JPH0576053U/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5848951A (en) * | 1981-09-18 | 1983-03-23 | Fujitsu Ltd | Applying method for flux to terminal of electronic part |
JPH0372662A (en) * | 1989-05-10 | 1991-03-27 | Hitachi Ltd | Lead frame and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
JP2002334964A (en) | Semiconductor device | |
KR0146063B1 (en) | Semiconductor package and the manufacture method | |
JPH0576053U (en) | Surface mount electronic components | |
JPH0576054U (en) | Surface mount electronic components | |
WO1987004008A1 (en) | Lead finishing for a surface mount package | |
JP2536892Y2 (en) | Surface mount electronic components | |
JPH0738246A (en) | Soldering method and molding solder used therein | |
JPH0621238U (en) | Chip parts | |
JP2725646B2 (en) | Semiconductor component and its mounting method | |
JPH0212861A (en) | Resin-sealed semiconductor device | |
JP2586379B2 (en) | Chip type electronic components | |
JPH085562Y2 (en) | Surface mount components | |
JPH0513011Y2 (en) | ||
JP2512529Y2 (en) | Connection structure of lead terminal to hybrid IC substrate | |
JP2522457Y2 (en) | Surface mount electronic components | |
JP2836887B2 (en) | How to mount surface mount chip components | |
JPH04243187A (en) | Printed circuit board | |
JPH0666067U (en) | Solder pad | |
JPH07326856A (en) | Soldering method for electronic part | |
KR20010063057A (en) | Printed circuit board | |
JPS6231838B2 (en) | ||
JPH0533570U (en) | Printed circuit | |
KR19980069173A (en) | Dummy Land Pattern of Printed Circuit Board | |
JPH062709U (en) | Molded electronic component lead structure |