JPH0576821B2 - - Google Patents
Info
- Publication number
- JPH0576821B2 JPH0576821B2 JP59198177A JP19817784A JPH0576821B2 JP H0576821 B2 JPH0576821 B2 JP H0576821B2 JP 59198177 A JP59198177 A JP 59198177A JP 19817784 A JP19817784 A JP 19817784A JP H0576821 B2 JPH0576821 B2 JP H0576821B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- communication
- program
- line
- maximum load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 79
- 230000005540 biological transmission Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 13
- 238000010998 test method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 30
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機に接続され該電子計算機か
らの指令で複数の通信回線とデータの送信受信を
する通信制御装置を含む通信システムに係り、特
に其の通信制御装置にて行なう或る通信回線の伝
送制御プログラムが最大負荷の能力で運用されて
いるか否かを試験する通信制御プログラムの最大
負荷の試験方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication system including a communication control device connected to a computer and transmitting and receiving data to and from a plurality of communication lines in response to instructions from the computer. In particular, the present invention relates to a method for testing the maximum load of a communication control program, which tests whether the transmission control program of a communication line executed by the communication control device is being operated at its maximum load capacity.
通信システムは遠隔地と情報の授受を行うため
に利用されている。この通信システムは第3図に
示すように構成される。電子計算機1は通信制御
装置或いは通信制御処理装置2(以後通信制御装
置と記す)と接続され、通信制御装置2は変復調
装置3−1,3−2、と通信回線4−1,4−2
と変復調装置3−3,3−4を介して端末装置5
−1,5−2にそれぞれ接続される。又図の下部
に示すように、変復調装置3−5と網制御回路6
−1と通信回線4−3を介して交換機7と通信回
線4−4を介して網制御回路6−2と変復調装置
3−6を介して端末装置5−3と接続される。 Communication systems are used to exchange information with remote locations. This communication system is configured as shown in FIG. The computer 1 is connected to a communication control device or a communication control processing device 2 (hereinafter referred to as a communication control device), and the communication control device 2 is connected to modulation/demodulation devices 3-1, 3-2 and communication lines 4-1, 4-2.
and the terminal device 5 via the modem devices 3-3 and 3-4.
-1 and 5-2, respectively. Also, as shown at the bottom of the figure, the modem 3-5 and the network control circuit 6
-1 and a communication line 4-3, an exchange 7, a communication line 4-4, a network control circuit 6-2, a modem 3-6, and a terminal device 5-3.
以上の構成にて通信制御装置2は、電子計算機
1の指令を受けて通信回線4−1乃至4−4にデ
ータを送出し、端末装置5−1乃至5−3からの
データを受信する働きをする。 With the above configuration, the communication control device 2 functions to send data to the communication lines 4-1 to 4-4 in response to instructions from the computer 1, and to receive data from the terminal devices 5-1 to 5-3. do.
従つて、通信システムを運用する上で、通信制
御装置が如何なる負荷まで耐えるかを知るため
に、或る通信回線の伝送制御プログラムが最大負
荷の能力を持つて運用されているか否かを試験す
る通信制御プログラムの最大負荷の試験方法が必
要となる。 Therefore, in order to know what kind of load a communication control device can withstand when operating a communication system, it is necessary to test whether the transmission control program of a certain communication line is being operated with maximum load capacity. A method of testing the maximum load of the communication control program is required.
従来の通信制御装置は第4図に示すように構成
される。通信制御装置2は基本部21とラインア
ダプタ22−0乃至22−3とから構成されてい
る。基本部21は、一時的に電文を蓄積するデー
タメモリ211と通信制御装置2を制御するプロ
セツサ212と制御プログラムを格納する制御メ
モリ213と時間管理を行うタイマ214とから
構成される。
A conventional communication control device is configured as shown in FIG. The communication control device 2 includes a basic unit 21 and line adapters 22-0 to 22-3. The basic unit 21 includes a data memory 211 for temporarily storing messages, a processor 212 for controlling the communication control device 2, a control memory 213 for storing a control program, and a timer 214 for managing time.
ラインアダプタ22−0乃至22−3は同一構
成であり、以下ラインアダプタ22−0によつて
説明をする。ラインアダプタ22−0の送受信デ
ータの直/並列変換部221と割込み制御部22
2と変復調装置制御部223とで構成される。 The line adapters 22-0 to 22-3 have the same configuration, and will be explained below based on the line adapter 22-0. Serial/parallel converter 221 and interrupt controller 22 for sending and receiving data of line adapter 22-0
2 and a modem controller 223.
送信データは、1文字相当の1バイトのデータ
容量の送信レジスタ221−1に格納されて一つ
前のデータが並/直列変換レジスタ221−2か
ら全て、通信回線に送出されると、送信レジスタ
221−1のデータは並/直列変換レジスタ22
1−2に移される。並/直列変換レジスタ221
−2は、予め設定されている回線速度に従つて、
データを1ビツトずつシフトしながら通信回線へ
送出する。 The transmission data is stored in the transmission register 221-1, which has a data capacity of 1 byte corresponding to one character, and when all the previous data is sent to the communication line from the parallel/serial conversion register 221-2, the transmission data is stored in the transmission register 221-1. The data in 221-1 is stored in the parallel/serial conversion register 22.
Moved to 1-2. Parallel/serial conversion register 221
-2, according to the preset line speed,
The data is sent to the communication line while being shifted bit by bit.
通信回線からの受信データは直/並列変換レジ
スタ221−3へ1ビツトずつシフトしながら格
納される。1バイトの格納が終了すると受信レジ
スタ221−4に並列に移される。 The data received from the communication line is stored in the serial/parallel conversion register 221-3 while being shifted one bit at a time. When the storage of one byte is completed, it is transferred in parallel to the reception register 221-4.
割込み制御部222は、受信レジスタ221−
4に1文字分のデータが移された時、プロセツサ
212へのデータ引取り、或いは送信レジスタ2
21−1から並/直列変換レジスタ221−2へ
のデータの格納依頼を行うために、プロセツサ2
12に割込む働きをする。信号Aは割込み信号、
信号Bは割込み要因信号、信号Cはプロセツサ2
12の割込み応答信号である。 The interrupt control unit 222 controls the reception register 221-
When data for one character is transferred to the processor 212, the data is transferred to the processor 212 or sent to the transmission register 2.
21-1 to the parallel/serial conversion register 221-2, the processor 2
It functions to interrupt 12. Signal A is an interrupt signal,
Signal B is the interrupt factor signal, signal C is the processor 2
12 interrupt response signals.
第5図によつてラインアダプタ22とプロセツ
サ212との間の割込みの関係を説明する。通信
回線をD,Eの2回線にて説明する。STX,
ETXはそれぞれ電文の開始と終了とを示す。電
子計算機1は、処理の緊急度によつて、回線処理
の優先順位を決めている。更に通信回線からの割
込みは、一般処理より優先順位の高いものが与え
てある。従つて、D回線の最初のデータSTXが
直/並列変換レジスタ221−3から受信レジス
タ221−4へ移されると、割込み信号Aによつ
てプロセツサ212へデータの引取りを依頼す
る。プロセツサ212は一般処理を中止し、優先
順位の高い受信レジスタ221−4のデータを引
取り、データメモリ221、或いは電子計算機1
へ転送する処理を行う。1文字の処理が終了する
と、割込みによつて中断した処理を継続して行
う。次にE回線のデータSTXを受信すると、同
様の処理を行う。しかし、D回線とE回線とでは
伝送制御手順が異なる場合もあるので、通信制御
装置2は制御情報を別々に持ち、各手順の認識を
する必要がある。 The interrupt relationship between the line adapter 22 and the processor 212 will be explained with reference to FIG. Two communication lines, D and E, will be explained. STX,
ETX indicates the start and end of the message, respectively. The computer 1 determines the priority order of line processing based on the degree of urgency of the processing. Furthermore, interrupts from communication lines are given higher priority than general processing. Therefore, when the first data STX of the D line is transferred from the serial/parallel conversion register 221-3 to the reception register 221-4, an interrupt signal A is used to request the processor 212 to take over the data. The processor 212 cancels general processing, takes over the data in the receiving register 221-4 with a high priority, and stores it in the data memory 221 or the computer 1.
Perform processing to transfer to. When the processing of one character is completed, the processing interrupted by the interrupt is continued. Next, when data STX of the E line is received, similar processing is performed. However, since the transmission control procedures may be different between the D line and the E line, the communication control device 2 needs to have separate control information and recognize each procedure.
通信制御装置は、1文字分のデータを処理する
時間が装置の能力に影響する。例えば、回線速度
が9600ビツト/秒とすると、第6図に示すように
1文字毎の割込みは約833μsに1回起こるので、
通信制御装置はこの1文字の割込みが発生して、
次の割込みが発生するまでにその1文字の処理を
終了しなければならない。若し通信制御装置の同
時処理回線数が4回線あるとすると、各回線は
833μs÷4、即ち208μs、約200μs以内で1文字を
処理せねばならない。 In a communication control device, the time it takes to process data for one character affects the ability of the device. For example, if the line speed is 9600 bits/second, an interrupt for each character will occur approximately once every 833 μs, as shown in Figure 6.
When this one character interrupt occurs, the communication control device
Processing of that one character must be completed before the next interrupt occurs. If the number of lines that can be processed simultaneously by the communication control device is 4, each line is
One character must be processed within approximately 200 μs, which is 833 μs ÷ 4, or 208 μs.
上記の従来の構成のものにあつて、通信制御装
置は、複数の伝送制御手順を処理できるように、
複数の伝送制御手順プログラムを持ち、又1文字
毎の処理も各伝送制御手順、文字の内容、状態に
よつて異なるために通信制御装置の能力の算出
は、1文字を処理するのに、時間が最大かかる処
理部分を机上で見付け出して、この処理部分の処
理時間によつて行つていた。そして実際の試験
は、上記回線速度9600ビツト/秒の場合、其の4
回線をデータ通信を行うテストプログラム等で同
時に起動して、長時間ランニングさせると云う方
法が用いられている。しかし、処理時間が最大か
かる処理部分を持つプログラムを長時間ランニン
グしても、最大時間かかる処理部分が4回線で同
時にぶつかるのは、偶然でしかない。従つて従来
の通信制御装置における或る通信回線の伝送制御
プログラムの最大負荷能力の算定法は、適切でな
いという不都合が生じていた。
In the above-mentioned conventional configuration, the communication control device has a
Because there are multiple transmission control procedure programs, and the processing for each character differs depending on each transmission control procedure, character content, and status, calculation of the communication control device's capacity requires the time it takes to process one character. The processing part that takes the maximum amount of time was found out on paper, and the processing time for this processing part was used. In the actual test, when the line speed is 9600 bits/second,
A method used is to simultaneously start up a line with a test program for data communication and run it for a long time. However, even if you run a program for a long time that has a processing part that takes the longest time, it is just a coincidence that the processing part that takes the longest time will collide with four lines at the same time. Therefore, the method of calculating the maximum load capacity of a transmission control program of a certain communication line in a conventional communication control device has been disadvantageous in that it is not appropriate.
本発明の目的は、通信制御装置のプロセツサが
一括制御する複数の通信回線にて、或る通信回線
の伝送制御プログラムで最大の処理時間かかる処
理部分が他の通信回線での最大処理時間かかる処
理部分と必ずぶつかつて、その通信回線の伝送制
御プログラムが最大負荷能力で運用されているか
否かを試験できる通信制御プログラムの最大負荷
の試験方法を提供することにある。その手段は、
電子計算機1に接続され該電子計算機からの指令
で複数の通信回線とデータの送信受信をするプロ
セツサ制御の通信制御装置2にて行なう或る通信
回線の制御プログラムの最大負荷の試験方法にお
いて、該通信制御装置2に、各通信回線毎に所要
の時間毎に該プロセツサ212へ割込みAを発生
する割込み発生部11−0〜11−3と、該割込
みAによつて所要の時間走行して該プロセツサ2
12の最大負荷となる擬似走行プログラムを格納
する格納部215とを設け、各通信回線毎に所要
の時間毎の割込みAにより前記擬似走行プログラ
ムを起動し所要の時間だけ走行させることによ
り、或る通信回線の制御プログラムが最大負荷で
運用されているか否かを試験するように構成す
る。
An object of the present invention is to provide a transmission control program for a communication line in which a processing part that takes the longest processing time is the same as a process that takes the maximum processing time for another communication line in a plurality of communication lines that are collectively controlled by a processor of a communication control device. To provide a method for testing the maximum load of a communication control program, which can test whether or not the transmission control program of the communication line is operated at its maximum load capacity by always colliding with a portion of the communication line. The means is
In a method for testing the maximum load of a control program for a certain communication line, which is carried out by a processor-controlled communication control device 2 connected to a computer 1 and transmitting and receiving data to and from a plurality of communication lines based on instructions from the computer 1, The communication control device 2 includes interrupt generation units 11-0 to 11-3 that generate an interrupt A to the processor 212 at a required time interval for each communication line, and an interrupt generating unit 11-0 to 11-3 that generates an interrupt A to the processor 212 at a required time interval for each communication line. processor 2
By providing a storage section 215 for storing a pseudo-driving program with a maximum load of 12, and activating the pseudo-driving program by interrupt A at each required time for each communication line and causing it to run for a required time, The configuration is configured to test whether the communication line control program is being operated at maximum load.
通信制御装置2に、各通信回線4−1〜4−4
に所要の時間毎に割込みAを発生する割込み発生
部11−0〜11−3と、該割込みAにより所要
時間走行して該プロセツサの最大負荷となる擬似
走行プログラムを格納する格納部215とを付設
して、各通信回線毎に前記擬似走行プログラムを
起動し所要時間だけ走行させることによつて、或
る通信回線の制御プログラムが最大負荷能力を持
つて運用されているか否かが試験される。
The communication control device 2 includes each communication line 4-1 to 4-4.
Interrupt generators 11-0 to 11-3 generate interrupt A at each required time, and a storage unit 215 stores a pseudo-running program that runs for a required time by the interrupt A and becomes the maximum load on the processor. By starting the pseudo running program for each communication line and running it for the required time, it is tested whether the control program of a certain communication line is being operated with maximum load capacity. .
以下図面を参照して本発明の実施例を詳細に説
明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は本発明の或る通信回線の伝送制御プロ
グラムの最大負荷の試験方法を説明するための一
実施例のブロツク図である。全図を通じて同一個
所は同符号を用いると共にその説明も省略する。
通信制御装置は、基本部21と各回線対応のライ
ンアダプタ22−0乃至22−3とから成り、各
ラインアダプタ22−0〜22−3に、各通信回
線4−1〜4−4に所要の時間毎に割込みAを発
生する割込み発生部11−0乃至11−3(但し
4回線使用とする)を設けてあり、更に基本部2
1に割込みによつて指定された時間走行する模擬
走行プログラムを格納する格納部215が設けら
れる。 FIG. 1 is a block diagram of an embodiment for explaining a method of testing the maximum load of a transmission control program for a communication line according to the present invention. The same parts are denoted by the same reference numerals throughout the figures, and their explanations are omitted.
The communication control device consists of a basic unit 21 and line adapters 22-0 to 22-3 corresponding to each line. Interrupt generation units 11-0 to 11-3 (however, four lines are used) which generate interrupt A every time are provided, and the basic unit 2
1 is provided with a storage unit 215 that stores a simulated driving program that runs for a specified time by an interrupt.
割込み発生部11−0乃至11−3はタイマで
あり、例えば上記した9600ビツト/秒の回線速度
の場合833μs時間毎に割込みを発生する。この
833μsのタイマ値は電子計算機からのコマンドコ
ードワードにて設定することができる。 The interrupt generating units 11-0 to 11-3 are timers, and generate an interrupt every 833 μs in the case of the line speed of 9600 bits/sec mentioned above, for example. this
The timer value of 833 μs can be set using a command code word from the computer.
擬似走行プログラムの格納部215は文字処理
プログラムを格納するのでなく、最大処理時間を
要する文字処理を指定した一定の時間走行するプ
ログラムを格納している。この一定の時間は上記
9600ビツト/秒の場合計算値は208μsで約200μsで
ある。 The pseudo running program storage unit 215 does not store a character processing program, but stores a program that runs for a certain period of time and specifies character processing that requires the maximum processing time. This constant time is
In the case of 9600 bits/second, the calculated value is 208 μs, which is about 200 μs.
上記格納部215の擬似走行プログラムを走行
させるには、上位の電子計算機1よりコマンドを
起動して行う。このコマンドは一般に使用されて
いるコマンドコード、データアドレス、バイト長
とで構成されている。本発明の特徴の1点は、デ
ータアドレスのデータに上記した割込み周期
833μsと走行時間200μsを記載することにある。 To run the simulated running program in the storage section 215, a command is activated from the host computer 1. This command consists of a commonly used command code, data address, and byte length. One of the features of the present invention is that the above-mentioned interrupt cycle is added to the data at the data address.
The purpose is to describe the travel time as 833μs and 200μs.
模擬走行プログラムの動作を第2図によつて説
明する。上位の電子計算機1から通信制御装置2
の基本部21に格納部215の擬似走行プログラ
ムの起動が指令されると、各通信回線対応のライ
ンアダプタの1つ22−0がコマンドを受け取
る。これが第2図aの1の状態である。以後、第
2図aの記載を省略し、括弧付き数字(1),(2)……
のみで記す。ラインアダプタ22−0は、(1)で電
子計算機1より受け取つたコマンドから、(2)で其
の中の割込み周期833μsの値を割込み発生部11
−0であるタイマにセツトする。また(3)でコマン
ドの中の走行時間200μsを、基本部21の制御メ
モリ213の制御情報域へセツトし格納する。(4)
でタイマによる割り込みの際の処理アドレスを、
割込み処理プログラムへ通知する。この状態で割
込み待ちの状態となる。この割込み待ちの状態
で、第2図bの如く、次のタイマ割込みが有る
と、走行時間200μsの終了まで、擬似走行プログ
ラムの走行を行う。これが第2図bの(5)の状態で
ある。(5)の走行時間が終了すると、(6)で割込みタ
イマ値をセツトして、次の割り込みを待つ。電子
計算機から模擬走行終了の割込みがあると、割込
みタイマを停止して終結処理を行う。以上が模擬
走行プログラムの動作である。 The operation of the simulated driving program will be explained with reference to FIG. From the host computer 1 to the communication control device 2
When the basic unit 21 is instructed to start the pseudo-driving program in the storage unit 215, one of the line adapters 22-0 corresponding to each communication line receives the command. This is the state 1 in FIG. 2a. From now on, the description in Figure 2 a will be omitted and the numbers in parentheses (1), (2)...
It is written in only. From the command received from the computer 1 in (1), the line adapter 22-0 transmits the value of the interrupt period of 833 μs in the command to the interrupt generation unit 11 in (2).
Set the timer to -0. Also, in (3), the running time of 200 μs in the command is set and stored in the control information area of the control memory 213 of the basic unit 21. (Four)
The processing address for timer interrupt is
Notify interrupt processing program. In this state, it enters a state of waiting for an interrupt. In this state of waiting for an interrupt, when the next timer interrupt occurs as shown in FIG. 2B, the simulated running program runs until the running time of 200 μs ends. This is the state (5) in FIG. 2b. When the running time in (5) ends, the interrupt timer value is set in (6) and the next interrupt is waited for. When there is an interrupt from the electronic computer to end the simulated run, the interrupt timer is stopped and final processing is performed. The above is the operation of the simulated driving program.
4回線を制御する通信制御装置にて或る一つの
通信回線の制御プログラムの最大負荷を試験する
場合の試験方法に付いて以下説明を行う。一般
に、通信制御装置は取り扱う通信回線に優先順位
が規定されている。この最優先の1回線を、其の
最大負荷能力が試験されようとする現用プログラ
ムにて運用し、残りの3回線に、現用プログラム
の最大負荷の文字処理に相当する時間だけ擬似走
行プログラムを走行させて、その最優先の1回線
の現用プログラムが最大負荷能力を持つて運用さ
れているか否かの試験を行うのである。従つて、
残りの3回線は常に最大の処理時間を持つ状態で
運用されているので、最優先の1回線の現用プロ
グラムの最大時間かかる処理部分が残り3回線の
最大時間かかる処理部分と必ずぶつかり合うの
で、その時に最優先の1回線の現用プログラムに
よるデータ伝送に異常が無ければ、現用プログラ
ムは最大負荷の条件を満たして運用されているこ
とが検証されたことになる。 A test method for testing the maximum load of a control program for one communication line using a communication control device that controls four lines will be described below. Generally, a priority order is defined for communication lines handled by a communication control device. This one line with the highest priority is operated with the current program whose maximum load capacity is to be tested, and the remaining three lines are run with a pseudo running program for a time corresponding to the maximum load character processing of the current program. Then, a test is performed to see whether the current program on that single line with the highest priority is being operated with maximum load capacity. Therefore,
The remaining three lines are always operated with the maximum processing time, so the processing part of the current program on the highest priority line that takes the longest time will always collide with the processing part of the remaining three lines that takes the longest time. If there is no abnormality in the data transmission by the current program on the single line with the highest priority at that time, it is verified that the current program is being operated satisfying the maximum load condition.
以上説明したように本発明によれば、最大の処
理時間のかかる文字処理を所要の時間だけ行う擬
似走行プログラムを、現用の通信制御プログラム
に合せて自由に生成して現用プログラムの最大負
荷の試験に供するので、通信制御装置における現
用プログラムの最大負荷能力の試験が効率よく而
も高精度で行われることになり、通信制御プログ
ラムの最大負荷を試験する上で利点の多いものと
なる。
As explained above, according to the present invention, a pseudo running program that performs character processing that takes the maximum processing time for the required time is freely generated in accordance with the current communication control program, and the maximum load of the current program is tested. Therefore, the maximum load capacity of the current program in the communication control device can be tested efficiently and with high accuracy, which has many advantages in testing the maximum load of the communication control program.
第1図は本発明の最大負荷の試験方法を説明す
るための一実施例のブロツク図、第2図は、模擬
走行ブログラムの動作を説明するためのフローチ
ヤート、第3図は通信システムの構成図、第4図
は従来の通信制御装置のブロツク図、第5図は割
込みのタイムチヤート、第6図は回線の処理時間
関連図である。
図において、1は電子計算機、2は通信制御装
置、4−1乃至4−4は通信回線、11−0乃至
11−3は割込み発生部、215は模擬走行プロ
グラムを格納する格納部をそれぞれ示す。
Fig. 1 is a block diagram of an embodiment for explaining the maximum load test method of the present invention, Fig. 2 is a flowchart for explaining the operation of the simulated running program, and Fig. 3 is a diagram of the communication system. FIG. 4 is a block diagram of a conventional communication control device, FIG. 5 is an interrupt time chart, and FIG. 6 is a line processing time diagram. In the figure, 1 is a computer, 2 is a communication control device, 4-1 to 4-4 are communication lines, 11-0 to 11-3 are interrupt generation units, and 215 is a storage unit that stores a simulated driving program. .
Claims (1)
指令で複数の通信回線4−1〜4−4とデータの
送信受信をするプロセツサ制御の通信制御装置2
にて行なう或る通信回線の伝送制御プログラムの
最大負荷の試験方法において、該通信制御装置2
に、各通信回線毎に所要の時間毎に該プロセツサ
212へ割込みAを発生する割込み発生部11−
0〜11−3と、該割込みAによつて所要の時間
走行して該プロセツサ212の最大負荷となる擬
似走行プログラムを格納する格納部215とを設
け、各通信回線毎に所要の時間毎の割込みAによ
り前記擬似走行プログラムを起動し所要の時間だ
け走行させることにより、或る通信回線の伝送制
御プログラムが最大負荷能力で運用されているか
否かを試験することを特徴とする通信制御プログ
ラムの最大負荷の試験方法。1 A processor-controlled communication control device 2 that is connected to the computer 1 and transmits and receives data to and from a plurality of communication lines 4-1 to 4-4 in accordance with instructions from the computer 1.
In a method for testing the maximum load of a transmission control program on a certain communication line, the communication control device 2
In addition, an interrupt generating section 11- generates an interrupt A to the processor 212 at a required time interval for each communication line.
0 to 11-3, and a storage section 215 that stores a pseudo running program that runs for a required time according to the interrupt A and becomes the maximum load on the processor 212. A communication control program characterized in that the pseudo running program is activated by an interrupt A and run for a required time to test whether or not a transmission control program of a certain communication line is being operated at maximum load capacity. Maximum load test method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198177A JPS6174438A (en) | 1984-09-20 | 1984-09-20 | Test method of maximum load |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198177A JPS6174438A (en) | 1984-09-20 | 1984-09-20 | Test method of maximum load |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6174438A JPS6174438A (en) | 1986-04-16 |
JPH0576821B2 true JPH0576821B2 (en) | 1993-10-25 |
Family
ID=16386751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59198177A Granted JPS6174438A (en) | 1984-09-20 | 1984-09-20 | Test method of maximum load |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6174438A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756990B2 (en) * | 1988-09-16 | 1995-06-14 | 株式会社日立製作所 | Communication control device |
JPH05233483A (en) * | 1992-02-20 | 1993-09-10 | Hokuriku Nippon Denki Software Kk | Test system for input/output processor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5531341A (en) * | 1978-08-28 | 1980-03-05 | Fujitsu Ltd | Automatic test processing method |
JPS57104347A (en) * | 1980-12-19 | 1982-06-29 | Fujitsu Ltd | Test method for communication control |
JPS5881362A (en) * | 1981-11-11 | 1983-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Testing system of communication processor made into firmware |
-
1984
- 1984-09-20 JP JP59198177A patent/JPS6174438A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5531341A (en) * | 1978-08-28 | 1980-03-05 | Fujitsu Ltd | Automatic test processing method |
JPS57104347A (en) * | 1980-12-19 | 1982-06-29 | Fujitsu Ltd | Test method for communication control |
JPS5881362A (en) * | 1981-11-11 | 1983-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Testing system of communication processor made into firmware |
Also Published As
Publication number | Publication date |
---|---|
JPS6174438A (en) | 1986-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2103895C (en) | Method and apparatus for controlling data communication operations within stations of a local area network | |
US4488231A (en) | Communication multiplexer having dual microprocessors | |
US4829297A (en) | Communication network polling technique | |
EP0009678A1 (en) | Computer input/output apparatus | |
EP0221303A2 (en) | Automatic I/O address assignment | |
EP0502214A1 (en) | Message control method for data communication system | |
US4482982A (en) | Communication multiplexer sharing a free running timer among multiple communication lines | |
JPS63280365A (en) | Control system for direct memory access order contention | |
JPS58502027A (en) | Peripherals adapted to monitor low data rate serial input/output interfaces | |
CA1169574A (en) | Communication multiplexer having dual microprocessors | |
JPH0576821B2 (en) | ||
JPH1069470A (en) | Multiprocessor system | |
US4491913A (en) | Address generating device for a communication line scanning device | |
JP2573332B2 (en) | Data transfer control method | |
JPS62188536A (en) | Line state display system | |
JP3505540B2 (en) | Data transfer device | |
WO1983001851A1 (en) | Peripheral unit adapted to monitor input/output interface | |
JPH0143336B2 (en) | ||
JPS5850410Y2 (en) | Interrupt priority controller | |
JPS6198050A (en) | Transfer system for received data | |
JPH10233792A (en) | Polling system/method | |
JPS6378257A (en) | Input-output controller | |
JPH01276940A (en) | Data transfer controller | |
JPS6113845A (en) | Communication control equipment | |
JPH01147763A (en) | Input/output control system for terminal concentrator |