JPH0573507A - Reliefing device in message communication between electronic computers - Google Patents
Reliefing device in message communication between electronic computersInfo
- Publication number
- JPH0573507A JPH0573507A JP3233634A JP23363491A JPH0573507A JP H0573507 A JPH0573507 A JP H0573507A JP 3233634 A JP3233634 A JP 3233634A JP 23363491 A JP23363491 A JP 23363491A JP H0573507 A JPH0573507 A JP H0573507A
- Authority
- JP
- Japan
- Prior art keywords
- message
- block
- computer
- interrupt
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子計算機間メッセー
ジ交信時の救済装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rescue device for message communication between electronic computers.
【0002】[0002]
【従来の技術】従来、1台の計算機にすべての仕事を集
中して処理させる集中処理方式に対して、仕事ごとに、
あるいは一つの仕事を小さい単位に分割したものを、相
互に結合された計算要素に分散して処理するのが分散処
理方式であり、この場合、計算要素は仕事の分割の程
度、つまり分散処理のレベルによって小形計算機であっ
たり、中央処理装置(CPU)とメモリをもったプロセ
ッサであったり、また演算回路であったりする。分散処
理方式によれば、比較的少ない費用で高性能の計算機シ
ステムを実現することができる。2. Description of the Related Art Conventionally, in contrast to a centralized processing system in which one computer concentrates and processes all jobs,
Alternatively, the distributed processing method divides one work into smaller units and distributes them to the mutually connected calculation elements. In this case, the calculation elements are the degree of division of work, that is, the distributed processing. Depending on the level, it may be a small computer, a processor having a central processing unit (CPU) and memory, or an arithmetic circuit. According to the distributed processing method, a high-performance computer system can be realized at a relatively low cost.
【0003】そして、複合計算機システムについては、
単体としても動作可能な計算機を数台から十数台程度、
比較的近距離で疎に結合した計算機システムであり、マ
ルチコンピュータ、計算機複合体(コンピュータコンプ
レックス)などとも呼ばれており、複合計算機システム
を構成する計算機間の通信や情報転送をどのように実現
しているかという観点から、単に計算機間の通信手段の
みをもつ方式と、複数計算機から共通にアクセス可能な
記憶媒体(ファイル)をもつ方式とがある。Regarding the complex computer system,
About several to a dozen or so computers that can operate as a single unit,
It is a computer system that is loosely coupled in a relatively short distance and is also called a multi-computer or a computer complex. It is used to realize communication and information transfer between the computers that make up the computer system. From the standpoint of whether or not there is a method, there is a method that only has a communication means between computers and a method that has a storage medium (file) that can be commonly accessed from a plurality of computers.
【0004】また、最近のハードウェアの技術の進歩に
伴って、マイクロプロセッサなどの安価な小形計算機や
特殊演算機能を備えた専用プロセッサが容易に開発さ
れ、従来、大形計算機で行っていた処理を、複数個のプ
ロセッサを結合した機能分散形複合計算機システムで実
行することが可能になってきている。Further, with recent advances in hardware technology, inexpensive small-sized computers such as microprocessors and dedicated processors equipped with special arithmetic functions have been easily developed, and processing conventionally performed by large-sized computers has been performed. It is becoming possible to execute the above with a function-distributed complex computer system in which a plurality of processors are combined.
【0005】このような機能分散システムにおいては、
システム全体としての処理効率を考慮した複合計算機シ
ステムの構成方式の選択、および各計算機への最適な機
能割当てが非常に重要である。しかし、一般的な構成方
式や機能割当てアルゴリズムが確立しているわけではな
く、各応用分野や対象ごとに総合的なデータの流れを解
析し、機能分割、計算機間の通信方式、インタフェー
ス、ソフトウェアの分割、スケジューリングの方法など
の最適化を図る必要がある。In such a function distribution system,
It is very important to select the configuration method of the complex computer system considering the processing efficiency of the whole system and to allocate the optimal function to each computer. However, a general configuration method and function allocation algorithm have not been established, and a comprehensive data flow is analyzed for each application field and target, and functional division, communication method between computers, interface, software It is necessary to optimize the method of division and scheduling.
【0006】次に、共有メモリの機能について、密結合
形のマルチプロセッサにおいては、プロセッサ間の情報
の授受は、共有メモリを介して行うのが一般的であり、
プロセッサ間の周期や通信は、共有メモリの事前に定め
ておいた領域に対する読出しと書込みによって実現され
る。これは、他の手段による通信方式よりも高速でオー
バヘッドが少ないという特徴をもつためである。Regarding the function of the shared memory, in a tightly coupled multiprocessor, information is generally exchanged between the processors via the shared memory.
The cycle and communication between the processors are realized by reading and writing in a predetermined area of the shared memory. This is because it has the characteristics that it is faster and has less overhead than the communication method by other means.
【0007】多数のプロセッサによってメモリが共有さ
れている場合には、アクセスが一つのメモリユニットに
集中し、アクセス時間の遅れが生じ、システム全体のボ
トルネックとなることが多い。これを避けるために、メ
モリのバンク分けやキャッシュメモリの採用によって、
実効的なメモリアクセス速度の高速化を行うことで対処
している。When the memory is shared by a large number of processors, the access is concentrated on one memory unit, which delays the access time and often becomes a bottleneck of the entire system. To avoid this, by dividing the memory into banks and using cache memory,
This is dealt with by increasing the effective memory access speed.
【0008】また、プロセッサ間の同期や通信を行うた
めに、不可欠な相互排除機能をサポートする機能が必要
となる。Further, in order to perform synchronization and communication between processors, a function that supports an essential mutual exclusion function is required.
【0009】そして、マルチプロセッサシステムでは、
複数台のプロセッサがそれぞれに割り当られたタスクの
並行実行を進めていくことによって計算が進められる。
並行タスクが互いに協調して一つの計算を進めていくた
めには、相互に同期をとったり、通信(メッセージ交
換)が行えることが不可欠である。In a multiprocessor system,
The calculation is carried out by the parallel execution of the tasks assigned to each of the plurality of processors.
In order for parallel tasks to cooperate with each other to proceed with one calculation, it is essential that they can synchronize with each other and communicate (message exchange).
【0010】この点、トークン方式は、リングバスの場
合の用いられる同期方式で、普段はトークンと呼ばれる
データを循環させておき、メッセージを送信したいプロ
セッサはトークンが到着すると、まずメッセージを送っ
てからトークンを送るようにする。また割込方式では、
メッセージを送りたいプロセッサが相手のプロセッサに
割込みをかけ、割り込まれたプロセッサは必ず受信する
ようにする。In this respect, the token system is a synchronous system used in the case of a ring bus. Normally, data called a token is circulated, and a processor desiring to send a message first sends a message when the token arrives. Send tokens. In the interrupt method,
The processor that wants to send a message interrupts the other processor, and the interrupted processor must receive it.
【0011】更に、中央処理装置の構成としては、CP
Uは、一般に命令制御部、記憶制御部と演算制御部と呼
ばれる機能部ユニットから構成され、命令制御部は、命
令の読出しと解読、汎用レジスタからベースアドレスと
インデックスを読み出し、命令のディスプレースメント
に加えてオペランドアドレスの生成を行う。また、1命
令の処理が終了するごとに割込要因の有無を調べ、要因
があれば割込処理を行い、CPU全体の進行の制御を行
う中心的な機能ユニットである。Further, the central processing unit has a CP
U is composed of a functional unit generally called an instruction control unit, a storage control unit, and an arithmetic control unit. The instruction control unit reads and decodes an instruction, reads a base address and an index from a general-purpose register, and performs instruction displacement. In addition, the operand address is generated. Further, it is a central functional unit that checks whether or not there is an interrupt factor each time the processing of one instruction is completed, and if there is a factor, performs an interrupt process and controls the progress of the entire CPU.
【0012】次に、起動キューイング機能については、
入出力起動時、チャネル使用中またはIOC使用中に遭
遇すると、入出力経路や起動の契機を再スケジュールす
る必要がある。Next, regarding the activation queuing function,
When encountering during I / O startup, channel use or IOC use, it is necessary to reschedule the I / O path and the trigger of activation.
【0013】起動のキューイングにおける入出力命令の
実行では、論理的な周辺装置番号を指定して実行するだ
けで、目的の周辺装置に至る物理的な経路であるチャネ
ルパスをIOPが選択し周辺装置を起動する。選択した
チャネルパスが他の入出力処理のため使用中のときは、
他のチャネルパスを選択する。また、すべての使用中の
ときは、CPUからの入出力要求を一時IOPがスタッ
クし、起動の再スケジューリングを実施する。When executing an input / output instruction in the start-up queuing, the IOP selects a channel path which is a physical route to a target peripheral device only by designating and executing a logical peripheral device number. Start the device. When the selected channel path is in use for other I / O processing,
Select another channel path. Further, when all are in use, the I / O request from the CPU is stuck in the temporary IOP, and the rescheduling of the activation is carried out.
【0014】起動キューイングは、CPUプログラムか
らの入出力要求をIOPが受け付けた後は、チャネル使
用中やIOC使用中に遭遇してもCPUに割込みを行わ
ずに、従来、オペレーティングシステムが実行していた
起動の再スケジューリング処理をハードウェアが自動的
に行うため、オペレーティングシステムのオーバヘッド
を軽減する効果がある。The activation queuing is conventionally executed by the operating system without interrupting the CPU even if the IOP accepts the input / output request from the CPU program even when the channel or the IOC is used. The hardware automatically performs the re-scheduling process for booting, which is effective in reducing the overhead of the operating system.
【0015】従来、他計算機へのメッセージ送信は、送
信先計算機に割り込みを発生させメッセージ送信がある
事を通知している。この時、割り込み発生時に情報を付
加しメッセージを通知していたが、その情報量が多くな
るとによりメッセージ本体をブロックにまとめエントリ
にキューイングして割り込み情報と分離する方式がとら
れるようになる。割り込みによりメッセージ送信がある
ことを通知された計算機では、エントリよりメッセージ
ブロックを切り出しメッセージを受信する。この場合、
メッセージ送信が行われたかどうかは、折り返し受信側
の計算機がメッセージの返答を行い、送信側ではタイム
アウトによるリトライ等により確認していた。Conventionally, when transmitting a message to another computer, an interrupt is generated in the destination computer to notify that there is message transmission. At this time, the information was added and the message was notified when the interrupt occurred. However, when the amount of the information becomes large, a method of collecting the message body into blocks and queuing the entries to separate from the interrupt information comes to be adopted. The computer notified of the message transmission by the interrupt cuts out the message block from the entry and receives the message. in this case,
The computer on the receiving side replied back to confirm whether or not the message was transmitted, and the transmitting side confirmed it by retrying due to a timeout.
【0016】[0016]
【発明が解決しようとする課題】以上のように、メッセ
ージ送信の完了の確認に冗長な処理が必要であるが、冗
長な処理を付加することには信頼性の低下が考えられる
という問題点があった。As described above, although a redundant process is required to confirm the completion of message transmission, adding a redundant process may reduce reliability. there were.
【0017】本発明は、共有メモリを有する計算機間に
おいて、割り込みによるメッセージ送信時の割り込み消
滅時に計算機システム内で一括したソフトウェア的な救
済を行う電子計算機間メッセージ交信時の救済装置を提
供することを目的とする。The present invention is to provide a rescue device for message communication between electronic computers, which performs a software-like rescue in the computer system collectively when an interrupt disappears when a message is transmitted by an interrupt between computers having a shared memory. To aim.
【0018】[0018]
【課題を解決するための手段】本発明は、複数の電子計
算機が共有する共有メモリ装置に格納され、送信元電子
計算機のメッセージ送信部から送信されたメッセージを
ブロック化し、一意のインデックスをヘッダに付加する
メッセージブロックと、このメッセージブロックを受信
先電子計算機にチューイングするエントリと、受信先電
子計算機に割り込みを発生させるハードウェア機構と、
一定周期毎にメッセージブロック内のインデックスを走
査し、予め定めた時間内にメッセージブロックが処理さ
れていない場合に出力する救済タスクと、この救済タス
クからの信号によりメッセージをソフトウェア的に処理
する割り込みハンドラとを具備してなる電子計算機間メ
ッセージ交信時の救済装置である。According to the present invention, a message stored in a shared memory device shared by a plurality of computers and transmitted from a message transmission unit of a transmission source computer is divided into blocks, and a unique index is stored in a header. A message block to be added, an entry that tunes this message block to the receiving computer, and a hardware mechanism that causes an interrupt to the receiving computer,
A rescue task that scans the index in the message block at regular intervals and outputs when the message block has not been processed within a predetermined time, and an interrupt handler that processes the message in software by a signal from this rescue task. It is a relief device for exchanging messages between electronic computers.
【0019】[0019]
【作用】本発明による電子計算機間メッセージ交信時の
救済装置においては、複数の電子計算機が共有する共有
メモリ装置に格納し、送信元電子計算機のメッセージ送
信部から送信されたメッセージをブロック化し、一意の
インデックスをヘッダに付加し、メッセージブロックを
受信先電子計算機にチューイングし、受信先電子計算機
に割り込みを発生させ、一定周期毎にメッセージブロッ
ク内のインデックスを走査し、予め定めた時間内にメッ
セージブロックが処理されていない場合に出力し、救済
タスクからの信号によりメッセージをソフトウェア的に
処理する。In the rescue apparatus for message communication between electronic computers according to the present invention, the messages sent from the message sending unit of the sender computer are stored in a shared memory device shared by a plurality of computers and are uniquely divided into blocks. Index is added to the header, the message block is tuned to the receiving computer, an interrupt is generated in the receiving computer, the index in the message block is scanned at regular intervals, and the message block is scanned within a predetermined time. Is processed when the message has not been processed, and the message is processed in software by the signal from the rescue task.
【0020】[0020]
【実施例】次に本発明の一実施例を説明する。図1は、
複数の電子計算機Q、Rが共有する共有メモリ装置7に
格納され、送信元の電子計算機Qのメッセージ送信部3
から送信されたメッセージ3aをブロック化し、一意の
インデックス1cをヘッダ1bに付加するメッセージブ
ロック1と、メッセージブロック1を受信先の電子計算
機Rにチューイングするエントリ2と、受信先の電子計
算機Rに割り込みを発生させる図示しないハードウェア
機構と、一定周期毎にメッセージブロック3a内のイン
デックス1cを走査し、予め定めた時間内にメッセージ
ブロック1が処理されていない場合に出力する救済タス
ク6と、救済タスク6からの信号によりメッセージ3a
をソフトウェア的に処理する割り込みハンドラ5とを具
備してなる電子計算機間メッセージ交信時の救済装置を
示している。EXAMPLE An example of the present invention will be described below. Figure 1
The message transmission unit 3 of the transmission source computer Q is stored in the shared memory device 7 shared by the plurality of computers Q and R.
The message 3a sent from is blocked, and the unique index 1c is added to the header 1b, the message block 1 is entered, the entry 2 that tunes the message block 1 to the receiving computer R, and the receiving computer R is interrupted. A hardware mechanism (not shown) that generates a message, a rescue task 6 that scans the index 1c in the message block 3a at regular intervals, and outputs if the message block 1 is not processed within a predetermined time, and a rescue task Message 3a by signal from 6
2 shows a rescue device for message communication between electronic computers, which comprises an interrupt handler 5 for processing the above by software.
【0021】即ち、本発明は、各計算機Q、Rから共有
される共有メモリ装置7を有する計算機間でのデータ送
信時に他計算機への割り込みの消滅時のソフトウェアに
よる救済方式に関するものであり、各計算機から共有さ
れるメモリ(共有メモリ)を有する複数の計算機間のメ
ッセージ送信において、メッセージをブロック内に格納
し、送信先計算機のエントリにそのブロックをキューイ
ングすると共に、そのブロックに一意のインデックスを
付加するプログラムと、送信先計算機にメッセージ送信
があることを割り込みにより通知するハードウェアと、
周期的に動作しメッセージブロックが処理されているか
どうかを監視するタスクを具備し、送信元計算機が割り
込み通知を行ったにもかかわらず、メッセージブロック
が処理されない場合にソフトウェア的な処理で、メッセ
ージブロックがあることを通知することを特徴する、他
計算機への割り込み通知の消滅時のソフトウェア救済方
式である。That is, the present invention relates to a software rescue method when an interrupt to another computer disappears during data transmission between computers having a shared memory device 7 shared by the computers Q and R. When sending a message between multiple computers that have a memory that is shared by the computers (shared memory), store the message in a block, queue the block in the entry of the destination computer, and assign a unique index to the block. A program to add, and hardware to notify the destination computer that there is a message transmission by interrupt,
It has a task that operates periodically and monitors whether or not the message block is processed. If the message block is not processed even though the sender computer has issued an interrupt notification, the message block can be processed by software. It is a software relief method at the time of disappearance of an interrupt notification to another computer, which is characterized in that there is a notification that there is.
【0022】1は未使用のメッセージブロックであり、
メッセージブロック1は各計算ごとに分離して用意され
ていることを示し1′はその詳細のデータ構造を示した
ものである。1 is an unused message block,
The message block 1 is prepared separately for each calculation, and 1'shows its detailed data structure.
【0023】2はメッセージブロックをキューイングす
るエントリであり、2は計算機R用のエントリであり、
2aは計算機Q用のエントリである。Reference numeral 2 is an entry for queuing a message block, 2 is an entry for the computer R,
2a is an entry for the computer Q.
【0024】3はメッセージ送信部であり、未使用メッ
セージブロックを確保し、メッセージの設定およびイン
デックスを設定しエントリにチューイングする。Reference numeral 3 denotes a message transmission unit, which reserves an unused message block, sets a message and an index, and tunes to an entry.
【0025】4は割り込みの発生であり、送信元計算機
に割り込みを発生させる。Reference numeral 4 is an interrupt generation, which causes the transmission source computer to generate an interrupt.
【0026】5は割り込み4に対応する割り込みハンド
ラであり、エントリ2よりメッセージブロック1を取り
出しメッセージに対応する処理を行う。Reference numeral 5 denotes an interrupt handler corresponding to the interrupt 4, which takes out the message block 1 from the entry 2 and performs a process corresponding to the message.
【0027】6は一定周期に起動される救済タスクであ
り、メッセージブロック1の送信状況を監視し、必要時
に割り込みハンドラ5をソフトウェア的にスケジューリ
ングを行うよう代替えする。Reference numeral 6 is a rescue task which is activated at regular intervals, and monitors the transmission status of the message block 1 and substitutes the interrupt handler 5 for software scheduling when necessary.
【0028】そして、本発明は大別して以下の3つの要
素から成る。即ち、他の計算機のメッセージ送信時に、
そのメッセージをブロックにまとめ、そのブロックに一
意のインデックスをブロックのヘッダに付加し、受信元
計算機のエントリにチューイングするソフトウェア機構
と、受信先計算機に割り込みを発生させるハードウェア
機構と、一定周期に動作するタスクで、自計算機に対応
するエントリにメッセージブロックがある場合、そのメ
ッセージブロックのヘッダのインデックスを見て一定時
間内にそのメッセージブロックが処理されていない場合
に、ソフトウェア的に(b)に対応する割り込みハンド
ラを起動するソフトウェア機構であり、メッセージ送信
側、および受信側で冗長な処理を追加することなく、計
算機内一意に割り込み消滅時のソフトウェアによる救済
が行える等の効果がある。The present invention is roughly divided into the following three elements. That is, when sending a message from another computer,
The message is grouped into blocks, a unique index for the block is added to the block header, and a software mechanism that tunes to the entry of the receiving computer, a hardware mechanism that causes an interrupt to the receiving computer, and operates at regular intervals When there is a message block in the entry corresponding to the local computer in the task to perform, if the message block is not processed within a certain period of time by looking at the index of the header of that message block, software corresponds to (b). This is a software mechanism for activating an interrupt handler, which has an effect that software can be uniquely relieved when an interrupt disappears in the computer without adding redundant processing on the message sending side and the message receiving side.
【0029】次に、一般的なメッセージ送信の動作を説
明する。Next, a general message transmission operation will be described.
【0030】メッセージ送信部3のプログラムで未使用
のメッセージブロック1を確保し、送信の計算機Rに対
応するエントリ2にメッセージブロック1ををチューイ
ングする。このとき、救済タスク6へのデータとしてシ
ステム内一意のインデックス1cをヘッダ1bに符加す
る。次に、送信先の計算機Rに割り込みを発生させ、割
り込み発生により、割り込みハンドラ5が起動されてエ
ントリ2よりメッセージブロック1を確保し対応する処
理を行う。An unused message block 1 is reserved by the program of the message transmitting unit 3, and the message block 1 is tuned to the entry 2 corresponding to the transmitting computer R. At this time, the index 1c unique in the system is added to the header 1b as data for the rescue task 6. Next, an interrupt is generated in the destination computer R, the interrupt handler 5 is activated by the interrupt generation, the message block 1 is secured from the entry 2, and the corresponding processing is performed.
【0031】上記のメッセージ送信について割り込み等
の消滅により送受信が完了しない場合に、救済タスク6
による救済方式を図2のフローチャートに従って説明す
る。When the transmission / reception of the above message transmission is not completed due to the disappearance of an interrupt or the like, the rescue task 6
The relief method by the method will be described with reference to the flowchart of FIG.
【0032】ステップ11では、本救済処理はタスクに
より行われ、このタスクはタイマ機構を利用して一定周
期ごとに起動される。ステップ12では、起動されると
エントリにメッセージブロックがチューイングされてい
るかを判定し、チューイングされていた場合にそのブロ
ックのインデックスを記憶する。ステップ13では一定
時間待ったのち、ステップ12と同様にインデックスを
もとめる。そして、ステップ15では、ステップ12,
13にて取り出したインデックスを比較し、同一のイン
デックスであれば、割り込みが通知されていないと判断
し、本タスクから割り込みハンドラをスケジューリング
し他計算機上の割り込み発生処理を代替えする。In step 11, this repair processing is performed by a task, and this task is activated at regular intervals using a timer mechanism. In step 12, when activated, it is determined whether a message block is chewed in the entry, and if it is, the index of that block is stored. In step 13, after waiting for a certain period of time, the index is obtained as in step 12. Then, in step 15, step 12,
The indexes fetched in 13 are compared. If the indexes are the same, it is determined that an interrupt has not been notified, and an interrupt handler is scheduled from this task to substitute the interrupt generation processing on another computer.
【0033】本発明は、ブロックをチューイングしてデ
ータを渡す処理の通知処理救済に適用できる。The present invention can be applied to the notification processing relief of the processing of chewing blocks and passing data.
【0034】[0034]
【発明の効果】本発明により、割り込みによるメッセー
ジ送信時の割り込み消滅時にソフトウェア的な救済を行
なうことができる。According to the present invention, software relief can be performed when an interrupt disappears when a message is transmitted by an interrupt.
【図1】本発明の一実施例を示す救済装置の構成図であ
る。FIG. 1 is a configuration diagram of a rescue device showing an embodiment of the present invention.
【図2】図1の作用を示す説明図である。FIG. 2 is an explanatory diagram showing the operation of FIG.
1…メッセージブロック 2…エントリ 3…メッセージ送信部 5…割り込みハンドラ 6…救済タスク 1 ... Message block 2 ... Entry 3 ... Message sending part 5 ... Interrupt handler 6 ... Relief task
Claims (1)
装置に格納され、送信元電子計算機のメッセージ送信部
から送信されたメッセージをブロック化し、一意のイン
デックスをヘッダに付加するメッセージブロックと、こ
のメッセージブロックを受信先電子計算機にチューイン
グするエントリと、前記受信先電子計算機に割り込みを
発生させるハードウェア機構と、一定周期毎に前記メッ
セージブロック内のインデックスを走査し、予め定めた
時間内に前記メッセージブロックが処理されていない場
合に出力する救済タスクと、この救済タスクからの信号
により前記メッセージをソフトウェア的に処理する割り
込みハンドラとを具備してなる電子計算機間メッセージ
交信時の救済装置。1. A message block, which is stored in a shared memory device shared by a plurality of computers, blocks a message transmitted from a message transmission unit of a transmission source computer, and adds a unique index to a header, and this message. An entry that tunes the block to the receiving computer, a hardware mechanism that causes an interrupt to the receiving computer, and scans the index in the message block at regular intervals, and the message block within a predetermined time. Is provided when a message is not processed, and a rescue device at the time of message communication between electronic computers, which includes a rescue task and an interrupt handler that processes the message in software by a signal from the rescue task.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3233634A JPH0573507A (en) | 1991-09-13 | 1991-09-13 | Reliefing device in message communication between electronic computers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3233634A JPH0573507A (en) | 1991-09-13 | 1991-09-13 | Reliefing device in message communication between electronic computers |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0573507A true JPH0573507A (en) | 1993-03-26 |
Family
ID=16958119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3233634A Pending JPH0573507A (en) | 1991-09-13 | 1991-09-13 | Reliefing device in message communication between electronic computers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0573507A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6098105A (en) * | 1997-04-08 | 2000-08-01 | International Business Machines Corporation | Source and destination initiated interrupt method for message arrival notification |
US6098104A (en) * | 1997-04-08 | 2000-08-01 | International Business Machines Corporation | Source and destination initiated interrupts for message arrival notification, and related data structures |
US6105071A (en) * | 1997-04-08 | 2000-08-15 | International Business Machines Corporation | Source and destination initiated interrupt system for message arrival notification |
-
1991
- 1991-09-13 JP JP3233634A patent/JPH0573507A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6098105A (en) * | 1997-04-08 | 2000-08-01 | International Business Machines Corporation | Source and destination initiated interrupt method for message arrival notification |
US6098104A (en) * | 1997-04-08 | 2000-08-01 | International Business Machines Corporation | Source and destination initiated interrupts for message arrival notification, and related data structures |
US6105071A (en) * | 1997-04-08 | 2000-08-15 | International Business Machines Corporation | Source and destination initiated interrupt system for message arrival notification |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5701495A (en) | Scalable system interrupt structure for a multi-processing system | |
JP2855298B2 (en) | Arbitration method of interrupt request and multiprocessor system | |
EP0827085B1 (en) | Method and apparatus for distributing interrupts in a scalable symmetric multiprocessor system without changing the bus width or bus protocol | |
US20030110336A1 (en) | Method and apparatus for interrupt redirection for arm processors | |
EP0318221A2 (en) | Controlling responding by users of an intercommunications bus | |
JP2511397B2 (en) | Multiprocessor data processing system and operating method thereof | |
EP0827084A2 (en) | Method and apparatus for distributing interrupts in a symmetric multiprocessor system | |
JPH1196124A (en) | Parallel processor system | |
EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
JP3490473B2 (en) | Communication system between processors | |
AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
US7389507B2 (en) | Operating-system-independent modular programming method for robust just-in-time response to multiple asynchronous data streams | |
JPH02230455A (en) | Interruption control system for external memory device | |
JPH0573507A (en) | Reliefing device in message communication between electronic computers | |
JPH06324996A (en) | Integrated circuit and programmable multiprocessor interruption controller system | |
Kirrmann | Events and interrupts in tightly coupled multiprocessors | |
JPH0795318B2 (en) | Communication method between multi-processing computer and processor | |
US20090019259A1 (en) | Multiprocessing method and multiprocessor system | |
JP2539436B2 (en) | Communication method between processors | |
Ahuja et al. | A multi-microprocessor architecture with hardware support for communication and scheduling | |
JPH0512173A (en) | Information processor | |
CN103257943A (en) | Centralized interrupt controller | |
JPH09282297A (en) | Inter-cpu communication system using dual port memory | |
KR920009447B1 (en) | Multi process system | |
JPS6143369A (en) | Multi-processor system |