JPH0566410A

JPH0566410A - 液晶表示装置

Info

Publication number: JPH0566410A
Application number: JP22627691A
Authority: JP
Inventors: Meiko Ogawa; 盟子小川; Mitsushi Ikeda; 光志池田; Yoshifumi Ogawa; 吉文小川; Toshiya Kiyota; 敏也清田; Masayuki Saito; 雅之斉藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-09-06
Filing date: 1991-09-06
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】パールや、ファイバーなどを液晶駆動用アク
ティブマトリクス基板上に散布して、液晶を封入するた
めのギャップを形成する場合において生じる、スペーサ
の塊による画質不良、ギャップムラの問題が生じない構
造の液晶表示装置を提供する事を目的とする。さらに、
配線の低抵抗化を行い、画質を向上させる事を目的とす
る。と同時に、工程の簡略化を行う事を目的とする。【構成】液晶表示装置（液晶ディスプレイ）におい
て、液晶表示装置駆動用基板上に、液晶を封入するため
の空間を形成するためにバンプを形成している事を特徴
としている。必要に応じて、このバンプを使用して液晶
駆動用アクティブマトリクス基板と対向基板との電気的
接続をとる事、さらには、対向基板上に補助配線を形成
し、バンプを介して接続している事を特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置（液晶ディスプレイ）は、
軽量、薄形化が可能で、低消費電力であることから、た
とえば、携帯用ＴＶ、ラップトップパソコンのディスプ
レイなどに応用されており、さらに大型化、高精細化の
研究開発が各所で行われている。

【０００３】図１２および図１３に従来の液晶表示装置
の、液晶駆動用アクティブマトリクス基板の画素領域の
拡大平面図と液晶表示装置の一部を拡大した断面図を示
す。液晶駆動用アクティブマトリクス基板としては、互
いに交差する複数本ずつのアドレス配線１０２とデータ
配線１０３と、その交差点に、アモルファスＳｉ（以
下、ａ−Ｓｉと略す）あるいはポリＳｉ（以下、ｐ−Ｓ
ｉと略す）により構成した薄膜トランジスタ（以下、Ｔ
ＦＴと略す）または、ＭＩＭ素子を基板上に配列した、
アクティブマトリクス基板が知られている。なお、図中
の１０１は絶縁性透明基板、１０２は前記基板１０１上
に設けられたアドレス配線、１０３は前記アドレス配線
１０２に直角の方向に設けられたデータ配線、１０２ａ
はゲート電極、１０３ａはソース電極、１０３ｂはドレ
イン電極、１０４は層間絶縁膜、１０８は画素表示電
極、１１０は配向膜でこの上方に液晶体が封入される空
間を介し、配向膜１１５、対向表示電極１１４、トップ
コート層１１３、着色層１１２、絶縁性透明基板１１１
よりなる対向基板が配置されている。液晶表示装置は、
この液晶駆動用アクティブマトリクス基板と対向基板の
間に液晶を封入することによって構成される。

【０００４】液晶を封入するための空間のギャップを形
成するために通常は、球状のパールと呼ばれるもの、あ
るいは円筒型のファイバーと呼ばれるものをスペーサ１
１６として液晶駆動用アクティブマトリクス基板上に散
布して使用し、数μｍ程度のギャップを形成している。
さらに、対向基板上の対向表示電極１１４と液晶駆動用
アクティブマトリクス基板との電気的導通をとるため
に、従来は銀ペーストやドータイトなどを使用してい
た。しかし、従来の方法でギャップを構成した場合、上
記のスペーサが凝集し塊となってしまうと、液晶表示を
行わない領域が発生し、画面上できらきらと光った欠陥
として視認されてしまうという欠点がある。また、液晶
駆動用アクティブマトリクス基板は、完全に平坦ではな
く、ＴＦＴ、画素、配線などで凹凸がある。したがって
散布したスペーサが付着する部分によって基板の高さが
異なるため、セルに「ギャップむら」を生じ画質を低下
させる原因となる。

【０００５】また、液晶駆動用のアクティブマトリクス
基板に関する問題点として、配線の遅延による画質の低
下がある。

【０００６】

【発明が解決しようとする課題】以上述べてきたよう
に、パールや、ファイバーなどを液晶駆動用アクティブ
マトリクス基板上に散布して、液晶を封入するためのギ
ャップを形成する場合において生じる、スペーサの塊に
よるきらきら光る不良や、「ギャップむら」等の重大な
問題があった。本発明は叙上の問題を解決するためにな
されたもので、上記従来の諸問題が生じない構造の液晶
表示装置を提供することを目的とする。また、配線の低
抵抗化を行い、画質を向上させること、さらに工程の簡
略化をはかることを目的とする。

【０００７】

【課題を解決するための手段】本発明に係る液晶表示装
置は、絶縁基板上に形成された複数のアドレス配線と、
前記アドレス配線に絶縁膜を介して交差部を形成する複
数のデータ配線と、前記交差部近傍に配置された画素電
極と、前記交差部に隣接しかつ前記アドレス配線に電気
的に接続されたゲート、前記データ配線に電気的に接続
されたドレインおよび前記画素電極に電気的に接続され
たソースの各電極とを設けた前記液晶駆動用アクティブ
マトリクス基板と、該液晶駆動用アクティブマトリクス
基板の画素電極以外の領域に形成されたバンプと、前記
バンプをスペーサとして前記液晶駆動用アクティブマト
リクス基板との間に空間を設けて配置された対向基板
と、前記空間に封入された液晶体を具備したことを特徴
とする。

【０００８】また本発明の液晶表示装置は、対向基板上
にアドレス配線またはデータ配線の補助配線を備え、か
つバンプを液晶駆動用アクティブマトリクス基板上の補
助配線を有する配線上に設け、該バンプで前記補助配線
と接続していることを特徴とする。

【０００９】さらに叙上のいずれかにおいて、液晶駆動
用アクティブマトリクス基板と対向基板上の対向表示電
極を接続していることを特徴とする。

【００１０】

【作用】本発明によれば、液晶駆動用アクティブマトリ
クス基板上の表示電極以外の部位にバンプを形成しこの
バンプをスペーサとすることによって液晶を封入するた
めの空間のギャップを形成することにより、従来のスペ
ーサを液晶駆動用アクティブマトリクス基板上に散布し
てギャップを形成する構造に比べ、スペーサの塊による
画像欠陥や、ギャップむらのない液晶表示装置を得るこ
とができる。また、対向基板上の対向表示電極と液晶駆
動用アクティブマトリクス基板をスペーサとして使用す
るバンプで電気的に接続しているため、従来のスペーサ
散布工程、および対向基板上の対向表示電極と液晶駆動
用アクティブマトリクス基板の電気的接続をとる工程が
不要となる。さらに、対向基板上に補助配線を形成し、
バンプを介して液晶駆動用アクティブマトリクス基板上
の配線に接続するため、配線の低抵抗化を行うことがで
きる。また、対向基板上に補助配線があるため、補助配
線を冗長回路として使用できるため、補助配線のある配
線に断線の不良が発生したり、層間絶縁膜に起因するア
ドレス線とデータ線のショートが発生しても、一例とし
て、レーザを照射し配線を切断あるいは接続することに
よって修復できる。

【００１１】

【実施例】

（実施例１）以下、本発明の実施例について説明する。
図１は、本発明に係る第一実施例において用いた液晶駆
動用アクティブマトリクス基板の表示画素領域部分を拡
大して示す平面図である。図２は、液晶表示装置の表示
画素部分を拡大して示す断面図である。図３は、対向基
板上の表示画素領域部分を拡大して示す平面図である。
図４は、対向基板上の対向表示電極と液晶駆動用アクテ
ィブマトリクス基板との電気的導通をとるための接続部
を拡大して示す断面図である。液晶駆動用アクティブマ
トリクス基板は、アンダーコートをした絶縁性基板１０
１上にアドレス配線１０２とデータ配線１０３がそれぞ
れ複数本ずつ配設され、配線の交点付近に画素電極が設
けられているのは従来と同様である。一方、対向基板上
に、アドレス配線の補助配線１２が設けられ、一画素に
複数個、アドレス配線１０２上に設けられたバンプ１１
によってアドレス配線と接続している。対向透明電極
は、液晶駆動用アクティブマトリクス基板と、対向基板
とのバンプで接続している領域以外に形成されている。
このアドレス配線１０２上に設けられたバンプ１１は液
晶駆動用アクティブマトリクス基板と対向基板の間に液
晶をいれるための空間を形成するスペーサとしての役割
と、対向基板上の対向表示電極１１４の電位を制御する
ために、対向基板と液晶駆動用アクティブマトリクス基
板との導通をとるために使用している。対向基板と液晶
表示装置の駆動用基板との導通をとるためのバンプを形
成する位置は、液晶を封入している領域でも、シール剤
の外側の液晶の存在していない領域でも良い。

【００１２】次に、本発明第一の実施例の液晶表示装置
の製造方法について、拡大断面図の図２を用いて説明す
る。例えばＳｉＯ_xでアンダーコートされた絶縁性透明
基板１０１上に例えば、ガラス基板上にスパッタリング
法で第一の配線材料例えばＭｏＴａを膜厚２５００オン
グストローム（以下Ａと略記する）成膜し、レジストパ
ターニング、ケミカルドライエッチング（Ｃｈｅｍｉｃ
ａｌＤｒｙＥｔｃｈｉｎｇ以下ＣＤＥ法と略す。）
によりエッチングし、アドレス配線１０２とゲート電極
１０２ａを形成する。次に、前記アドレス配線１０２
（第一の信号配線）とデータ配線１０３（第二の信号配
線）とを絶縁するために層間絶縁膜１０４、例えばプラ
ズマＣＶＤ法で膜厚３０００ＡのＳｉＯ_xを形成する。
続いて、活性層１０５であるａ−Ｓｉ、活性層保護膜１
０６のＳｉＮ_xを例えば、プラズマＣＶＤ法でそれぞれ
５００Ａ、２０００Ａ成膜する。次に、活性層保護膜１
０６のＳｉＮ_xをレジストパターニングし、フッ酸系エ
ッチング液でエッチングする。次にコンタクト層１０７
のｎ⁺ａ−Ｓｉを例えばプラズマＣＶＤ法で５００Ａ成
膜する。次にコンタクト層１０７のｎ⁺ａ−Ｓｉと活性
層１０５のａ−Ｓｉをレジストパターニングし、ＣＤＥ
法でエッチングする。画素電極１０８を形成するために
透明導電膜、例えば、ＩＴＯを例えばスパッタリング法
で成膜、レジストパターニングし、王水系のエッチング
液でエッチングする。次に前記アドレス配線１０２とデ
ータ配線１０３とのコンタクトをとるために、層間絶縁
膜１０４にスルーホールをレジストパターニングし、フ
ッ化アンモニウムエッチング液でエッチングを施す。こ
のときにバンプを形成する位置でもコンタクトがとれる
ようにスルーホールを設ける。次に第二の配線材料、例
えばＭｏ／Ａｌの積層構造となるように、例えばスパッ
タリング法で５００Ａ／３０００Ａ成膜し、データ配線
１０３（第二の信号配線）、ＴＦＴのソース・ドレイン
電極１０３ａ、１０３ｂ、バンプ形成位置の電極１０を
レジストパターニングし、硝酸燐酸酢酸混合液によって
エッチングを施す。次にソース・ドレイン電極の間のｎ
⁺ａ−ＳｉをＣＤＥ法によって除去する。次に、パッシ
ベーション膜１０９として、例えばプラズマＣＶＤ法で
ＳｉＮ_xを２０００Ａ成膜し、画素部、引き出し電極
部、バンプ電極部を除去するパターンをレジストパター
ニングし、ＣＤＥ法あるいはリアクティブイオンエッチ
ング法（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ以
下ＲＩＥ法と略す。）でエッチングを施す。配向膜１１
０として感光性ポリイミドを塗布、引き出し電極上及び
バンプ電極上を除去するようにパターンを形成し、配向
処理をする。形成したいバンプの高さと同じ厚みにレジ
ストを４μｍ塗布し、レジストパターニングする。例え
ば、電気めっき法によってＣｕバンプ１１を形成し、接
着層１１ａとして、Ｓｎ層をバンプの最上層に形成す
る。

【００１３】一方、対向基板上に、対向表示電極とは絶
縁された状態で、アドレス配線（第一の信号配線）の補
助配線１２を形成する。絶縁性透明基板１１４例えば、
ガラス基板上に、従来と同様に、着色層１１２および、
トップコート層１１３を形成する。補助配線材料とし
て、例えば、Ａｌ／Ｃｒ積層膜をスパッタリング法で３
０００Ａ形成する。補助配線パターン１２をレジストパ
ターニングし、硝酸第二セリウムアンモニウム溶液およ
び、硝酸燐酸酢酸溶液でＣｒ，Ａｌをそれぞれエッチン
グする。補助配線１２と対向表示電極１１４との間の層
間絶縁膜１３として例えば、プラズマＣＶＤ法でＳｉＯ
_xを２０００Ａ成膜し、液晶駆動基板上のアドレスライ
ン１０２（第一の信号配線）上のバンプ１１と接続する
部分の補助配線１２上の層間絶縁膜１３を除去できるよ
うなパターンをレジストパターニングし、ＣＤＥ法、あ
るいはＲＩＥ法によってエッチングする。対向表示電極
１１４を形成するために、透明導電膜例えばＩＴＯ（Ｉ
ｎ₂Ｏ₃：Ｓｎ）をスパッタリング法で成膜、レジスト
パターニング、王水系のエッチング溶液でエッチングす
る。配向膜１１５として感光性ポリイミドを塗布、液晶
駆動用基板上に形成されたバンプと接続する部分を除去
するようにパターンを形成し、配向処理をする。

【００１４】以上のような工程を経て、用意された液晶
駆動用基板と対向基板を組み立て、液晶を封入すること
によって本発明の液晶表示装置を製造することができ
る。

【００１５】なお、上記実施例において、使用する絶縁
透明基板は、アンダーコートの材料がＳｉＯ_x以外で
も、例えば、ＴａＯ_x、ＳｉＮ_xなどでも良く、また、
アンダーコートをしなくても良い。また、第一の配線材
料としては、スパッタリング法で形成したＭｏＴａ以外
でも、例えば、スパッタリング法あるいは蒸着法などで
形成したＭｏ，Ｔａ，Ｗ，Ａｌ，Ｃｒ，Ｔｉ，Ｃｕ，Ｎ
ｉ，Ｓｎ，Ｉｎ，およびそれらを主成分とする合金、お
よびそれらの積層膜を使用しても良い。また、アドレス
ライン（第一の配線材料）、およびデータ配線（第二の
配線材料）の層間絶縁膜としてＳｉＯ_x以外でも、例え
ば、第一の配線の陽極酸化あるいは熱酸化膜、プラズマ
ＣＶＤ法あるいは、スパッタリング法で形成したＳｉＯ
_x，ＳｉＮ_x，および、それらの積層膜を使用しても良
い。活性層として使用する材料は、ａ−Ｓｉばかりでな
くｐ−Ｓｉを使用しても良く、また、成膜方法もプラズ
マＣＶＤ法に限らず、光ＣＶＤ法、スパッタリング法な
どでも良い。第二の配線材料としては、Ｍｏ／Ａｌの積
層膜以外でも、例えば、スパッタリング法あるいは蒸着
法などで形成したＭｏ，Ｔａ，Ｗ，Ａｌ，Ｃｒ，Ｔｉ，
Ｃｕ，Ｎｉ，Ｓｎ，Ｉｎ，およびそれらを主成分とする
合金、およびそれらの積層膜を使用しても良い。また、
パッシベーション膜として使用する材料は、プラズマＣ
ＶＤ法によって成膜したＳｉＮ_xばかりでなく、たとえ
ば、プラズマＣＶＤ法、あるいはスパッタリング法、あ
るいは焼成で成膜したＳｉＯ_x，ＳｉＮ_x、およびそれ
らの膜の積層構造でも良く、また、ポリイミドでも良
い。あるいは保護膜のない構造でも良い。配線上に形成
するバンプはＣｕばかりではなく、Ｃｕ，Ｎｉ，Ａｕ，
Ｃｕ，Ｓｎ，あるいはそれらの金属の合金でも良く、バ
ンプの形成方法の上記の電解めっき法ばかりではなく、
無電解めっき法、蒸着法、転写法などでも良い。また、
バンプ１１の最上層に形成する接着層１１ａの材料はＳ
ｎばかりでなく、たとえば、Ｓｎ，Ａｕ，Ａｌ，あるい
はそれらの金属の合金でも良い。一方、対向基板上に形
成する補助配線１２に使用する材料は、スパッタリング
法で形成したＣｒ／Ａｌ積層膜ばかりでなく、例えば、
スパッタリング法あるいは蒸着法などで形成したＭｏ，
Ｔａ，Ｗ，Ａｌ，Ｃｒ，Ｔｉ，Ｃｕ，Ｎｉ，Ｓｎ，Ｉ
ｎ，およびそれらを主成分とする合金、およびそれらの
積層膜を使用しても良い。

【００１６】（実施例２）本発明の第二実施例に係る液
晶表示装置の表示画素領域を拡大断面図で図５に示す。
第二実施例の液晶駆動用アクティブマトリクス基板の画
素領域の拡大平面図および、対向基板の画素領域を拡大
した平面図は第一実施例と同様である。Ｃｕバンプを形
成するときに、接着層１１ａをＡｕで形成した後に熱酸
化法によってＣｕバンプの側面を酸化させ、酸化層１１
ｂを形成したものである。

【００１７】図６、図７、図８は、本発明第一および第
二実施例における対向基板のパターン形成例である。図
６は、補助配線１２以外の領域に、対向表示電極を短冊
状に形成した例である。図７は、補助配線１２を短冊状
に形成し、補助配線１２以外の領域に対向表示電極を形
成した例である。図８は、補助配線１２を短冊状に形成
し、補助配線１２がアドレス線上に設けられたバンプに
よって電気的に接続している領域以外のところに対向表
示電極を形成した例である。

【００１８】（実施例３）図９および図１０は、本発明
第三実施例の液晶駆動用アクティブマトリクス基板の画
素領域の拡大平面図と、対向基板の画素領域の拡大平面
図である。本発明第一実施例および、第二実施例におい
ては、一画素毎に複数個のバンプを形成していたが、こ
の第三実施例は画素毎のバンプの形成数が１つである。
バンプ形成の数は、複数個の画素に１つの割合でも構わ
ない。

【００１９】図11は本発明の第三実施例における対向基
板のパターンの形成例で、補助配線１２以外の領域に、
対向表示電極を形成した例である。

【００２０】第一、第二、第三の各実施例においては、
いずれもアドレス線上にバンプを形成し、対向基板側に
形成した補助配線はアドレス配線の補助配線であった
が、データ配線上にバンプを形成し、対向基板上にデー
タ配線の補助配線を形成する構造としても良い。また、
第一、第二、第三の各実施例においては、いずれも補助
容量の無い構造の液晶駆動用アクティブマトリクスの基
板の例を示したが、補助容量を有する構造の液晶表示装
置でも本発明は実施可能であり、補助容量配線上にバン
プを形成し、対向基板上に補助容量配線の補助配線を形
成しても良い。

【００２１】また、配線抵抗が充分に低く、補助配線を
使用して配線抵抗を低下させる必要の無いときには対向
基板上に補助配線を形成する必要はない。補助配線を形
成しない場合には、バンプ形成後に配向膜を形成してバ
ンプ上に配向膜が残っていても問題なく、また、バンプ
形成後に、バンプの表面を熱酸化などで酸化して表面を
絶縁化しても良い。

【００２２】また、第一、第二、第三の各実施例で示し
たＴＦＴの構造は、ａ−Ｓｉ膜上に保護膜を有する逆ス
タッガ型のＴＦＴであるが、これ以外の構造のＴＦＴ、
例えば、スタッガ型、コプラナ型、ａ−Ｓｉ上に保護膜
のない構造のＴＦＴでも、本発明は実施可能で、スイッ
チング素子は、ｐ−ＳｉＴＦＴでもＭＩＭでも構わな
い。

【００２３】

【発明の効果】以上説明してきた様に、本発明の液晶表
示装置は、液晶表示装置駆動基板上にバンプを形成する
事によって、従来構造の液晶表示装置の様に、液晶を封
入する空間を形成するためのスペーサ、および液晶表示
装置駆動基板と対向基板の電気的導通をとるための銀ペ
ーストあるいはドータイトを使用する必要がなくなっ
た。従って、スペーサ散布工程および銀ペーストでの接
着工程は必要なくなり、工程の簡略化を行う事ができ
た。さらに、スペーサを使用しないため、スペーサに起
因する画質不良、たとえば、スペーサが固まって存在す
る事によるきらきら光る不良などをなくす事ができ、同
時にセルギャップの精度をあげることができた。また、
補助配線を対向基板上に形成する事により、従来の構造
の液晶駆動基板の配線抵抗に比べて、たとえばアドレス
配線の補助配線を形成した場合には、配線抵抗が約５分
の１に低下した。

【図面の簡単な説明】

【図１】本発明の第一実施例に係る液晶駆動用アクティ
ブマトリクス基板の表示画素領域部分を拡大して示す平
面図。

【図２】本発明の第１実施例に係る液晶表示装置の表示
画素部分を拡大して示す断面図。

【図３】本発明の第１実施例に係る液晶表示装置におけ
る対向基板の表示画素領域部分を拡大して示す平面図。

【図４】本発明の第１実施例に係る液晶表示装置におけ
る対向基板と液晶駆動用アクティブマトリクス基板との
電気的導通をとるための接続部を拡大して示す断面図。

【図５】本発明の第二実施例に係る液晶表示装置の表示
画素領域を拡大して示す断面図。

【図６】本発明の第一実施例および第二実施例における
液晶表示装置の対向基板のパターン形状を示す平面図。

【図７】本発明の第一実施例および第二実施例における
液晶表示装置の対向基板のパターン形状を示す平面図。

【図８】本発明の第一実施例および第二実施例における
液晶表示装置の対向基板のパターン形状を示す平面図。

【図９】本発明の第三実施例に係る液晶駆動用アクティ
ブマトリクス基板の画素領域を拡大して示す平面図。

【図１０】本発明の第三実施例に係る液晶駆動用アクテ
ィブマトリクス基板の画素領域を拡大して示す平面図。

【図１１】本発明の第三実施例における液晶表示装置の
対向基板のパターン形状を示す平面図。

【図１２】従来の液晶表示装置に係り液晶駆動用アクテ
ィブマトリクス基板の画素領域を拡大して示す平面図。

【図１３】従来の液晶表示装置の一部を拡大して示す断
面図。

【符号の説明】

１０…バンプ形成位置の電極１１…Ｃｕバンプ１１ａ…接着層１１ｂ…酸化層１２…補助配線１３…層間絶縁膜１０１…絶縁性透明基板１０２…アドレス配線１０２ａ…ゲート電極１０３…データ配線１０３ａ…ソース電極１０３ｂ…ドレイン電極１０４…層間絶縁膜１０５…活性層１０６…活性層保護膜１０７…コンタクト層１０８…画素電極１０９…パッシベーション膜１１０…配向膜１１１…絶縁性透明基板１１２…着色層１１３…トップコート層１１４…対向表示電極１１５…配向膜１１６…スペーサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者清田敏也神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者斉藤雅之神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された複数のアドレス
配線と、前記アドレス配線に絶縁膜を介して交差部を形
成する複数のデータ配線と、前記交差部近傍に配置され
た画素電極と、前記交差部に隣接しかつ前記アドレス配
線に電気的に接続されたゲート、前記データ配線に電気
的に接続されたドレインおよび前記画素電極に電気的に
接続されたソースの各電極とを設けた前記液晶駆動用ア
クティブマトリクス基板と、該液晶駆動用アクティブマ
トリクス基板の画素電極以外の領域に形成されたバンプ
と、前記バンプをスペーサとして前記液晶駆動用アクテ
ィブマトリクス基板との間に空間を設けて配置された対
向基板と、前記空間に封入された液晶体を具備したこと
を特徴とする液晶表示装置。