JPH0547706A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0547706A JPH0547706A JP22499691A JP22499691A JPH0547706A JP H0547706 A JPH0547706 A JP H0547706A JP 22499691 A JP22499691 A JP 22499691A JP 22499691 A JP22499691 A JP 22499691A JP H0547706 A JPH0547706 A JP H0547706A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- tungsten
- insulating film
- tungsten film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は半導体装置の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method.
【0002】[0002]
【従来の技術】半導体素子の高集積化,微細化に伴い、
配線層間の接続をとるコンタクトホール部においては、
その高さの径に対する比、いわゆるアスペクト比は増大
してきている。そのため、このコンタクトホール部を介
して金属配線の接続を行うに際しては、従来より用いら
れてきたスパッタ法では段差被覆性能が悪く、コンタク
トホール底部ではスパッタ膜が厚く形成されず、接続不
良による半導体装置の信頼性の劣化を起こすおそれがあ
った。この問題を回避しうる一方策として、段差被覆性
能の優れた化学的気相成長法(以下、CVD法)を用い
て形成されたタングステン膜によってコンタクトホール
を埋め込み、該タングステン膜を通じて配線間の接続を
とるという方法がとられている。2. Description of the Related Art As semiconductor devices become highly integrated and miniaturized,
In the contact hole that connects the wiring layers,
The ratio of height to diameter, so-called aspect ratio, is increasing. Therefore, when connecting the metal wiring through the contact hole portion, the step coverage performance is poor by the conventionally used sputtering method, the sputtered film is not formed thick at the bottom of the contact hole, and the semiconductor device due to poor connection is formed. There is a possibility that the reliability of the may deteriorate. As one of the measures to avoid this problem, a contact hole is filled with a tungsten film formed by a chemical vapor deposition method (hereinafter, referred to as a CVD method) having an excellent step coverage performance, and interconnections between wirings are formed through the tungsten film. The method of taking is taken.
【0003】図2(a) 〜(e) に従来の方法によるタング
ステン膜のコンタクトホール埋め込みの工程別断面図を
示す。図において、1は半導体基板、2は絶縁膜、3は
アドヒージョン膜、4はタングステン膜、5は金属スパ
ッタ膜である。2 (a) to 2 (e) are cross-sectional views showing steps of filling a contact hole in a tungsten film by a conventional method. In the figure, 1 is a semiconductor substrate, 2 is an insulating film, 3 is an adhesion film, 4 is a tungsten film, and 5 is a metal sputter film.
【0004】次に動作について説明する。まず、図2
(a) に示すように、半導体基板1上に絶縁膜2を形成し
た後、写真製版技術,加工技術によりコンタクトホール
を開口する。Next, the operation will be described. First, FIG.
As shown in (a), after forming the insulating film 2 on the semiconductor substrate 1, a contact hole is opened by photolithography and processing techniques.
【0005】次に、図2(b) に示すように、タングステ
ン膜のハガレ防止のための導電性膜、いわゆるアドヒー
ジョン膜3(例えば、窒化チタン膜)を形成する。Next, as shown in FIG. 2B, a conductive film for preventing peeling of the tungsten film, a so-called adhesion film 3 (for example, a titanium nitride film) is formed.
【0006】次に、図2(c) に示すように、CVD法に
よりタングステン膜4を堆積し、コンタクトホールを埋
め込む。Next, as shown in FIG. 2 (c), a tungsten film 4 is deposited by the CVD method to fill the contact hole.
【0007】次に、図2(d) に示すように、タングステ
ン膜4及びアドヒージョン膜3をエッチバックし、コン
タクトホール内にのみプラグ状にタングステン膜4及び
アドヒージョン膜3を残す(以下、この構造をタングス
テンプラグと呼ぶ)。この際、エッチバック量が不足す
るとタングステン膜4あるいはアドヒージョン膜3が絶
縁膜2上に残渣物として残り、配線間の短絡不良の原因
となる。従って、プロセス的余裕を持たせる意味で多少
の過剰エッチバックが必要となる。Next, as shown in FIG. 2D, the tungsten film 4 and the adhesion film 3 are etched back to leave the tungsten film 4 and the adhesion film 3 in the form of a plug only in the contact holes (hereinafter, this structure will be described). Is called a tungsten plug). At this time, if the etch back amount is insufficient, the tungsten film 4 or the adhesion film 3 remains as a residue on the insulating film 2 and causes a short circuit between wirings. Therefore, some excess etch-back is required to allow a process margin.
【0008】最後に、図2(e) に示すように、スパッタ
法により金属スパッタ膜5を堆積し、写真製版技術,加
工技術により配線状に加工する。Finally, as shown in FIG. 2 (e), a metal sputtered film 5 is deposited by a sputtering method and processed into a wiring shape by a photoengraving technique and a machining technique.
【0009】[0009]
【発明が解決しようとする課題】従来の方法では、以上
のようにタングステン膜4をエッチバックする工程にお
いて過剰エッチバックを行う際、タングステン膜4がコ
ンタクトホール内に後退するので、絶縁膜2とタングス
テン膜4の間に段差が生じる。その上に被覆される金属
スパッタ膜5は段差被覆性に乏しいので、この段差部に
おいて膜厚が薄くなり、エレクトロマイグレーション耐
性等の信頼性上の特性を劣化するという問題があった。According to the conventional method, since the tungsten film 4 recedes into the contact hole when excessive etching back is performed in the step of etching back the tungsten film 4 as described above, A step is formed between the tungsten films 4. Since the metal sputtered film 5 coated on it has poor step coverage, there is a problem that the film thickness becomes thin at this step, and reliability characteristics such as electromigration resistance are deteriorated.
【0010】この発明は上記のような問題点を解消する
ためになされたもので、コンタクトホール部における絶
縁膜とタングステン膜との間の段差を軽減し、金属配線
の信頼性を向上することのできる半導体装置の製造方法
を得ることを目的とする。The present invention has been made to solve the above problems, and it is possible to reduce the step between the insulating film and the tungsten film in the contact hole portion and improve the reliability of the metal wiring. An object of the present invention is to obtain a method of manufacturing a semiconductor device that can be manufactured.
【0011】[0011]
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、タングステンプラグを形成した後、基
板上の絶縁膜をエッチバックする工程を含むものであ
る。A method of manufacturing a semiconductor device according to the present invention includes a step of etching back an insulating film on a substrate after forming a tungsten plug.
【0012】[0012]
【作用】本発明による半導体装置の製造方法において
は、絶縁膜をエッチバックすることにより、コンタクト
ホール部における絶縁膜とタングステン膜との段差が軽
減され、平坦な金属スパッタ膜が得られる。In the method of manufacturing a semiconductor device according to the present invention, by etching back the insulating film, the level difference between the insulating film and the tungsten film in the contact hole portion is reduced, and a flat metal sputtered film is obtained.
【0013】[0013]
【実施例】以下、この発明の一実施例を図にもとづいて
説明する。図1(a)〜(d) は本発明の一実施例による半
導体装置の製造方法を説明するための工程別断面図であ
る。なお、図2と同一もしくは相当する部分には同一符
号を付している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 (a) to 1 (d) are cross-sectional views by process for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. It should be noted that the same or corresponding parts as those in FIG. 2 are denoted by the same reference numerals.
【0014】まず、図1(a) に示すように、従来の方法
と同様に、半導体基板1上に絶縁膜2を形成し、コンタ
クトホールを開口した後、アドヒージョン膜3(例え
ば、窒化チタン膜)を形成する。さらに、CVD法によ
りタングステン膜4を堆積し、コンタクトホールを埋め
込む。First, as shown in FIG. 1A, similarly to the conventional method, an insulating film 2 is formed on a semiconductor substrate 1, a contact hole is opened, and then an adhesion film 3 (for example, a titanium nitride film) is formed. ) Is formed. Further, a tungsten film 4 is deposited by the CVD method to fill the contact hole.
【0015】次に、図1(b) に示すように、タングステ
ン膜4及びアドヒージョン膜3をエッチバックすること
によりタングステンプラグを形成する。Next, as shown in FIG. 1B, the tungsten film 4 and the adhesion film 3 are etched back to form a tungsten plug.
【0016】次に、図1(c) に示すように、絶縁膜2を
エッチバックする。この時、例えば、CF4 ,CHF3
等のタングステンに対して選択比の高いガス系による反
応性エッチングを用いれば、コンタクトホール内のタン
グステン膜4はほとんどエッチングされず、絶縁膜2の
みエッチングされる。エッチング条件を適切にすれば、
コンタクトホール部においてタングステン膜4と絶縁膜
2の段差をほとんどなくすることができる。Next, as shown in FIG. 1C, the insulating film 2 is etched back. At this time, for example, CF 4 , CHF 3
If reactive etching using a gas system having a high selection ratio with respect to tungsten is used, the tungsten film 4 in the contact hole is hardly etched and only the insulating film 2 is etched. With proper etching conditions,
It is possible to almost eliminate the step between the tungsten film 4 and the insulating film 2 in the contact hole portion.
【0017】最後に、図1(d) に示すように、スパッタ
法により金属スパッタ膜5(例えばアルミ膜)を堆積
し、配線状に加工する。Finally, as shown in FIG. 1D, a metal sputtered film 5 (for example, an aluminum film) is deposited by a sputtering method and processed into a wiring shape.
【0018】このような本実施例によれば、タングステ
ン膜と絶縁膜との選択比の高い反応性エッチングを行う
ことにより、絶縁膜を選択的にエッチングして両者の段
差を解消することが可能となり平坦な金属配線を得るこ
とが容易となり信頼性が高くなる。According to the present embodiment as described above, by performing the reactive etching with a high selection ratio between the tungsten film and the insulating film, it is possible to selectively etch the insulating film and eliminate the step between the two. Therefore, it becomes easy to obtain a flat metal wiring, and the reliability is improved.
【0019】[0019]
【発明の効果】以上のように、この発明にかかる半導体
装置の製造方法によれば、コンタクトホールをタングス
テン膜で埋め込み、エッチバックによりタングステンプ
ラグを形成した後、絶縁膜をエッチバックしてコンタク
トホール部におけるタングステン膜と絶縁膜との平坦性
を大幅に改善するようにしたので、その表面を被覆する
金属配線の信頼性を向上させることができる効果があ
る。As described above, according to the method of manufacturing the semiconductor device of the present invention, the contact hole is filled with the tungsten film, the tungsten plug is formed by etching back, and then the insulating film is etched back to contact hole. Since the flatness between the tungsten film and the insulating film in the portion is significantly improved, there is an effect that the reliability of the metal wiring covering the surface can be improved.
【図1】この発明の一実施例による半導体装置の製造方
法を示す工程別断面図。FIG. 1 is a cross-sectional view of individual steps showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図2】従来の方法による半導体装置の製造方法を示す
工程別断面図。FIG. 2 is a cross-sectional view for each step showing a method for manufacturing a semiconductor device by a conventional method.
1 半導体基板 2 絶縁膜 3 アドヒージョン膜 4 タングステン膜 5 金属スパッタ膜 1 Semiconductor substrate 2 Insulating film 3 Adhesion film 4 Tungsten film 5 Metal sputter film
Claims (1)
膜を堆積し、コンタクトホールを埋め込む工程と、 上記導電性膜及びタングステン膜をエッチバックし、導
電性膜及びタングステン膜をコンタクトホール内にのみ
残す工程と、 上記絶縁膜を上記タングステン膜に対し選択比の高いエ
ッチングによりエッチバックする工程と、 その後、スパッタ法により金属膜を堆積する工程とを含
むことを特徴とする半導体装置の製造方法。1. A step of forming an insulating film on a semiconductor substrate, a step of forming a contact hole in the insulating film, a step of forming a conductive film on the insulating film, and a step of chemically forming on the conductive film. A step of depositing a tungsten film by a vapor deposition method to fill the contact hole; a step of etching back the conductive film and the tungsten film to leave the conductive film and the tungsten film only in the contact hole; A method of manufacturing a semiconductor device, comprising: a step of etching back the tungsten film by etching having a high selection ratio; and a step of thereafter depositing a metal film by a sputtering method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22499691A JPH0547706A (en) | 1991-08-09 | 1991-08-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22499691A JPH0547706A (en) | 1991-08-09 | 1991-08-09 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0547706A true JPH0547706A (en) | 1993-02-26 |
Family
ID=16822456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22499691A Pending JPH0547706A (en) | 1991-08-09 | 1991-08-09 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0547706A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5591673A (en) * | 1995-07-05 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Tungsten stud process for stacked via applications |
-
1991
- 1991-08-09 JP JP22499691A patent/JPH0547706A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5591673A (en) * | 1995-07-05 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Tungsten stud process for stacked via applications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5486492A (en) | Method of forming multilayered wiring structure in semiconductor device | |
JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
JPH02502055A (en) | Improved planarization process | |
JPH07307385A (en) | Formation of multilayer metal wiring of semiconductor element | |
US6258720B1 (en) | Method of formation of conductive lines on integrated circuits | |
JP3391933B2 (en) | Semiconductor device and manufacturing method thereof | |
US20060240659A1 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
JP2000243836A (en) | Wiring forming method of semiconductor element | |
JPH05234935A (en) | Semiconductor device and its manufacture | |
JPH0547706A (en) | Manufacture of semiconductor device | |
US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JPH10125785A (en) | Method of forming wiring of semiconductor integrated circuit | |
JPH0697288A (en) | Manufacture of semiconductor device | |
US6440841B2 (en) | Method of fabricating vias | |
JPH08139190A (en) | Manufacture of semiconductor device | |
JP2819640B2 (en) | Semiconductor device | |
JP3301466B2 (en) | Method for manufacturing semiconductor device | |
JP2983098B2 (en) | Method for manufacturing semiconductor device | |
JP2723560B2 (en) | Method for manufacturing semiconductor device | |
JPH0786209A (en) | Manufacture of semiconductor device | |
KR100373706B1 (en) | a manufacturing method for wires of semiconductor devices | |
JPH06236928A (en) | Semiconductor device and its manufacture | |
JPS63312658A (en) | Manufacture of semiconductor device | |
KR100559560B1 (en) | Method for forming multi-layered metal line of the semiconductor device |