JPH0547698A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH0547698A JPH0547698A JP22946391A JP22946391A JPH0547698A JP H0547698 A JPH0547698 A JP H0547698A JP 22946391 A JP22946391 A JP 22946391A JP 22946391 A JP22946391 A JP 22946391A JP H0547698 A JPH0547698 A JP H0547698A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- silicide
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 シリサイド膜の下の拡散層で接合リークが発
生し難いＭＯＳ型半導体装置の製造方法を提供する。 【構成】 Ｓｉ基板１１の表面の自然酸化膜２１を除去
した後に、その表面に金属膜を形成し、この状態で熱処
理を行って、シリサイド膜２３を形成する。 【効果】 膜厚の不均一な自然酸化膜２１がＳｉ基板１
１と金属膜との間に存在しない状態で金属膜とＳｉ基板
１１とが反応してシリサイド化するので、膜厚の均一な
シリサイド膜２３がＳｉ基板１１の表面に形成される。
生し難いＭＯＳ型半導体装置の製造方法を提供する。 【構成】 Ｓｉ基板１１の表面の自然酸化膜２１を除去
した後に、その表面に金属膜を形成し、この状態で熱処
理を行って、シリサイド膜２３を形成する。 【効果】 膜厚の不均一な自然酸化膜２１がＳｉ基板１
１と金属膜との間に存在しない状態で金属膜とＳｉ基板
１１とが反応してシリサイド化するので、膜厚の均一な
シリサイド膜２３がＳｉ基板１１の表面に形成される。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板に形成さ
れた拡散層の上にシリサイド膜が形成されたＭＯＳ型半
導体装置の製造方法に関する。
れた拡散層の上にシリサイド膜が形成されたＭＯＳ型半
導体装置の製造方法に関する。
【０００２】
【従来の技術】例えば、ＭＯＳトランジスタでは、その
微細化のためにチャネル長を短くすると、ドレイン電圧
の影響がソース拡散層にまで及んで、ゲート電圧の制御
性が失われる。この結果、短チャネル効果の一つの現象
であるサブスレッショルド特性の劣化が生じる。
微細化のためにチャネル長を短くすると、ドレイン電圧
の影響がソース拡散層にまで及んで、ゲート電圧の制御
性が失われる。この結果、短チャネル効果の一つの現象
であるサブスレッショルド特性の劣化が生じる。
【０００３】そこで、この現象を低減するために、接合
を浅くしてドレイン拡散層からの空乏層の拡がりを押さ
えることが行われているが、この場合、浅い拡散層のみ
ではシート抵抗が著しく高くなるので、ソース／ドレイ
ン拡散層の表面にシリサイド膜を形成して、シート抵抗
とコンタクト抵抗とを同時に低減させることが行われて
いる。
を浅くしてドレイン拡散層からの空乏層の拡がりを押さ
えることが行われているが、この場合、浅い拡散層のみ
ではシート抵抗が著しく高くなるので、ソース／ドレイ
ン拡散層の表面にシリサイド膜を形成して、シート抵抗
とコンタクト抵抗とを同時に低減させることが行われて
いる。
【０００４】また、例えば、ソース／ドレイン相互間の
接続や電源線や接地線等として用いられる拡散層の場合
にも、その浅い拡散層のシート抵抗を低減させるため
に、シリサイド膜が形成される。
接続や電源線や接地線等として用いられる拡散層の場合
にも、その浅い拡散層のシート抵抗を低減させるため
に、シリサイド膜が形成される。
【０００５】このシリサイド膜を形成する方法には、熱
処理により、ＴｉやＷ等の金属を、基板やゲート電極を
構成するＳｉと反応させてシリサイド化する方法と、ス
パッタ法を用いてシリサイド膜を直接形成する方法とが
ある。
処理により、ＴｉやＷ等の金属を、基板やゲート電極を
構成するＳｉと反応させてシリサイド化する方法と、ス
パッタ法を用いてシリサイド膜を直接形成する方法とが
ある。
【０００６】このうち、熱処理による方法は、上述した
ような金属の膜をＳｉ基板上の全面に形成しても、Ｓｉ
が露出している例えばＭＯＳトランジスタのソース／ド
レイン拡散層やゲート電極等のみを自己整合的にシリサ
イド化、即ち、サリサイド化することができるので、有
用な方法である。
ような金属の膜をＳｉ基板上の全面に形成しても、Ｓｉ
が露出している例えばＭＯＳトランジスタのソース／ド
レイン拡散層やゲート電極等のみを自己整合的にシリサ
イド化、即ち、サリサイド化することができるので、有
用な方法である。
【０００７】
【発明が解決しようとす課題】ところが、例えば、清浄
なＳｉ表面が室温で大気にさらされると、その表面に自
然酸化膜が形成される。この自然酸化膜は、一般に、膜
厚が極めて不均一であるので、このような自然酸化膜が
Ｓｉ表面と金属膜との間に存在している状態で、上述し
たような熱処理を行うと、金属膜のシリサイド化が不均
一に進行する。この結果、形成されるシリサイド膜の膜
厚が不均一になり、このシリサイド膜の下の拡散層とＳ
ｉ基板との間のｐｎ接合において接合リークが発生し易
くなる。
なＳｉ表面が室温で大気にさらされると、その表面に自
然酸化膜が形成される。この自然酸化膜は、一般に、膜
厚が極めて不均一であるので、このような自然酸化膜が
Ｓｉ表面と金属膜との間に存在している状態で、上述し
たような熱処理を行うと、金属膜のシリサイド化が不均
一に進行する。この結果、形成されるシリサイド膜の膜
厚が不均一になり、このシリサイド膜の下の拡散層とＳ
ｉ基板との間のｐｎ接合において接合リークが発生し易
くなる。
【０００８】そこで、本発明の目的は、シリコン基板に
形成された拡散層の上に均一な膜厚のシリサイド膜を自
己整合的に形成することができるＭＯＳ型半導体装置の
製造方法を提供することである。
形成された拡散層の上に均一な膜厚のシリサイド膜を自
己整合的に形成することができるＭＯＳ型半導体装置の
製造方法を提供することである。
【０００９】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、シリコン基板に形成された拡散層
の上にシリサイド膜が形成されたＭＯＳ型半導体装置の
製造方法において、前記シリコン基板と反応させてシリ
サイド化するための金属膜を形成する前に前記シリコン
基板上の自然酸化膜を除去する。
ために、本発明では、シリコン基板に形成された拡散層
の上にシリサイド膜が形成されたＭＯＳ型半導体装置の
製造方法において、前記シリコン基板と反応させてシリ
サイド化するための金属膜を形成する前に前記シリコン
基板上の自然酸化膜を除去する。
【００１０】
【作用】本発明のＭＯＳ型半導体装置の製造方法におい
ては、膜厚の不均一な自然酸化膜がシリコン基板の表面
と金属膜との間に存在していない状態で、この金属膜を
シリコン基板と反応させてシリサイド化するので、シリ
サイド化が均一に進み、この結果、膜厚の均一なシリサ
イド膜がシリコン基板の表面に形成される。
ては、膜厚の不均一な自然酸化膜がシリコン基板の表面
と金属膜との間に存在していない状態で、この金属膜を
シリコン基板と反応させてシリサイド化するので、シリ
サイド化が均一に進み、この結果、膜厚の均一なシリサ
イド膜がシリコン基板の表面に形成される。
【００１１】
【実施例】以下、ＭＯＳトランジスタの製造方法に本発
明を適用した一実施例を図１を参照して説明する。
明を適用した一実施例を図１を参照して説明する。
【００１２】本実施例では、まず、図１（ａ）に示すよ
うに、Ｓｉ基板１１の素子分離領域の表面に、ＬＯＣＯ
Ｓ法によりＳｉＯ2 膜１２を形成する。そして、熱酸化
法により、活性領域１３の表面に、ゲート酸化膜である
ＳｉＯ2 膜１４を形成する。
うに、Ｓｉ基板１１の素子分離領域の表面に、ＬＯＣＯ
Ｓ法によりＳｉＯ2 膜１２を形成する。そして、熱酸化
法により、活性領域１３の表面に、ゲート酸化膜である
ＳｉＯ2 膜１４を形成する。
【００１３】次いで、ＣＶＤ法により、Ｓｉ基板１１上
の全面に多結晶Ｓｉ膜１５を堆積させる。そして、この
多結晶Ｓｉ膜１５上にレジスト（図示せず）を塗布し、
リソグラフィにより、このレジストをゲート電極のパタ
ーンに加工する。
の全面に多結晶Ｓｉ膜１５を堆積させる。そして、この
多結晶Ｓｉ膜１５上にレジスト（図示せず）を塗布し、
リソグラフィにより、このレジストをゲート電極のパタ
ーンに加工する。
【００１４】次いで、このレジストをマスクにして多結
晶Ｓｉ膜１５を異方性エッチングすることにより、多結
晶Ｓｉ膜１５をゲート電極のパターンに加工する。この
異方性エッチングが終了すると、酸素プラズマによる灰
化により、レジストを除去する。
晶Ｓｉ膜１５を異方性エッチングすることにより、多結
晶Ｓｉ膜１５をゲート電極のパターンに加工する。この
異方性エッチングが終了すると、酸素プラズマによる灰
化により、レジストを除去する。
【００１５】次いで、多結晶Ｓｉ膜１５とＳｉＯ2 膜１
２をマスクとして活性領域１３中に不純物をイオン注入
することにより、ソース／ドレイン拡散層１６を夫々形
成する。この時、多結晶Ｓｉ膜１５中にも、ソース／ド
レイン拡散層１６にドープした不純物と同じ不純物がド
ープされる。
２をマスクとして活性領域１３中に不純物をイオン注入
することにより、ソース／ドレイン拡散層１６を夫々形
成する。この時、多結晶Ｓｉ膜１５中にも、ソース／ド
レイン拡散層１６にドープした不純物と同じ不純物がド
ープされる。
【００１６】その後、ＣＶＤ法により、Ｓｉ基板１１上
の全面にＳｉＯ2 膜１７を堆積させる。そして、このＳ
ｉＯ2 膜１７の全面をエッチバックすることにより、多
結晶Ｓｉ膜１５の側面に、ＳｉＯ2 膜１７からなる側壁
を形成する。
の全面にＳｉＯ2 膜１７を堆積させる。そして、このＳ
ｉＯ2 膜１７の全面をエッチバックすることにより、多
結晶Ｓｉ膜１５の側面に、ＳｉＯ2 膜１７からなる側壁
を形成する。
【００１７】この状態で、活性領域１３の表面を室温で
大気にさらすと、例えば５０〜７０Åの膜厚の自然酸化
膜２１が活性領域１３の表面に形成される。そこで、本
実施例においては、図１（ｂ）に示すように、Ａｒ+ イ
オン２２を用いた逆スパッタ（スパッタエッチング）に
より、この活性領域１３の表面から自然酸化膜２１を除
去する。
大気にさらすと、例えば５０〜７０Åの膜厚の自然酸化
膜２１が活性領域１３の表面に形成される。そこで、本
実施例においては、図１（ｂ）に示すように、Ａｒ+ イ
オン２２を用いた逆スパッタ（スパッタエッチング）に
より、この活性領域１３の表面から自然酸化膜２１を除
去する。
【００１８】次に、蒸着法等により、Ｓｉ基板１１上の
全面に、Ｔｉ膜やＷ膜等の金属膜を形成する。そして、
この状態で熱処理を行うと、図１（ｃ）に示すように、
ソース／ドレイン拡散層１６上及び多結晶Ｓｉ膜１５上
の金属膜がＳｉ基板１１や多結晶Ｓｉ膜１５のＳｉと反
応してＴｉＳｉ2 膜やＷＳｉ2 膜等のシリサイド膜２３
になり、ＳｉＯ2 膜１２と１７上の金属膜２４は未反応
のまま残る。
全面に、Ｔｉ膜やＷ膜等の金属膜を形成する。そして、
この状態で熱処理を行うと、図１（ｃ）に示すように、
ソース／ドレイン拡散層１６上及び多結晶Ｓｉ膜１５上
の金属膜がＳｉ基板１１や多結晶Ｓｉ膜１５のＳｉと反
応してＴｉＳｉ2 膜やＷＳｉ2 膜等のシリサイド膜２３
になり、ＳｉＯ2 膜１２と１７上の金属膜２４は未反応
のまま残る。
【００１９】そこで、未反応のまま残った金属膜２４の
みを選択的にエッチング除去する。この結果、図１
（ｄ）に示すように、ソース／ドレイン拡散層１６の表
面及び多結晶Ｓｉ膜１５の上面側にのみ自己整合的にシ
リサイド膜２３が形成される。即ち、ソース／ドレイン
拡散層１６上にシリサイド膜２３が形成されて、ソース
／ドレイン領域が自己整合的にシリサイド化されるとと
もに、ゲート電極がポリサイド構造となる。
みを選択的にエッチング除去する。この結果、図１
（ｄ）に示すように、ソース／ドレイン拡散層１６の表
面及び多結晶Ｓｉ膜１５の上面側にのみ自己整合的にシ
リサイド膜２３が形成される。即ち、ソース／ドレイン
拡散層１６上にシリサイド膜２３が形成されて、ソース
／ドレイン領域が自己整合的にシリサイド化されるとと
もに、ゲート電極がポリサイド構造となる。
【００２０】本実施例の製造方法によれば、金属膜の蒸
着前に活性領域１３の表面から自然酸化膜２１を除去し
ているので、金属膜のシリサイド化が均一に進み、その
結果、膜厚の均一なシリサイド膜２３を得ることができ
る。従って、ソース／ドレイン拡散層１６とＳｉ基板１
１との間のｐｎ接合において接合リークが発生し難い。
着前に活性領域１３の表面から自然酸化膜２１を除去し
ているので、金属膜のシリサイド化が均一に進み、その
結果、膜厚の均一なシリサイド膜２３を得ることができ
る。従って、ソース／ドレイン拡散層１６とＳｉ基板１
１との間のｐｎ接合において接合リークが発生し難い。
【００２１】なお、浅いソース／ドレイン拡散層１６は
種々の方法により形成することができる。例えば、不純
物のイオン注入を低加速電圧で行ったり、また、上述し
た実施例とは違って、Ｓｉ基板１１上に金属膜を蒸着し
た後、この金属膜を通してＳｉ基板１１にイオン注入を
行ったり、また、金属膜をシリサイド化してシリサイド
膜２３を形成した後、このシリサイド膜２３を通してＳ
ｉ基板１１にイオン注入を行ったり、更には、一旦シリ
サイド膜２３にのみ不純物をイオン注入し、熱処理によ
り、このシリサイド膜２３からＳｉ基板１１に不純物を
拡散させたりして形成することができる。
種々の方法により形成することができる。例えば、不純
物のイオン注入を低加速電圧で行ったり、また、上述し
た実施例とは違って、Ｓｉ基板１１上に金属膜を蒸着し
た後、この金属膜を通してＳｉ基板１１にイオン注入を
行ったり、また、金属膜をシリサイド化してシリサイド
膜２３を形成した後、このシリサイド膜２３を通してＳ
ｉ基板１１にイオン注入を行ったり、更には、一旦シリ
サイド膜２３にのみ不純物をイオン注入し、熱処理によ
り、このシリサイド膜２３からＳｉ基板１１に不純物を
拡散させたりして形成することができる。
【００２２】
【発明の効果】本発明によれば、シリコン基板の表面に
膜厚の均一なシリサイド膜を形成することができるの
で、このシリサイド膜の下の拡散層で接合リークが発生
し難い。
膜厚の均一なシリサイド膜を形成することができるの
で、このシリサイド膜の下の拡散層で接合リークが発生
し難い。
【図１】（ａ）〜（ｄ）は、本発明の一実施例によるＭ
ＯＳトランジスタの製造方法を工程順に示す断面図であ
る。
ＯＳトランジスタの製造方法を工程順に示す断面図であ
る。
１１ Ｓｉ基板 １６ ソース／ドレイン拡散層 ２１ 自然酸化膜 ２３ シリサイド膜 ２４ 未反応の金属膜
Claims (1)
- 【請求項１】 シリコン基板に形成された拡散層の上に
シリサイド膜が形成されたＭＯＳ型半導体装置の製造方
法において、 前記シリコン基板と反応させてシリサイド化するための
金属膜を形成する前に前記シリコン基板上の自然酸化膜
を除去することを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946391A JPH0547698A (ja) | 1991-08-15 | 1991-08-15 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946391A JPH0547698A (ja) | 1991-08-15 | 1991-08-15 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547698A true JPH0547698A (ja) | 1993-02-26 |
Family
ID=16892595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22946391A Withdrawn JPH0547698A (ja) | 1991-08-15 | 1991-08-15 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547698A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3907716A1 (de) * | 1988-03-11 | 1989-09-21 | Masahiro Yasuda | Haarspange |
| US6499550B2 (en) | 1999-05-26 | 2002-12-31 | Kubota Corporation | Working vehicle having detachable panel cover |
-
1991
- 1991-08-15 JP JP22946391A patent/JPH0547698A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3907716A1 (de) * | 1988-03-11 | 1989-09-21 | Masahiro Yasuda | Haarspange |
| US6499550B2 (en) | 1999-05-26 | 2002-12-31 | Kubota Corporation | Working vehicle having detachable panel cover |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747373A (en) | Nitride-oxide sidewall spacer for salicide formation | |
| US6087234A (en) | Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction | |
| US5840626A (en) | Semiconductor device and method of manufacturing the same | |
| JP3238551B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US5266156A (en) | Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon | |
| US5998247A (en) | Process to fabricate the non-silicide region for electrostatic discharge protection circuit | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| US20050104135A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6020240A (en) | Method to simultaneously fabricate the self-aligned silicided devices and ESD protection devices | |
| US5963829A (en) | Method of forming silicide film | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| KR100187729B1 (ko) | 균일한 두께를 갖는 고융점 금속 실리사이드 막의 형성 공정 | |
| JP3297784B2 (ja) | 拡散層抵抗の形成方法 | |
| EP0784339A2 (en) | Method of fabricating a semiconductor device | |
| US5895244A (en) | Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6040238A (en) | Thermal annealing for preventing polycide void | |
| JPH0547698A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2570487B2 (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 | |
| JP2561026B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |