JPH05327180A - 導体パターンの形成方法 - Google Patents
導体パターンの形成方法Info
- Publication number
- JPH05327180A JPH05327180A JP12692092A JP12692092A JPH05327180A JP H05327180 A JPH05327180 A JP H05327180A JP 12692092 A JP12692092 A JP 12692092A JP 12692092 A JP12692092 A JP 12692092A JP H05327180 A JPH05327180 A JP H05327180A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- conductor pattern
- etched
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 導体パターンの形成方法に関し、サイドエッ
チングを抑制することを目的とする。 【構成】 セラミックなどの基板上に膜厚が数μm と厚
い金属膜を形成し、この金属膜をエッチングして導体パ
ターンを形成する工程において、この金属膜をクローム
薄膜またはチタン薄膜を挟む複数の金属膜に分割して層
形成し、中間のクローム薄膜またはチタン薄膜をドライ
エンチングで、また、金属膜をウエットエッチングでパ
ターン形成することを特徴として導体パターンの形成を
構成する。
チングを抑制することを目的とする。 【構成】 セラミックなどの基板上に膜厚が数μm と厚
い金属膜を形成し、この金属膜をエッチングして導体パ
ターンを形成する工程において、この金属膜をクローム
薄膜またはチタン薄膜を挟む複数の金属膜に分割して層
形成し、中間のクローム薄膜またはチタン薄膜をドライ
エンチングで、また、金属膜をウエットエッチングでパ
ターン形成することを特徴として導体パターンの形成を
構成する。
Description
【０００１】
【産業上の利用分野】本発明はサイドエッチングを抑制
した導体パターンの形成方法に関する。大量の情報を迅
速に処理する必要から情報処理装置の主体を構成する半
導体装置は単位素子の小形化による大容量化が行なわれ
てLSI やVLSIが実用化されているが、これらはマザーボ
ードと言われる薄膜多層回路基板上にチップの形で複数
個を搭載し、これを取替え単位としてプリント配線基板
上に装着する実装形態が採られつゝある。
した導体パターンの形成方法に関する。大量の情報を迅
速に処理する必要から情報処理装置の主体を構成する半
導体装置は単位素子の小形化による大容量化が行なわれ
てLSI やVLSIが実用化されているが、これらはマザーボ
ードと言われる薄膜多層回路基板上にチップの形で複数
個を搭載し、これを取替え単位としてプリント配線基板
上に装着する実装形態が採られつゝある。
【０００２】こゝで、マザーボードは半導体チップの端
子数が膨大なことから必然的に多層構造をとり、また、
信号線や電源線などの配線パターンは微細化し、最小パ
ターン幅は10μm 程度まで縮小したものが用いられてい
る。
子数が膨大なことから必然的に多層構造をとり、また、
信号線や電源線などの配線パターンは微細化し、最小パ
ターン幅は10μm 程度まで縮小したものが用いられてい
る。
【０００３】このように、マザーボードの導体パターン
は微小化しているが、半導体集積回路が高い周波数で必
要とする動作をするためには導体線路は低抵抗化と必要
とする電流容量の確保が必要であり、そのため、導体パ
ターンは銅(Cu)やアルミニウム(Al)のように抵抗率の低
い金属を用いて形成すると共に、必然的にアスペクト比
の高いパターン形成が行なわれている。
は微小化しているが、半導体集積回路が高い周波数で必
要とする動作をするためには導体線路は低抵抗化と必要
とする電流容量の確保が必要であり、そのため、導体パ
ターンは銅(Cu)やアルミニウム(Al)のように抵抗率の低
い金属を用いて形成すると共に、必然的にアスペクト比
の高いパターン形成が行なわれている。
【０００４】
【従来の技術】導体パターンのような微細パターンの形
成には薄膜形成技術と写真蝕刻技術(フォトリソグラフ
ィ) が使用されている。
成には薄膜形成技術と写真蝕刻技術(フォトリソグラフ
ィ) が使用されている。
【０００５】すなわち、アルミナ(Al2O3) や窒化アルミ
リウム(AlN) など熱伝導性が良く、耐熱性の優れた基板
上に真空蒸着法やスパッタ法などの薄膜形成技術を用い
てCuやAlなどの金属薄膜を形成した後、この薄膜上にス
ピンコート法などによりレジストを被覆し、紫外線の選
択照射を行って、レジストがネガ型の場合は照射部が現
像液に対して難溶性となり、ポジ型の場合は照射部が現
像液に対して可溶性となるのを利用してレジストパター
ンを作り、次に、このレジストパターンをマスクとして
ウエットエッチング或いはドライエンチングを行い、導
体パターンが形成されている。
リウム(AlN) など熱伝導性が良く、耐熱性の優れた基板
上に真空蒸着法やスパッタ法などの薄膜形成技術を用い
てCuやAlなどの金属薄膜を形成した後、この薄膜上にス
ピンコート法などによりレジストを被覆し、紫外線の選
択照射を行って、レジストがネガ型の場合は照射部が現
像液に対して難溶性となり、ポジ型の場合は照射部が現
像液に対して可溶性となるのを利用してレジストパター
ンを作り、次に、このレジストパターンをマスクとして
ウエットエッチング或いはドライエンチングを行い、導
体パターンが形成されている。
【０００６】以下、導体パターン形成金属をCuとする場
合について従来技術を説明すると次のようになる。図２
は従来の処理工程を示す断面図である。
合について従来技術を説明すると次のようになる。図２
は従来の処理工程を示す断面図である。
【０００７】すなわち、Al2O3 よりなる基板１の上に基
板とCuとの密着性を高めるために第１のCr膜２を真空蒸
着法或いはスパッタ法を用いて例えば約0.1 μm の厚さ
に形成した後、同様に真空蒸着法或いはスパッタ法を用
いてCu膜３を例えば約６μmの厚さに形成し、更にこの
上に第２のCr膜４を例えば約0.1 μm の厚さに形成して
いる。
板とCuとの密着性を高めるために第１のCr膜２を真空蒸
着法或いはスパッタ法を用いて例えば約0.1 μm の厚さ
に形成した後、同様に真空蒸着法或いはスパッタ法を用
いてCu膜３を例えば約６μmの厚さに形成し、更にこの
上に第２のCr膜４を例えば約0.1 μm の厚さに形成して
いる。
【０００８】こゝで、第２のCr膜４を設ける理由は多層
構造をとる場合、この上に形成する層間絶縁層との密着
性を向上するためである。（以上同図Ａ） 次に、スピンコート法によりレジストを被覆した後、選
択露光と現像処理によりレジストパターン５を形成し、
第２のCr膜４を露出させる。（以上同図Ｂ） 次に、レジストパターン５をマスクとして第２のCr膜
４，Cu膜３，第１のCr膜２と順次にウエットエッチング
を行い導体パターンを形成するが、この際にCu膜３には
大きなサイドエッチング６が現れる。
構造をとる場合、この上に形成する層間絶縁層との密着
性を向上するためである。（以上同図Ａ） 次に、スピンコート法によりレジストを被覆した後、選
択露光と現像処理によりレジストパターン５を形成し、
第２のCr膜４を露出させる。（以上同図Ｂ） 次に、レジストパターン５をマスクとして第２のCr膜
４，Cu膜３，第１のCr膜２と順次にウエットエッチング
を行い導体パターンを形成するが、この際にCu膜３には
大きなサイドエッチング６が現れる。
【０００９】こゝで、サイドエッチングを生じないエッ
チング法としてスパッタエッチング，イオンミーリング
などのドライエッチング法があるが、この方法を使用し
ない理由はCu膜３の膜厚が約６μm と厚いからである。
チング法としてスパッタエッチング，イオンミーリング
などのドライエッチング法があるが、この方法を使用し
ない理由はCu膜３の膜厚が約６μm と厚いからである。
【００１０】すなわち、ドライエッチング速度は使用す
る反応ガスの種類や方法により異なるものゝ数100 Å／
分程度であり、膜厚が薄い場合には適用できるものゝ、
数μm と厚い場合はパターン形成に数時間を要すること
から実用的ではない。
る反応ガスの種類や方法により異なるものゝ数100 Å／
分程度であり、膜厚が薄い場合には適用できるものゝ、
数μm と厚い場合はパターン形成に数時間を要すること
から実用的ではない。
【００１１】そのために、ウエットエッチングが用いら
れるが、サイドエッチングの深さは膜厚にほぼ等しいこ
とからパターン幅が膜厚の２倍より少ない導体パターン
はサイドエッチングのため形成することが難しい。
れるが、サイドエッチングの深さは膜厚にほぼ等しいこ
とからパターン幅が膜厚の２倍より少ない導体パターン
はサイドエッチングのため形成することが難しい。
【００１２】例えば、厚さが６μm のCu膜を用いる場合
はパターン幅が12μm 以下の導体パターンはサイドエッ
チングのために形成することが困難であった。
はパターン幅が12μm 以下の導体パターンはサイドエッ
チングのために形成することが困難であった。
【００１３】
【発明が解決しようとする課題】複数の半導体チップを
搭載するマザーボードのような多層回路基板の導体パタ
ーンは必要とする電流容量を確保するためにアスペクト
比を大きく形成する必要があるが、パターン形成をウエ
ットエッチング法を用いて行なう場合はサイドエッチン
グ現象を伴うことから、微細パターンを形成することは
困難である。
搭載するマザーボードのような多層回路基板の導体パタ
ーンは必要とする電流容量を確保するためにアスペクト
比を大きく形成する必要があるが、パターン形成をウエ
ットエッチング法を用いて行なう場合はサイドエッチン
グ現象を伴うことから、微細パターンを形成することは
困難である。
【００１４】そこで、この問題を解決することが課題で
ある。
ある。
【００１５】
【課題を解決するための手段】上記の課題はセラミック
などの基板上に膜厚が数μm と厚い金属膜を形成し、こ
の金属膜をエッチングして導体パターンを形成する工程
において、この金属膜をCr薄膜またはTi薄膜を挟む複数
の金属膜に分割して層形成し、中間のCr薄膜またはTi薄
膜をドライエンチングで、また、金属膜をウエットエッ
チングでパターン形成することを特徴として導体パター
ンの形成を構成することにより解決することができる。
などの基板上に膜厚が数μm と厚い金属膜を形成し、こ
の金属膜をエッチングして導体パターンを形成する工程
において、この金属膜をCr薄膜またはTi薄膜を挟む複数
の金属膜に分割して層形成し、中間のCr薄膜またはTi薄
膜をドライエンチングで、また、金属膜をウエットエッ
チングでパターン形成することを特徴として導体パター
ンの形成を構成することにより解決することができる。
【００１６】
【作用】発明者はドライエンチングを行なう場合にエッ
チング対象物が周囲に飛散して析出する現象と、導体パ
ターンと基板との密着性向上に使用しているCrやTiなど
の金属がCuのエッチャントに対してエッチング耐性をも
つことを利用するものである。
チング対象物が周囲に飛散して析出する現象と、導体パ
ターンと基板との密着性向上に使用しているCrやTiなど
の金属がCuのエッチャントに対してエッチング耐性をも
つことを利用するものである。
【００１７】すなわち、Cuのエッチャントとしては塩化
鉄水溶液や硫酸ー過酸化水素（H2SO 4-H2O2) 系溶液など
が用いられ、また、Crのエッチャントとしては赤血塩の
アルカリ溶液[K3Fe(CN)6-NaOH]が使用されているが、Cu
のエッチャントはCrを侵さない。
鉄水溶液や硫酸ー過酸化水素（H2SO 4-H2O2) 系溶液など
が用いられ、また、Crのエッチャントとしては赤血塩の
アルカリ溶液[K3Fe(CN)6-NaOH]が使用されているが、Cu
のエッチャントはCrを侵さない。
【００１８】そこで、本発明はCu膜をCrを挟んで複数に
分割し、中間に介在するCrはドライエンチングでパター
ン形成し、Cuはウエットエッチングでパターン形成する
ようにしたものである。
分割し、中間に介在するCrはドライエンチングでパター
ン形成し、Cuはウエットエッチングでパターン形成する
ようにしたものである。
【００１９】このようにすると、中間に介在するCr薄膜
をドライエンチングする際にCrの微粒子が周囲に飛散し
て既にウエットエッチングした上層のCu膜の側面を覆っ
ているので、次に下層のCu膜をウエットエッチングする
場合、上層のCu膜の側面にはエッチングが進行しない。
をドライエンチングする際にCrの微粒子が周囲に飛散し
て既にウエットエッチングした上層のCu膜の側面を覆っ
ているので、次に下層のCu膜をウエットエッチングする
場合、上層のCu膜の側面にはエッチングが進行しない。
【００２０】そのために、Cu膜のサイドエッチングの進
行を最小限に抑制することが可能になる。
行を最小限に抑制することが可能になる。
【００２１】
実施例１：図１は実施例の断面図である。
【００２２】すなわち、アルミナよりなる基板１の上に
スパッタ法により第１のCr膜８を0.1 μm の厚さに、第
１のCu膜９を３μm の厚さに、第２のCr膜10を0.1 μm
の厚さに、第２のCu膜11を３μm の厚さに、また、第３
のCr膜12を0.1 μm の厚さに形成した。( 以上同図Ａ） 次に、スピンナーにこの基板をセットし、レジスト（品
名OMR-83, 東京応化)を２μm の厚さに塗布した後、紫
外線の選択露光と現像処理を行なってレジストパターン
13を形成した。
スパッタ法により第１のCr膜８を0.1 μm の厚さに、第
１のCu膜９を３μm の厚さに、第２のCr膜10を0.1 μm
の厚さに、第２のCu膜11を３μm の厚さに、また、第３
のCr膜12を0.1 μm の厚さに形成した。( 以上同図Ａ） 次に、スピンナーにこの基板をセットし、レジスト（品
名OMR-83, 東京応化)を２μm の厚さに塗布した後、紫
外線の選択露光と現像処理を行なってレジストパターン
13を形成した。
【００２３】次に、K3Fe(CN)6-NaOH溶液に浸漬し、露出
している第３のCr膜12をエッチングした後、H2SO4-H2O2
溶液に浸漬して第２のCu膜11のエッチングを行なった
が、この際、かなりのサイドエッチングが生じた。( 以
上同図Ｂ） 次に、基板をスパッタエッチング装置にセットし、アル
ゴン(Ar)のガス圧を５Paに保ち、13.56MHzの高周波を与
えて高周波(RF)エッチングを行い、第２のCr膜10を選択
エッチングした。
している第３のCr膜12をエッチングした後、H2SO4-H2O2
溶液に浸漬して第２のCu膜11のエッチングを行なった
が、この際、かなりのサイドエッチングが生じた。( 以
上同図Ｂ） 次に、基板をスパッタエッチング装置にセットし、アル
ゴン(Ar)のガス圧を５Paに保ち、13.56MHzの高周波を与
えて高周波(RF)エッチングを行い、第２のCr膜10を選択
エッチングした。
【００２４】この処理により先にエッチングした第２の
Cu膜11の側面にCr膜14がスパッタされて析出した。（以
上同図Ｃ） 次に、H2SO4-H2O2溶液に浸漬して第１のCu膜９のエッチ
ングした後、K3Fe(CN) 6-NaOH溶液に浸漬し、露出してい
る第１のCr膜８とスパッタ析出しているCr膜14をエッチ
ングしたが、この工程において第２のCu膜11のサイドエ
ッチングは進行しなかった。 実施例２：実施例１において第１のCr膜８，第２のCr膜
10，第３のCr膜12の代わりにそれぞれ0.1 μm のTi膜を
使用した以外は全く同様にしてウエットエッチングとド
ライエンチングを行ったが、Crの場合と同様にRFエッチ
ングにより第２のCu膜の断面をTi膜で覆うことができ、
これによりサイドエッチングを進行を止めることができ
た。
Cu膜11の側面にCr膜14がスパッタされて析出した。（以
上同図Ｃ） 次に、H2SO4-H2O2溶液に浸漬して第１のCu膜９のエッチ
ングした後、K3Fe(CN) 6-NaOH溶液に浸漬し、露出してい
る第１のCr膜８とスパッタ析出しているCr膜14をエッチ
ングしたが、この工程において第２のCu膜11のサイドエ
ッチングは進行しなかった。 実施例２：実施例１において第１のCr膜８，第２のCr膜
10，第３のCr膜12の代わりにそれぞれ0.1 μm のTi膜を
使用した以外は全く同様にしてウエットエッチングとド
ライエンチングを行ったが、Crの場合と同様にRFエッチ
ングにより第２のCu膜の断面をTi膜で覆うことができ、
これによりサイドエッチングを進行を止めることができ
た。
【００２５】
【発明の効果】本発明は導体パターンをCrやTiの薄膜を
介して分割して形成するもので、分割しない場合に較べ
て分割数の逆数分だけサイドエッチングを減少させるこ
とができ、本発明の実施によってアスペクト比の大きな
導体パターンの形成が可能となる。
介して分割して形成するもので、分割しない場合に較べ
て分割数の逆数分だけサイドエッチングを減少させるこ
とができ、本発明の実施によってアスペクト比の大きな
導体パターンの形成が可能となる。
【図１】実施例の工程を示す断面図である。
【図２】従来の工程を示す断面図である。
２，８ 第１のCr膜 ３ Cu膜 ５，13 レジストパターン ６ サイドエッチング ４，10 第２のCr膜 ９ 第１のCu膜 11 第２のCu膜 12 第３のCr膜 14 Cr膜
Claims (3)
- 【請求項１】 セラミックなどの基板上に膜厚が数μm
と厚い金属膜を形成し、該金属膜をエッチングして導体
パターンを形成する工程において、該金属膜をクローム
薄膜を挟む複数の金属膜に分割して層形成し、該中間の
クローム薄膜をドライエンチングで、また、該金属膜を
ウエットエッチングでパターン形成することを特徴とす
る導体パターンの形成方法。 - 【請求項２】 前記金属膜が銅またはアルミニウムであ
ることを特徴とする請求項１記載の導体パターンの形成
方法。 - 【請求項３】 前記クローム薄膜に換えてチタン薄膜を
使用することを特徴とする請求項１記載の導体パターン
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12692092A JPH05327180A (ja) | 1992-05-20 | 1992-05-20 | 導体パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12692092A JPH05327180A (ja) | 1992-05-20 | 1992-05-20 | 導体パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327180A true JPH05327180A (ja) | 1993-12-10 |
Family
ID=14947178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12692092A Withdrawn JPH05327180A (ja) | 1992-05-20 | 1992-05-20 | 導体パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10357292B2 (en) | 2008-10-15 | 2019-07-23 | Smith & Nephew, Inc. | Composite internal fixators |
| WO2021111590A1 (ja) * | 2019-12-05 | 2021-06-10 | ベジ 佐々木 | 積層板、パターニング基板の製造方法、電子装置及び実装装置 |
-
1992
- 1992-05-20 JP JP12692092A patent/JPH05327180A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10357292B2 (en) | 2008-10-15 | 2019-07-23 | Smith & Nephew, Inc. | Composite internal fixators |
| US11096726B2 (en) | 2008-10-15 | 2021-08-24 | Smith & Nephew, Inc. | Composite internal fixators |
| WO2021111590A1 (ja) * | 2019-12-05 | 2021-06-10 | ベジ 佐々木 | 積層板、パターニング基板の製造方法、電子装置及び実装装置 |
| JPWO2021111590A1 (ja) * | 2019-12-05 | 2021-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316974A (en) | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer | |
| US4430365A (en) | Method for forming conductive lines and vias | |
| CA1284692C (en) | Multilayer interconnection system for multichip high performance semiconductor packaging | |
| JPH0710030B2 (ja) | 多層配線基板の製造方法 | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JPH05327180A (ja) | 導体パターンの形成方法 | |
| JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
| JPH04263490A (ja) | 薄膜回路の製造方法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JPH0745948A (ja) | 多層配線板及びその製造方法 | |
| JPH08250857A (ja) | 多層配線基板の製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPH05291256A (ja) | 薄膜導体パターンの製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| JPH03154214A (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JPH08316633A (ja) | 薄膜多層配線基板の製造方法 | |
| JP2536604B2 (ja) | 銅・有機絶縁膜配線板の製造方法 | |
| CN111491456A (zh) | 一种含有隐埋线路的印制电路板的制作方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPH0240232B2 (ja) | ||
| JPH0685073A (ja) | 薄膜多層回路の製造方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
| JPS6233425A (ja) | 電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |