[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05326631A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH05326631A
JPH05326631A JP4148802A JP14880292A JPH05326631A JP H05326631 A JPH05326631 A JP H05326631A JP 4148802 A JP4148802 A JP 4148802A JP 14880292 A JP14880292 A JP 14880292A JP H05326631 A JPH05326631 A JP H05326631A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring pattern
shape memory
memory alloy
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4148802A
Other languages
English (en)
Inventor
Minoru Hirai
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4148802A priority Critical patent/JPH05326631A/ja
Priority to DE69300440T priority patent/DE69300440T2/de
Priority to EP93105777A priority patent/EP0569705B1/en
Priority to US08/045,594 priority patent/US5381316A/en
Publication of JPH05326631A publication Critical patent/JPH05326631A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10393Clamping a component by an element or a set of elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10719Land grid array [LGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 高温度、高湿度の環境で使用されても、突起
電極と配線パターンとの導通不良が生ずることがない半
導体装置の実装構造を提供する。 【構成】 回路基板B上の配線パターンAに対して、そ
の突起電極2が位置決めされた集積回路1の背面1b
と、蓋部材3の内面3b間に形状記憶合金4を配設し
て、その形状記憶合金4の復元力により、突起電極2と
配線パターンAとの接触状態を維持して、その間の導通
を確保するものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の実装構造に
関する。
【0002】
【従来の技術】従来より、液晶表示装置やプリントヘッ
ド等において、基板上の配線パターンに、集積回路の突
起電極をリード(ワイヤ)を用いず直接接続する、いわ
ゆるフェイスダウン実装が用いられている。この実装構
造においては、集積回路全体が樹脂で固定されている。
しかるに、半導体装置の実装構造においては、複数の半
導体装置が密接して配列されているので、そのうちの一
個を交換する場合には、その集積回路を固定している樹
脂を加熱して溶かす必要がある。しかしながら、その加
熱の影響が他の集積回路に及んでしまうという問題があ
った。
【0003】本件出願人は、かかる従来技術の問題点を
解決すべく、図9に示すように、回路基板B上に搭載さ
れる集積回路11と、該集積回路11のパッド11a上
に形成され前記回路基板B上の配線パターンAに圧接さ
れる突起電極12と、前記集積回路11を覆い、その脚
部13aが前記回路基板Bに接着される蓋部材13と、
該蓋部材13の内面13bと前記集積回路11の背面1
1bと間に配設され、前記集積回路11の背面11bを
押圧して、前記突起電極12と配線パターンAとの圧接
状態を保持するゴム部材14とからなる半導体装置の実
装構造を提案している(特開平3ー241847)。
【0004】しかしながら、かかる実装構造の半導体装
置を、高温度、高湿度の環境で使用した場合には、ゴム
部材14が劣化しその復元力が低下する。それにともな
い、ゴム部材14による集積回路11への押圧力も低下
し、突起電極12と配線パターンAとの導通不良が生ず
るという問題が生じてきている。
【0005】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、高温度、高湿
度の環境で使用されても、突起電極と配線パターンとの
導通不良が生ずることがない半導体装置の実装構造を提
供することを目的としている。
【0006】
【課題を解決するための手段】本発明の半導体装置の実
装構造は、回路基板上に搭載される半導体装置と、該半
導体装置のパッド上に形成され前記回路基板上の配線パ
ターンに圧接される突起電極と、前記半導体装置を覆
い、その脚部が前記回路基板に接着される蓋部材と、該
蓋部材と前記半導体装置の間に配設され、前記半導体装
置の背面を押圧して、前記突起電極と配線パターンとの
圧接状態を保持する形状記憶合金とからなることを特徴
としている。
【0007】
【作用】本発明の半導体装置の実装構造においては、蓋
部材と半導体装置との間に配設された形状記憶合金を押
し潰した後、その臨界温度以上に加熱して得られた復元
力により突起電極と配線パターンとの圧接状態を保持し
ているので、高温度、高湿度の環境で使用されても、突
起電極と配線パターンとの導通不良が生ずることがな
い。
【0008】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【0009】図1は本発明の一実施例の長手方向断面
図、図2は同実施例の平面図、図3〜8は本発明の半導
体装置の実装工程についての説明図である。図におい
て、1は集積回路、2は突起電極、3は蓋部材、4は形
状記憶合金、5は接着剤、Aは配線パターン、Bは回路
基板を示す。
【0010】図1〜2に示されるように、本発明の一実
施例においては、集積回路1は、蓋部材3で覆われてお
り、その脚部3aは、例えば、紫外線硬化樹脂5によ
り、回路基板B上に接着固定されている。蓋部材3の内
面3bと集積回路1の背面1bとの間には形状記憶合金
4が配設されている。この形状記憶合金としては、Ti
−Ni系、Ag−Cd系、Au−Cd系、Cu−Au−
Zn系、In−Tl系、In−Cd系、Ti−Ni−C
u系の各種の形状記憶合金が好適に用いられる。そし
て、この形状記憶合金の復元力により、集積回路1の背
面1bが押圧され、突起電極2が配線パターンAに圧接
され、しかもこの圧接状態が維持されて突起電極2と配
線パターンAとの導通が確保される。
【0011】次に、図3〜8を参照しながら、本発明の
半導体装置の実装工程について説明する。
【0012】ステップ1:蓋部材3を反転して、形状記
憶合金4を蓋部材3の内面3bの所定位置に接着剤等で
固定する。(図3参照)
【0013】ステップ2:形状記憶合金4上に集積回路
1を接着剤等で固定する。(図4参照)
【0014】ステップ3:蓋部材3を元に戻し、図示し
ないチャック等で把持し、脚部3aに接着剤5を付着さ
せる。(図5参照)
【0015】ステップ4:突起電極2が配線パターンA
上に位置するように位置決めを行ない、蓋部材3を回路
基板B上に押圧し、形状記憶合金4を押し潰す。(図6
参照)
【0016】ステップ5:接着剤5に紫外線を照射して
接着剤を硬化させる。(図7参照)
【0017】ステップ6:形状記憶合金4の臨界温度以
上の温度、例えば、150℃程度に加熱して、形状記憶
合金4に復元力を発現させる。(図8参照)この形状記
憶合金4の復元力により、突起電極2と配線パターンA
との圧接状態が保持され、突起電極2と配線パターンA
との導通が確保される。
【0018】いま、一例として、集積回路1のサイズを
3.5mm x 5.6mmとすれば、その面積は19.
6mm2である。集積回路1の突起電極数(ピン数)を
100とし、各突起電極2に必要な圧接力を40gとす
ると、全体の圧接力は4kgとなる。したがって、集積
回路1の背面1bに加える押圧力は、4kg/19.6
mm2=204g/mm2となる。これは、形状記憶合金
4を約20%押し潰せば得られる押圧力である。一方、
紫外線硬化接着剤5の接着強度は、3kg/mm2であ
るから、蓋部材3の脚部3aの底面積は、4kg/3k
g/mm2≒1.33mm2必要となる。もちろん、集積
回路のサイズ、突起電極数、突起電極の大きさに応じ
て、蓋部材のサイズ、形状記憶合金の押し潰し率、形状
記憶合金と集積回路との接触面積を調整して、どのよう
な集積回路に対しても均一な圧接力を得ることができ
る。
【0019】なお、前記実装工程においては、蓋部材3
を反転して、形状記憶合金4を蓋部材3の内面3bの所
定位置に接着剤等で固定し、ついで形状記憶合金4上に
集積回路1を接着剤等で固定した後、突起電極2と配線
パターンAとの位置決めを行ったが、突起電極2と配線
パターンAとの位置決めを行い、集積回路1を、例えば
接着剤等により仮固定した後、形状記憶合金4を集積回
路1の背面1bに載置する工程を採用してもよい。
【0020】また、蓋部材3を箱型形状として集積回路
1を密封する構造としてもよい。この場合は、半導体装
置の耐湿性が向上する。
【0021】本発明の半導体装置の実装構造において
も、集積回路1を交換する場合には、蓋部材3の脚部3
aの接着剤5を溶かす必要があるが、この接着剤5は、
従来のように集積回路1全体を固めたものではなく、脚
部3aという限られた部分だけであるので、隣接する蓋
部材3に影響を及ぼすことが少ない。
【0022】また、本発明の半導体装置の実装構造にお
いては、突起電極2と配線パターンAとが、導電性ペー
ストや導電性微粒子を介することなく直接に接触してい
るので、接触抵抗を小さくすることができる。
【0023】
【発明の効果】以上説明してきたように、本発明の半導
体装置の実装構造においては、形状記憶合金の復元力に
より、突起電極と配線パターンとの接触状態を維持し
て、その間の導通を確保しているので、高温度、高湿度
の使用環境で使用されても導通不良が生ずることはな
い。
【図面の簡単な説明】
【図1】本発明の一実施例の長手方向断面図である。
【図2】同実施例の平面図である。
【図3】本発明の半導体装置の実装工程についての説明
図の一部である。
【図4】本発明の半導体装置の実装工程についての説明
図の一部である。
【図5】本発明の半導体装置の実装工程についての説明
図の一部である。
【図6】本発明の半導体装置の実装工程についての説明
図の一部である。
【図7】本発明の半導体装置の実装工程についての説明
図の一部である。
【図8】本発明の半導体装置の実装工程についての説明
図の一部である。
【図9】従来の半導体装置の実装構造の概略図である。
【符号の説明】
1 集積回路 2 突起電極 3 蓋部材 4 形状記憶合金 5 接着剤 A 配線パターン B 回路基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 回路基板上に搭載される半導体装置と、
    該半導体装置のパッド上に形成され前記回路基板上の配
    線パターンに圧接される突起電極と、前記半導体装置を
    覆い、その脚部が前記回路基板に接着される蓋部材と、
    該蓋部材と前記半導体装置の間に配設され、前記半導体
    装置の背面を押圧して、前記突起電極と配線パターンと
    の圧接状態を保持する形状記憶合金とからなることを特
    徴とする半導体装置の実装構造。
JP4148802A 1992-05-15 1992-05-15 半導体装置の実装構造 Withdrawn JPH05326631A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4148802A JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造
DE69300440T DE69300440T2 (de) 1992-05-15 1993-04-07 Elektronische Bauteilanordnung.
EP93105777A EP0569705B1 (en) 1992-05-15 1993-04-07 Electronic part assembly
US08/045,594 US5381316A (en) 1992-05-15 1993-04-09 Electronic part assembly using a shape memory alloy element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4148802A JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH05326631A true JPH05326631A (ja) 1993-12-10

Family

ID=15461039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4148802A Withdrawn JPH05326631A (ja) 1992-05-15 1992-05-15 半導体装置の実装構造

Country Status (4)

Country Link
US (1) US5381316A (ja)
EP (1) EP0569705B1 (ja)
JP (1) JPH05326631A (ja)
DE (1) DE69300440T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9400508A (nl) * 1994-03-30 1995-11-01 Hans Peter Peloschek Werkwijze voor het monteren van elektronische componenten middels solderbumps en toepassingen en voortbrengselen hiervan.
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
JP4303609B2 (ja) * 2004-01-29 2009-07-29 富士通株式会社 スペーサ
JP2006090072A (ja) * 2004-09-27 2006-04-06 Aisin Seiki Co Ltd 人体局部洗浄装置
US10607958B2 (en) * 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
CN108200738B (zh) * 2018-01-03 2020-12-25 浙江特富发展股份有限公司 一种电子元器件保护罩
FR3139411A1 (fr) * 2022-09-01 2024-03-08 Stmicroelectronics (Grenoble 2) Sas Boîtier de circuit integre

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JPH03190251A (ja) * 1989-12-20 1991-08-20 Sanyo Electric Co Ltd 半導体装置
JPH03241847A (ja) * 1990-02-20 1991-10-29 Rohm Co Ltd 半導体装置の実装構造

Also Published As

Publication number Publication date
DE69300440T2 (de) 1996-03-21
EP0569705A1 (en) 1993-11-18
EP0569705B1 (en) 1995-09-06
US5381316A (en) 1995-01-10
DE69300440D1 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
TW528911B (en) Method of manufacturing liquid crystal device
JPH01227444A (ja) 接続構造
JPH05326631A (ja) 半導体装置の実装構造
JP3104537B2 (ja) 電子部品
JP2744476B2 (ja) 半導体装置およびその製造方法
JPS63150930A (ja) 半導体装置
JPH03244140A (ja) 半導体装置
JPS6392036A (ja) 半導体装置の実装構造
JPH0730236A (ja) 部品の搭載方法
JP3612174B2 (ja) 液晶表示装置
JPH10242381A (ja) 複数のicチップを備えた密封型半導体装置の構造
JPH0450745B2 (ja)
JPH08213497A (ja) 半導体装置及びその製造方法
JPH11150154A (ja) 回路基板保持装置および該装置を用いた半導体装置の製造方法
JPS6360533B2 (ja)
JP2523641B2 (ja) 半導体装置
JP3604250B2 (ja) 半導体装置実装体
JP2004193147A (ja) 半導体チップ、その実装部材への実装方法および半導体装置
JPH03241847A (ja) 半導体装置の実装構造
JPS63299242A (ja) 半導体装置の接続方法
JP2001060606A (ja) フリップチップ実装構造
JPH07244291A (ja) 異方性導電膜、それを用いた液晶表示装置および電子印字装置
JPH0760884B2 (ja) 混成集積回路装置
JP2005165368A (ja) 液晶装置の製造方法
JPS61107322A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803