JPH05308182A - 膜回路基板の製造方法 - Google Patents
膜回路基板の製造方法Info
- Publication number
- JPH05308182A JPH05308182A JP7972392A JP7972392A JPH05308182A JP H05308182 A JPH05308182 A JP H05308182A JP 7972392 A JP7972392 A JP 7972392A JP 7972392 A JP7972392 A JP 7972392A JP H05308182 A JPH05308182 A JP H05308182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- thin film
- hole
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】貫通孔部に膜欠陥のない膜回路基板を得る。
【構成】貫通孔を有したアルミナセラミック基板１の表
裏に薄膜抵抗層２とこの上部にＴｉとＣｕの薄膜導体層
３をマグネトロンスパッタ法により形成する。次で、貫
通孔部及び導体パターン部を除いた領域にフォトレジス
ト膜４を形成したのち、貫通孔部及び導体パターン部に
Ａｕメッキ層５を形成する。次にフォトレジスト膜を除
去した後、薄膜導体層３と薄膜抵抗層２をＡｕメッキ層
５をマスクにして除去する。
裏に薄膜抵抗層２とこの上部にＴｉとＣｕの薄膜導体層
３をマグネトロンスパッタ法により形成する。次で、貫
通孔部及び導体パターン部を除いた領域にフォトレジス
ト膜４を形成したのち、貫通孔部及び導体パターン部に
Ａｕメッキ層５を形成する。次にフォトレジスト膜を除
去した後、薄膜導体層３と薄膜抵抗層２をＡｕメッキ層
５をマスクにして除去する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜集積回路の製造に
用いられる膜回路基板の製造方法に関する。
用いられる膜回路基板の製造方法に関する。
【０００２】
【従来の技術】貫通孔で表面と裏面の導体が接続された
従来の膜回路基板の製造方法を図２（ａ）〜（ｄ）を用
いて説明する。
従来の膜回路基板の製造方法を図２（ａ）〜（ｄ）を用
いて説明する。
【０００３】まず図２（ａ）に示すように、貫通孔６を
有した多層又は単層のアルミナセラミック基板１に薄膜
抵抗層２としてＴａ2 Ｎ膜をマグネトロンスパッタ法に
より基板の表面及び裏面に付着形成する。次でこの上部
に薄膜導体層７としてＴｉ／Ｐｄ／Ａｕ膜をマグネトロ
ンスパッタ法により基板表面及び裏面に連続して形成す
る。さらに薄膜導体層７の上部にＡｕメッキ層５を２〜
５μｍの厚さに施す。
有した多層又は単層のアルミナセラミック基板１に薄膜
抵抗層２としてＴａ2 Ｎ膜をマグネトロンスパッタ法に
より基板の表面及び裏面に付着形成する。次でこの上部
に薄膜導体層７としてＴｉ／Ｐｄ／Ａｕ膜をマグネトロ
ンスパッタ法により基板表面及び裏面に連続して形成す
る。さらに薄膜導体層７の上部にＡｕメッキ層５を２〜
５μｍの厚さに施す。
【０００４】次に図２（ｂ）に示すように、基板の表面
と裏面にフォトレジスト膜８からなるパターンを形成す
る。次に図２（ｃ）に示すように、このフォトレジスト
膜をマスクとしてＡｕメッキ層５，薄膜導体層７及び薄
膜抵抗層２をエッチングし、貫通孔において導体により
接続された膜回路基板を完成させる。
と裏面にフォトレジスト膜８からなるパターンを形成す
る。次に図２（ｃ）に示すように、このフォトレジスト
膜をマスクとしてＡｕメッキ層５，薄膜導体層７及び薄
膜抵抗層２をエッチングし、貫通孔において導体により
接続された膜回路基板を完成させる。
【０００５】
【発明が解決しようとする課題】上述したように膜回路
基板の製造方法としては、一般に貫通孔６の内壁部の導
体がエッチングされないようにフォトレジスト膜８で保
護する必要があるため、スピンナーによる塗布方法やホ
トレジスト溶液中に基板をディッピングする方法により
フォトレジスト膜を５μｍ以上の膜厚に塗布する必要が
ある。しかしながら、貫通孔内壁や貫通孔の角部では、
フォトレジスト膜が極端に薄くなるため、図２（ｄ）に
示すように、Ａｕメッキ層５及び薄膜導体層７の導体膜
が貫通孔の角部で欠損を生じやすいという問題があっ
た。
基板の製造方法としては、一般に貫通孔６の内壁部の導
体がエッチングされないようにフォトレジスト膜８で保
護する必要があるため、スピンナーによる塗布方法やホ
トレジスト溶液中に基板をディッピングする方法により
フォトレジスト膜を５μｍ以上の膜厚に塗布する必要が
ある。しかしながら、貫通孔内壁や貫通孔の角部では、
フォトレジスト膜が極端に薄くなるため、図２（ｄ）に
示すように、Ａｕメッキ層５及び薄膜導体層７の導体膜
が貫通孔の角部で欠損を生じやすいという問題があっ
た。
【０００６】また、この問題点を解決するために、従来
必要以上のフォトレジスト膜厚にすることも試みられて
いるが、ファインパターンが形成できないという問題が
生じている。更に貫通孔の角部を筆などによりフォトレ
ジスト膜で保護して、フォトレジスト膜を補強する方法
がとられてきたが、補強が不完全であるばかりでなく、
多大の工数を必要とするという問題があった。
必要以上のフォトレジスト膜厚にすることも試みられて
いるが、ファインパターンが形成できないという問題が
生じている。更に貫通孔の角部を筆などによりフォトレ
ジスト膜で保護して、フォトレジスト膜を補強する方法
がとられてきたが、補強が不完全であるばかりでなく、
多大の工数を必要とするという問題があった。
【０００７】
【課題を解決するための手段】本発明の膜回路の形成方
法は、貫通孔が設けられた絶縁性基板の表面と裏面に薄
膜抵抗層を形成する工程と、前記薄膜抵抗層上に第１の
金属層と第２の金属層からなる薄膜導体層を順次形成す
る工程と、前記貫通孔の内部及び前記薄膜導体層上のパ
ターン形成部を除いた領域にメッキ用のフォトレジスト
膜を形成した後パターン形成部にＡｕメッキ層を形成す
る工程と、前記フォトレジスト膜を除去した後前記Ａｕ
メッキ層をマスクとして前記薄膜導体層及び前記薄膜抵
抗層をパターニングする工程とを含むものである。
法は、貫通孔が設けられた絶縁性基板の表面と裏面に薄
膜抵抗層を形成する工程と、前記薄膜抵抗層上に第１の
金属層と第２の金属層からなる薄膜導体層を順次形成す
る工程と、前記貫通孔の内部及び前記薄膜導体層上のパ
ターン形成部を除いた領域にメッキ用のフォトレジスト
膜を形成した後パターン形成部にＡｕメッキ層を形成す
る工程と、前記フォトレジスト膜を除去した後前記Ａｕ
メッキ層をマスクとして前記薄膜導体層及び前記薄膜抵
抗層をパターニングする工程とを含むものである。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための工程順に示した基板の断面図である。
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための工程順に示した基板の断面図である。
【０００９】まず図１（ａ）に示すように、貫通孔６を
有したアルミナセラミック基板１の表面と裏面の両面に
薄膜抵抗層２としてＴａ2 Ｎ膜を１００ｎｍの厚さに形
成し、この上部に薄膜導体層３としてまず厚さ１００ｎ
ｍのＴｉ膜を次に厚さ３００ｎｍのＣｕ膜をマグネトロ
ンスパッタ法により付着させる。
有したアルミナセラミック基板１の表面と裏面の両面に
薄膜抵抗層２としてＴａ2 Ｎ膜を１００ｎｍの厚さに形
成し、この上部に薄膜導体層３としてまず厚さ１００ｎ
ｍのＴｉ膜を次に厚さ３００ｎｍのＣｕ膜をマグネトロ
ンスパッタ法により付着させる。
【００１０】次に図１（ｂ）に示すように、貫通孔内及
び導体パターン部を除いた領域に約８μｍ厚のメッキ用
のフォトレジスト膜４からなるパターンを形成する。
び導体パターン部を除いた領域に約８μｍ厚のメッキ用
のフォトレジスト膜４からなるパターンを形成する。
【００１１】次に、図１（ｃ）に示すように、フォトレ
ジスト膜４をマスクとして貫通孔内および導体パターン
とすべき部分に厚さ約５μｍのＡｕメッキ層５を電解メ
ッキ法により形成する。
ジスト膜４をマスクとして貫通孔内および導体パターン
とすべき部分に厚さ約５μｍのＡｕメッキ層５を電解メ
ッキ法により形成する。
【００１２】次に図１（ｄ）に示すように、フォトレジ
スト膜４を除去した後、ＴｉとＣｕの薄膜導体層３及び
薄膜抵抗層２をＡｕメッキ層５をマスクとしてエッチン
グし除去する。これによって、基板の表面と裏面が貫通
孔部においておＡｕメッキ層５で接続された膜回路基板
を得ることができる。
スト膜４を除去した後、ＴｉとＣｕの薄膜導体層３及び
薄膜抵抗層２をＡｕメッキ層５をマスクとしてエッチン
グし除去する。これによって、基板の表面と裏面が貫通
孔部においておＡｕメッキ層５で接続された膜回路基板
を得ることができる。
【００１３】このように本実施例によれば、導体層とな
るＡｕメッキ層のパターンを、従来のようにエッチング
により形成してないため貫通孔の角部におけるＡｕメッ
キ層の欠損をなくすことができる。
るＡｕメッキ層のパターンを、従来のようにエッチング
により形成してないため貫通孔の角部におけるＡｕメッ
キ層の欠損をなくすことができる。
【００１４】尚、薄膜導体層３としてＴｉとＣｕを使用
することにより、薄膜導体層のパターニングの時に、Ｔ
ｉとＣｕのエッチャントとしてＡｕメッキ層を浸食しな
いエッチャント、例えばＴｉは希硫酸溶液、ＣｕはＨ2
Ｏ2 とＥＤＴＡの混合溶液を選べる利点がある。
することにより、薄膜導体層のパターニングの時に、Ｔ
ｉとＣｕのエッチャントとしてＡｕメッキ層を浸食しな
いエッチャント、例えばＴｉは希硫酸溶液、ＣｕはＨ2
Ｏ2 とＥＤＴＡの混合溶液を選べる利点がある。
【００１５】
【発明の効果】以上説明したように本発明は、貫通孔が
設けられた絶縁性基板の表面と裏面の両面に薄膜抵抗層
を形成し、この上部にＴｉとＣｕの薄膜導体層を形成す
る。そして、貫通孔部及び導体層のパターン形成部を除
いた領域にメッキ用のフォトレジスト膜を形成後Ａｕメ
ッキ層を形成し、続いて薄膜導体層及び薄膜抵抗層をＡ
ｕメッキ層をマスクにして除去するという工程にしたの
で、従来のフォトレジスト膜のパターンだけで貫通孔の
内壁や角部を被覆してエッチングする方法に比べ、本発
明は貫通孔部のＡｕメッキ層をエッチングしないエッチ
ャントを選択できるため、膜の欠損のない信頼性のある
貫通孔部を得ることができ、かつ、フォトレジスト膜の
パターン形状に忠実な導体及び抵抗パターンを基板の表
裏面に形成できるという効果を有する。
設けられた絶縁性基板の表面と裏面の両面に薄膜抵抗層
を形成し、この上部にＴｉとＣｕの薄膜導体層を形成す
る。そして、貫通孔部及び導体層のパターン形成部を除
いた領域にメッキ用のフォトレジスト膜を形成後Ａｕメ
ッキ層を形成し、続いて薄膜導体層及び薄膜抵抗層をＡ
ｕメッキ層をマスクにして除去するという工程にしたの
で、従来のフォトレジスト膜のパターンだけで貫通孔の
内壁や角部を被覆してエッチングする方法に比べ、本発
明は貫通孔部のＡｕメッキ層をエッチングしないエッチ
ャントを選択できるため、膜の欠損のない信頼性のある
貫通孔部を得ることができ、かつ、フォトレジスト膜の
パターン形状に忠実な導体及び抵抗パターンを基板の表
裏面に形成できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための基板の断面
図。
図。
【図２】従来の膜回路基板の製造方法を説明するための
基板の断面図。
基板の断面図。
１ アルミナセラミック基板 ２ 薄膜抵抗層 ３ 薄膜導体層 ４ フォトレジスト膜 ５ Ａｕメッキ層 ６ 貫通孔 ７ 薄膜導体層 ８ フォトレジスト膜
Claims (2)
- 【請求項１】 貫通孔が設けられた絶縁性基板の表面と
裏面に薄膜抵抗層を形成する工程と、前記薄膜抵抗層上
に第１の金属層と第２の金属層からなる薄膜導体層を順
次形成する工程と、前記貫通孔の内部及び前記薄膜導体
層上のパターン形成部を除いた領域にメッキ用のフォト
レジスト膜を形成した後パターン形成部にＡｕメッキ層
を形成する工程と、前記フォトレジスト膜を除去した後
前記Ａｕメッキ層をマスクとして前記薄膜導体層及び前
記薄膜抵抗層をパターニングする工程とを含むことを特
徴とする膜回路基板の製造方法。 - 【請求項２】 第１の金属層はＴｉであり第２の金属層
はＣｕである請求項１記載の膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7972392A JPH05308182A (ja) | 1992-04-01 | 1992-04-01 | 膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7972392A JPH05308182A (ja) | 1992-04-01 | 1992-04-01 | 膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308182A true JPH05308182A (ja) | 1993-11-19 |
Family
ID=13698126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7972392A Withdrawn JPH05308182A (ja) | 1992-04-01 | 1992-04-01 | 膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308182A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140139435A (ko) | 2013-05-27 | 2014-12-05 | 미쓰보 시베루토 가부시키 가이샤 | 표면 도전막을 가지는 구멍충전기판 및 그 제조방법, 및 부풂 또는 박리 억제 방법 |
| KR20180043320A (ko) | 2015-09-24 | 2018-04-27 | 미쓰보 시베루토 가부시키 가이샤 | 비아 충전 기판과 그 제조 방법 및 전구체 |
-
1992
- 1992-04-01 JP JP7972392A patent/JPH05308182A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140139435A (ko) | 2013-05-27 | 2014-12-05 | 미쓰보 시베루토 가부시키 가이샤 | 표면 도전막을 가지는 구멍충전기판 및 그 제조방법, 및 부풂 또는 박리 억제 방법 |
| KR20180043320A (ko) | 2015-09-24 | 2018-04-27 | 미쓰보 시베루토 가부시키 가이샤 | 비아 충전 기판과 그 제조 방법 및 전구체 |
| US10517178B2 (en) | 2015-09-24 | 2019-12-24 | Mitsuboshi Belting Ltd. | Via fill substrate, production method therefor, and precursor therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JPH05308182A (ja) | 膜回路基板の製造方法 | |
| US6808641B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JPH0681173A (ja) | 金属膜パターン形成方法 | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| JPH0715113A (ja) | プリント配線パターン形成方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| JP2004140085A (ja) | 回路基板及びその製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JP3208627B2 (ja) | リードフレームの製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH07161712A (ja) | パターン形成方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JPS6218034A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH0685073A (ja) | 薄膜多層回路の製造方法 | |
| JPH0521616A (ja) | 半導体の製造方法 | |
| JP2002344133A (ja) | 両面可撓性回路基板の製造法 | |
| JPH02105494A (ja) | 印刷配線板およびその製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |