JPH05283352A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH05283352A JPH05283352A JP11227492A JP11227492A JPH05283352A JP H05283352 A JPH05283352 A JP H05283352A JP 11227492 A JP11227492 A JP 11227492A JP 11227492 A JP11227492 A JP 11227492A JP H05283352 A JPH05283352 A JP H05283352A
- Authority
- JP
- Japan
- Prior art keywords
- type
- impurity
- diffusion
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 イオン注入法や低温拡散法によらず、従来の
設備を用いて不純物濃度を１０17オーダ以下に低減でき
る半導体装置の製造法を提供する。 【構成】 Ｎ型半導体基板１内に軽くＮ型不純物２を拡
散し、しかるのち、先に形成されたＮ型不純物拡散領域
２を包含するようにして、Ｎ型不純物拡散領域２の上か
らＰ型不純物４の拡散を行うものである。
設備を用いて不純物濃度を１０17オーダ以下に低減でき
る半導体装置の製造法を提供する。 【構成】 Ｎ型半導体基板１内に軽くＮ型不純物２を拡
散し、しかるのち、先に形成されたＮ型不純物拡散領域
２を包含するようにして、Ｎ型不純物拡散領域２の上か
らＰ型不純物４の拡散を行うものである。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造法に関
する。さらに詳しくは、不純物濃度を簡易に稀薄化でき
る半導体装置の製造法に関する。
する。さらに詳しくは、不純物濃度を簡易に稀薄化でき
る半導体装置の製造法に関する。
【０００２】
【従来の技術】従来より半導体装置の製造法において
は、固相拡散や気相拡散によりＮ型半導体基板内にホウ
素を不純物として拡散してＰ型領域の形成がなされ、ま
たＰ型半導体基板内にリンを不純物として拡散してＮ型
領域の形成がなされている。かかる固相拡散や気相拡散
により得られる不純物濃度は、１０18〜１０19のオーダ
である。
は、固相拡散や気相拡散によりＮ型半導体基板内にホウ
素を不純物として拡散してＰ型領域の形成がなされ、ま
たＰ型半導体基板内にリンを不純物として拡散してＮ型
領域の形成がなされている。かかる固相拡散や気相拡散
により得られる不純物濃度は、１０18〜１０19のオーダ
である。
【０００３】ところで、近年の半導体装置に対する要求
性能の高度化から、不純物濃度を１０17オーダ以下に低
減することが求められている。しかるに、従来の固相拡
散や気相拡散により得られる不純物濃度は前述のごとく
であるため、イオン注入法や低温拡散法がとられてい
る。
性能の高度化から、不純物濃度を１０17オーダ以下に低
減することが求められている。しかるに、従来の固相拡
散や気相拡散により得られる不純物濃度は前述のごとく
であるため、イオン注入法や低温拡散法がとられてい
る。
【０００４】しかしながら、イオン注入法や低温拡散法
を採用する場合には、新たな設備の導入が必要となり、
またその設備維持も煩雑であるため、製品コストの上昇
を招来している。また、製造工程も複雑であるため、製
造工程の長時間化をも招来している。
を採用する場合には、新たな設備の導入が必要となり、
またその設備維持も煩雑であるため、製品コストの上昇
を招来している。また、製造工程も複雑であるため、製
造工程の長時間化をも招来している。
【０００５】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、イオン注入法
や低温拡散法を用いることなく、従来の設備を用いて不
純物濃度を１０17オーダ以下に低減できる半導体装置の
製造法を提供することを目的とする。
術の問題点に鑑みなされたものであって、イオン注入法
や低温拡散法を用いることなく、従来の設備を用いて不
純物濃度を１０17オーダ以下に低減できる半導体装置の
製造法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造法は、半導体基板内に該半導体基板と同じ導電型の第
１不純物拡散層を形成する工程と、前記第１不純物拡散
層の上から前記第１不純物とは異なる導電型の第２不純
物拡散層を、前記第１拡散層を包含するように形成する
工程とからなることを特徴としている。
造法は、半導体基板内に該半導体基板と同じ導電型の第
１不純物拡散層を形成する工程と、前記第１不純物拡散
層の上から前記第１不純物とは異なる導電型の第２不純
物拡散層を、前記第１拡散層を包含するように形成する
工程とからなることを特徴としている。
【０００７】
【作用】本発明の半導体装置の製造法においては、半導
体基板内に該半導体基板と同じ導電型の第１不純物拡散
層を形成し、しかるのち、前記第１不純物拡散層の上か
ら前記第１不純物とは異なる導電型の第２不純物拡散層
を、前記第１拡散層を包含するように形成して、不純物
濃度を１０17オーダ以下に低減しているので、従来の拡
散法の設備を用いることができる。
体基板内に該半導体基板と同じ導電型の第１不純物拡散
層を形成し、しかるのち、前記第１不純物拡散層の上か
ら前記第１不純物とは異なる導電型の第２不純物拡散層
を、前記第１拡散層を包含するように形成して、不純物
濃度を１０17オーダ以下に低減しているので、従来の拡
散法の設備を用いることができる。
【０００８】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【０００９】図１〜２は本発明の製造法の一実施例の説
明図、図３〜４は不純物の濃度プロフィルを示すグラフ
である。図において、１はＮ型半導体基板、２はＮ型不
純物拡散領域、３はシリコン酸化物絶縁層、４はＰ型不
純物拡散領域を示す。また図３〜４において縦軸は不純
物濃度、横軸は基板表面からの相対的拡散深さを示す。
ここで、相対的拡散深さとは、不純物拡散時の条件によ
り左右される相対的な拡散深さを意味する。
明図、図３〜４は不純物の濃度プロフィルを示すグラフ
である。図において、１はＮ型半導体基板、２はＮ型不
純物拡散領域、３はシリコン酸化物絶縁層、４はＰ型不
純物拡散領域を示す。また図３〜４において縦軸は不純
物濃度、横軸は基板表面からの相対的拡散深さを示す。
ここで、相対的拡散深さとは、不純物拡散時の条件によ
り左右される相対的な拡散深さを意味する。
【００１０】図１〜２に示される本発明の製造法の一実
施例においては、次のようにして低濃度の不純物拡散領
域が形成される。
施例においては、次のようにして低濃度の不純物拡散領
域が形成される。
【００１１】ステップ１：Ｎ型半導体基板１の上に、シ
リコン酸化物絶縁層２のマスクを成膜し、Ｎ型不純物を
軽く拡散させる。（図１参照） 拡散させる範囲は、半
導体装置の所要性能に応じて適宜決定される。その具体
例を挙げれば、Ｐ型拡散により得られる不純物総量Ｑに
対し、Ｎ型拡散により得られる不純物総量Ｑ’はＱ＞
Ｑ’なる条件でかつＰ型拡散層の表面濃度および拡散深
さを満足することのできる範囲である。
リコン酸化物絶縁層２のマスクを成膜し、Ｎ型不純物を
軽く拡散させる。（図１参照） 拡散させる範囲は、半
導体装置の所要性能に応じて適宜決定される。その具体
例を挙げれば、Ｐ型拡散により得られる不純物総量Ｑに
対し、Ｎ型拡散により得られる不純物総量Ｑ’はＱ＞
Ｑ’なる条件でかつＰ型拡散層の表面濃度および拡散深
さを満足することのできる範囲である。
【００１２】ステップ２：Ｐ型不純物を拡散させるマス
ク（Ｎ型不純物を拡散させた同じマスクでも良い）を用
いて、先に形成されたＮ型不純物拡散領域を包含するよ
うにＰ型不純物を拡散させる。（図２参照） なお、図
において、点線で囲んだ部分は先に形成されたＮ型不純
物拡散領域を示す。ここで、形成されるＰ型不純物の拡
散範囲は、少なくとも先に形成されたＮ型不純物拡散領
域を包含するものとされていればよいが、所望の電気的
特性を得るための濃度プロファイル、拡散深さの範囲に
形成されるのが好ましい。
ク（Ｎ型不純物を拡散させた同じマスクでも良い）を用
いて、先に形成されたＮ型不純物拡散領域を包含するよ
うにＰ型不純物を拡散させる。（図２参照） なお、図
において、点線で囲んだ部分は先に形成されたＮ型不純
物拡散領域を示す。ここで、形成されるＰ型不純物の拡
散範囲は、少なくとも先に形成されたＮ型不純物拡散領
域を包含するものとされていればよいが、所望の電気的
特性を得るための濃度プロファイル、拡散深さの範囲に
形成されるのが好ましい。
【００１３】次に、この様にして作製された半導体装置
の不純物濃度の分布をＳ−Ｒ不純物濃度測定法により調
査した。その結果を図３〜４に示した。ここで、図３は
図１に対応する濃度プロフィル、図４は図２に対応する
濃度プロフィルを示す。
の不純物濃度の分布をＳ−Ｒ不純物濃度測定法により調
査した。その結果を図３〜４に示した。ここで、図３は
図１に対応する濃度プロフィル、図４は図２に対応する
濃度プロフィルを示す。
【００１４】図３〜４より、Ｐ型不純物の濃度が１０17
オーダ以下であるのがわかる。
オーダ以下であるのがわかる。
【００１５】本実施例においては、Ｎ型半導体基板内に
Ｐ型不純物を拡散させる場合について説明してきたが、
Ｐ型半導体基板内にＮ型不純物を拡散させる場合も同様
にして、Ｎ型不純物の濃度を１０17オーダ以下にするこ
とができる。
Ｐ型不純物を拡散させる場合について説明してきたが、
Ｐ型半導体基板内にＮ型不純物を拡散させる場合も同様
にして、Ｎ型不純物の濃度を１０17オーダ以下にするこ
とができる。
【００１６】
【発明の効果】以上説明してきたように、本発明の半導
体装置の製造法によれば、イオン注入法や低温拡散法を
用いることなく、従来の設備を用いて不純物濃度を１０
17オーダ以下に低減された半導体装置を製造することが
できる。
体装置の製造法によれば、イオン注入法や低温拡散法を
用いることなく、従来の設備を用いて不純物濃度を１０
17オーダ以下に低減された半導体装置を製造することが
できる。
【図１】本発明の製造法の一実施例の説明図の一部であ
る。
る。
【図２】本発明の製造法の一実施例の説明図の一部であ
る。
る。
【図３】図１の状態における不純物の濃度プロフィルを
示すグラフである。
示すグラフである。
【図４】図２の状態における不純物の濃度プロフィルを
示すグラフである。
示すグラフである。
１ Ｎ型半導体基板 ２ Ｎ型不純物拡散領域 ３ シリコン酸化物絶縁層 ４ Ｐ型不純物拡散領域
Claims (1)
- 【請求項１】 半導体基板内に該半導体基板と同じ導電
型の第１不純物拡散層を形成する工程と、 前記第１不純物拡散層の上から前記第１不純物とは異な
る導電型の第２不純物拡散層を、前記第１拡散層を包含
するように形成する工程とからなることを特徴とする半
導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227492A JPH05283352A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227492A JPH05283352A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283352A true JPH05283352A (ja) | 1993-10-29 |
Family
ID=14582602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11227492A Withdrawn JPH05283352A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310373A (ja) * | 2005-04-26 | 2006-11-09 | Shin Etsu Handotai Co Ltd | 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法 |
| JP2006310368A (ja) * | 2005-04-26 | 2006-11-09 | Shin Etsu Handotai Co Ltd | 太陽電池の製造方法及び太陽電池 |
-
1992
- 1992-04-03 JP JP11227492A patent/JPH05283352A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310373A (ja) * | 2005-04-26 | 2006-11-09 | Shin Etsu Handotai Co Ltd | 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法 |
| JP2006310368A (ja) * | 2005-04-26 | 2006-11-09 | Shin Etsu Handotai Co Ltd | 太陽電池の製造方法及び太陽電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1086868A (en) | Method of manufacturing a semiconductor device utilizing doped oxides and controlled oxidation | |
| US4875085A (en) | Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US3842490A (en) | Semiconductor structure with sloped side walls and method | |
| JPS641941B2 (ja) | ||
| JPH05283352A (ja) | 半導体装置の製造法 | |
| US5410177A (en) | Planar semiconductor and Zener diode device with channel stopper region | |
| US4251300A (en) | Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation | |
| US5233219A (en) | Three-dimensional semiconductor device structure | |
| JPH0685247A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH0195552A (ja) | モノリシック集積半導体装置の製造方法 | |
| US5407857A (en) | Method for producing a semiconductor device with a doped polysilicon layer by updiffusion | |
| JPH06112217A (ja) | 半導体装置とその作製方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JPS5946057A (ja) | 半導体装置の製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JP4296807B2 (ja) | 半導体装置の製造方法 | |
| JP3260311B2 (ja) | 半導体装置の製造方法 | |
| JPH1140572A (ja) | 半導体装置及びその製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH03166757A (ja) | 半導体装置 | |
| JPH023291A (ja) | ツェナーダイオードの二重インプラント製作法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |