[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05281155A - Inspection apparatus for defect of pattern - Google Patents

Inspection apparatus for defect of pattern

Info

Publication number
JPH05281155A
JPH05281155A JP10580292A JP10580292A JPH05281155A JP H05281155 A JPH05281155 A JP H05281155A JP 10580292 A JP10580292 A JP 10580292A JP 10580292 A JP10580292 A JP 10580292A JP H05281155 A JPH05281155 A JP H05281155A
Authority
JP
Japan
Prior art keywords
data
pattern
circuit
line sensor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10580292A
Other languages
Japanese (ja)
Inventor
Hideo Tsuchiya
英雄 土屋
Toru Arai
徹 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10580292A priority Critical patent/JPH05281155A/en
Publication of JPH05281155A publication Critical patent/JPH05281155A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PURPOSE:To obtain a pattern defect inspection apparatus, which can returns the measured signal, wherein diffuseness is generated by the passing of the signal through a measuring optical system, into the signal, which does not contain any diffuseness and can detect the defect of the pattern by using this signal. CONSTITUTION:The measured pattern data, which are read out of a line sensor 36, are introduced into an equalizing circuit 39 through an A/D converter 37 and a buffer circuit 38. The equalizing circuit 39 has a digital filter, which processes the input signal in two dimensions and removes diffuseness. The measured data, which are processed in the equalizing circuit 39, are introduced into a comparing and judging circuit 43 together with the design data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、たとえば半導体集積
回路の製造に使用されるレチクルパタ―ンの欠陥を検査
する検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus for inspecting a reticle pattern used for manufacturing a semiconductor integrated circuit for defects.

【0002】[0002]

【従来の技術】大規模集積回路(LSI)の製造におけ
る歩留り低下の大きな原因の1つとして、フォトリソグ
ラフィ技術で製造する際に使用されるマスクの欠陥を挙
げることができる。マスクの欠陥は多大な被害をもたら
すので、事前に高精度な検査を行うことが必要である。
2. Description of the Related Art One of the major causes of a decrease in yield in manufacturing a large scale integrated circuit (LSI) is a defect of a mask used in manufacturing by a photolithography technique. Since a mask defect causes a great deal of damage, it is necessary to perform a highly accurate inspection in advance.

【0003】検査に対する要求が厳しくなるにつれて、
検査の精度は光学装置の物理的限界の可能性に左右され
るようになっている。つまり、検査装置によって非常に
小さい欠陥を確実に検出できるようにするには、使用さ
れている光源・レンズ・撮像素子からなる光学系が十分
に広い空間周波数帯を持っている必要がある。
As the demands on inspections increase,
The accuracy of the inspection is subject to the possible physical limitations of the optical device. In other words, the optical system including the light source, the lens, and the image pickup device used must have a sufficiently wide spatial frequency band in order to be able to reliably detect a very small defect by the inspection device.

【0004】図12には従来の検査装置の原理が示され
ている。
FIG. 12 shows the principle of a conventional inspection device.

【0005】光源1から照射された観測光は、レンズ
2、3でレチクルマスク4上の被検査パタ―ン5上およ
びCCDで構成されたラインセンサ6上に結像する。
今、被検査パタ―ン5が、たとえば図示の如くアルファ
ベットの「A」であるとし、そのすぐ右側に欠陥7があ
るものとする。
Observation light emitted from the light source 1 is imaged by the lenses 2 and 3 on the pattern 5 to be inspected on the reticle mask 4 and on the line sensor 6 composed of a CCD.
Now, suppose that the pattern 5 to be inspected is, for example, the letter "A" as shown in the drawing, and the defect 7 is located immediately to the right of it.

【0006】レチクルマスク4は、図示しないX−Yテ
―ブルによって破線矢印方向とは直角の方向に進むこと
によりスキャンされ、このスキャンでパタ―ン全面に亘
る検査が行われる。ラインセンサ6は数百から千個程度
のフォトアレイを配列して構成されており、その出力信
号はA/D変換器8を通り、多値化された測定データと
して比較判定回路9に与えられる。
The reticle mask 4 is scanned by an XY table (not shown) as it advances in a direction perpendicular to the direction of the broken line arrow, and this scan is used to inspect the entire pattern. The line sensor 6 is configured by arranging hundreds to thousands of photo arrays, and its output signal passes through the A / D converter 8 and is given to the comparison / determination circuit 9 as multivalued measurement data. ..

【0007】一方、本来の設計デ―タはデ―タ管理計算
機のディスク10や磁気テ―プに蓄積されている。その
形態はたとえば台形を基本とする要素図形としてパタ―
ン「A」が出来上がっている。このパタ―ンがデ―タ展
開回路11によって読出され、ここで白黒の2値デ―タ
からセンサ出力の期待値に相当する多値化の設計データ
に変換される。
On the other hand, original design data is stored in the disk 10 or magnetic tape of the data management computer. Its form is, for example, as an element figure based on a trapezoid.
"A" is completed. This pattern is read by the data expansion circuit 11 and converted from black and white binary data into multivalued design data corresponding to the expected value of the sensor output.

【0008】比較判定回路9は、測定データと設計デ―
タとを比較し、その結果を出力する。上記の場合には被
検査パタ―ン5に欠陥7があるので、その情報をメモリ
など(図示せず)に記録するとともにモニタ12に表示
する。
The comparison / determination circuit 9 uses the measured data and the design data.
Data and outputs the result. In the above case, since the pattern 5 to be inspected has a defect 7, the information is recorded in a memory or the like (not shown) and displayed on the monitor 12.

【0009】このように構成された装置では、光源1、
レンズ2,3、ラインセンサ6からなる撮像光学系にお
いて、レンズ自体の開口数の制約、CCDラインセンサ
の特性などの影響で画像劣化、つまり「ぼやけ」現象が
発生する。
In the device thus constructed, the light source 1,
In the image pickup optical system including the lenses 2 and 3 and the line sensor 6, image deterioration, that is, a "blurring" phenomenon occurs due to the influence of the numerical aperture of the lens itself, the characteristics of the CCD line sensor, and the like.

【0010】このうち、CCDラインセンサのMTF
(Modulation Transfer Function)特性は、(1) チャ―
ジの転送効率、(2) 基板内部で発生した光信号キャリア
の横方向への拡散の程度、(3) 光電変換単位素子(画
素)の配置や開口幅、等によって決定される。
Of these, the MTF of the CCD line sensor
(Modulation Transfer Function) characteristics are as follows:
Transfer efficiency, (2) degree of lateral diffusion of optical signal carriers generated inside the substrate, (3) arrangement of photoelectric conversion unit elements (pixels) and aperture width.

【0011】CCDラインセンサは、たとえば図13
(a) に示すように、蓄積電極20と転送電極21とを備
えているが、光励起キャリアが蓄積電極20の直上位置
以外からも流入する。したがって、その感度分布は図1
3(b) に示すようになる。たとえば、図13(c) に示す
ように寸法を定義すると、センサの開口特性は次式で与
えられる。
The CCD line sensor is shown in FIG.
As shown in (a), the storage electrode 20 and the transfer electrode 21 are provided, but the photoexcited carriers also flow in from a position other than the position directly above the storage electrode 20. Therefore, its sensitivity distribution is shown in Fig. 1.
It becomes as shown in 3 (b). For example, when the dimensions are defined as shown in FIG. 13 (c), the aperture characteristic of the sensor is given by the following equation.

【0012】 F(ω)=A(d1 +d2 )・ [{sin ω(d1 +d2 )/2 } /{ω(d1 +d2 )/2}] ・ [{sin ω(d1 −d2 )/2 } /{ω(d1 −d2 )/2}] 図13(c) に台形開口の伝達特性を示す。F (ω) = A (d 1 + d 2 ) · [{sin ω (d 1 + d 2 ) / 2} / {ω (d 1 + d 2 ) / 2}] ・ [{sin ω (d 1 −d 2 ) / 2} / {ω (d 1 −d 2 ) / 2}] FIG. 13 (c) shows the transfer characteristics of the trapezoidal aperture.

【0013】ラインセンサに入射する光量が豊富であれ
ばセンサのS/N比が向上し、蓄積露光時間を短縮でき
るので、検査速度を上げることができる。一方、レンズ
2,3の倍率が高いほど解像力が向上し、欠陥を発見す
ることが容易になる。しかし反面、ラインセンサの1画
素当りの光量が減少し、S/N比が悪くなる。したがっ
て、ある程度の解像力を確保しながら、センサのS/N
比を考慮して光量を決定するといったトレ―ドオフの関
係になる。
When the amount of light incident on the line sensor is abundant, the S / N ratio of the sensor is improved and the accumulated exposure time can be shortened, so that the inspection speed can be increased. On the other hand, the higher the magnification of the lenses 2 and 3, the higher the resolution, and the easier it is to find a defect. However, on the other hand, the amount of light per pixel of the line sensor decreases, and the S / N ratio deteriorates. Therefore, while maintaining a certain resolution, the S / N of the sensor
There is a trade-off relationship in which the light amount is determined in consideration of the ratio.

【0014】レンズ開口数(NA)を大きくすると光学
的帯域が広くなるが、ある程度の焦点深度の特性を確保
しながら高NA化するには限界がある。また、光の波長
を短くしても光学的帯域を広くできるが、センサ感度は
短波長域で減衰してしまうため、使用可能な波長が限ら
れる。
When the lens numerical aperture (NA) is increased, the optical band is widened, but there is a limit to increase the NA while ensuring the characteristic of the depth of focus to some extent. Further, although the optical band can be widened even if the wavelength of light is shortened, the sensor sensitivity is attenuated in the short wavelength range, so that the usable wavelength is limited.

【0015】以上のような理由により、従来の検査装置
では、測定光学系から取得した測定デ―タには「ぼや
け」が含まれているものとして取扱っている。すなわ
ち、レンズMTFによる「ぼやけ」によって生じる劣化
を模擬して2次元ぼけ関数を導出し、「ぼやけ」などで
劣化していない設計デ―タと上記2次元ぼけ関数とを畳
み込み演算することで、測定デ―タの劣化分を見越して
センサ出力の期待値を算出している。
For the above reasons, the conventional inspection apparatus treats the measurement data acquired from the measurement optical system as including "blurring". That is, a two-dimensional blurring function is derived by simulating deterioration caused by "blurring" due to the lens MTF, and design data that is not deteriorated by "blurring" and the two-dimensional blurring function are convoluted, The expected value of the sensor output is calculated in anticipation of the deterioration of the measurement data.

【0016】このような従来の検査装置では、測定デ―
タそのものがぼやけているため、本来欠陥と指摘すべき
微細な欠陥を見逃すことがあり、この見逃しを回避する
ために比較判定回路9で装備する欠陥判定アルゴリズム
の負担が大きくなり、装置を複雑にする問題があった。
In such a conventional inspection apparatus, the measurement data is
Since the data itself is blurred, a minute defect that should be pointed out as an original defect may be overlooked. To avoid this overlooking, the load of the defect determination algorithm equipped in the comparison determination circuit 9 becomes large, and the device becomes complicated. There was a problem to do.

【0017】また、測定光学系についても、高倍率化と
高NA化を同時に実現するための設計が複雑になり、改
善すべき課題があった。
Further, with respect to the measuring optical system, the design for simultaneously realizing high magnification and high NA becomes complicated, and there is a problem to be improved.

【0018】さらに、CCDで構成されたラインセンサ
6では、隣接画素間に干渉がある。このため、現実には
被検査パタ―ンのx方向とy方向とのぼやけ特性が同等
にはならない。つまり、センサアレイの隣接画素方向
(x方向)には相互干渉が働くが、センサ移動方向(y
方向)では異なるセンサスキャンサイクルで観測したデ
―タになるため、干渉成分は前回スキャンしたときの残
留キャパシタ程度の僅かな量になる。
Further, in the line sensor 6 composed of CCD, there is interference between adjacent pixels. Therefore, in reality, the blurring characteristics of the inspected pattern in the x direction and the y direction are not equal. That is, although mutual interference acts in the direction of adjacent pixels (x direction) of the sensor array, the sensor movement direction (y
In the direction), the data is observed at different sensor scan cycles, so the interference component is a small amount of the residual capacitor of the last scan.

【0019】また、測定時の観測倍率を変更したり、テ
―ブル走行速度を変更したりして検査することが行われ
るが、この場合も開口特性、隣接画素間の干渉などが
x,y方向別々に影響を与える。従来の検査装置では、
この非対称性を考慮しておらず、設計デ―タからセンサ
出力の期待値を算出するに当り、ぼやけの計算を回路構
成上好適な点対称デ―タとして取り扱う構成を採用して
いるため、被検査パタ―ンのxエッジとyエッジとでは
検出できる欠陥のレベルが異なるという現象があった。
Further, inspection is performed by changing the observation magnification at the time of measurement or changing the table traveling speed. In this case as well, the aperture characteristics, interference between adjacent pixels, etc. are x, y. The direction is affected separately. With conventional inspection equipment,
This asymmetry is not taken into consideration, and when calculating the expected value of the sensor output from the design data, the configuration that handles the blur calculation as point symmetric data suitable for the circuit configuration is adopted. There is a phenomenon that the level of defects that can be detected differs between the x edge and the y edge of the pattern to be inspected.

【0020】[0020]

【発明が解決しようとする課題】そこで本発明は、測定
手段における画像の劣化に対応させて、ほとんど劣化し
ていない形の画像データに戻すことができ、もって測定
時点の分解能を向上させて検査精度の向上を図れるパタ
ーン欠陥検査装置を提供することを目的としている。
Therefore, according to the present invention, it is possible to restore the image data in a substantially undegraded form in response to the deterioration of the image in the measuring means, thereby improving the resolution at the time of measurement and performing inspection. It is an object of the present invention to provide a pattern defect inspection device capable of improving accuracy.

【0021】[0021]

【課題を解決するための手段】本発明に係るパターン検
査装置では、微細な欠陥データを含む可能性があるとと
もに測定光学系で劣化した被検査パタ―ンの測定デ―タ
を、2次元ディジタルフィルタを用いてx,y方向の非
対称性も補正し、ほとんど劣化していない形に戻してか
ら比較判定に使うようにしている。
In the pattern inspection apparatus according to the present invention, the measurement data of a pattern to be inspected, which may contain fine defect data and is deteriorated by the measurement optical system, is recorded in a two-dimensional digital format. The asymmetry in the x and y directions is also corrected by using a filter, and it is returned to a substantially undegraded form before being used for comparison / judgment.

【0022】[0022]

【作用】本発明の係るパターン欠陥検査装置では、測定
光学系を経た「ぼやけ」を含む信号を補正して比較する
ので、測定光学系の伝達特性を等価的に広帯域にするこ
とができる。その結果、被検査パタ―ン中に存在する微
細な欠陥を検出することができる。
In the pattern defect inspection apparatus according to the present invention, signals including "blurring" that have passed through the measurement optical system are corrected and compared, so that the transfer characteristic of the measurement optical system can be equivalently widened. As a result, it is possible to detect minute defects existing in the pattern to be inspected.

【0023】[0023]

【実施例】図1には本発明の一実施例に係るパターン欠
陥検査装置の概略図が示されている。
1 is a schematic view of a pattern defect inspection apparatus according to an embodiment of the present invention.

【0024】この検査装置では、まず光源31から照射
された観測光が、レンズ32、33でレチクルマスク3
4の被検査パタ―ン35上およびラインセンサ36上に
結像する。レチクルマスク34は、図示しないX−Yテ
―ブルで2次元方向にスキャンされ、被検査パタ―ン3
5の全面に亘る検査が実行される。
In this inspection apparatus, the observation light emitted from the light source 31 is first passed through the lenses 32 and 33 to the reticle mask 3.
An image is formed on the pattern 35 to be inspected and the line sensor 36. The reticle mask 34 is scanned in a two-dimensional direction with an XY table (not shown), and the pattern 3 to be inspected is obtained.
A full inspection of 5 is performed.

【0025】ラインセンサ36は数百から千個程度のフ
ォトセンサをライン状に配列したCCDラインセンサに
よって構成となっている。以降はアレイ数をsとして説
明する。ラインセンサ36からの信号取出しを高速化す
るために、数十組のセンサアレイグル―プ毎に信号取出
し口が用意され、1ライン分のデ―タが並列にA/D変
換器37に取出される。A/D変換器37も上記並列数
に対応した数のコンバータを備えている。
The line sensor 36 is composed of a CCD line sensor in which hundreds to thousands of photosensors are arranged in a line. Hereinafter, the number of arrays will be described as s. In order to speed up the signal extraction from the line sensor 36, a signal extraction port is prepared for each of several tens of sensor array groups, and the data for one line is extracted in parallel to the A / D converter 37. To be done. The A / D converter 37 also has a number of converters corresponding to the parallel number.

【0026】A/D変換器37の出力は、バッファ回路
38に与えられる。バッファ回路38は、上述した並列
数で入力し、ラインセンサ36の1ライン分のデ―タに
並べ直す。
The output of the A / D converter 37 is given to the buffer circuit 38. The buffer circuit 38 inputs in the above parallel number and rearranges the data for one line of the line sensor 36.

【0027】このバッファ回路38で1ライン分sのデ
―タに並べ直されたデ―タは、等化回路39に入力され
る。この等化回路39は入力に重み付け積和演算を行
い、所定の処理遅延時間後にパイプライン状に演算結果
を出力する。
The data rearranged by the buffer circuit 38 into the data for one line s is input to the equalization circuit 39. The equalization circuit 39 performs a weighted product-sum operation on the input, and outputs the operation result in a pipeline after a predetermined processing delay time.

【0028】一方、被検査パタ―ン35の形成時に用い
た設計デ―タがデ―タ管理計算機40内の磁気ディスク
装置あるいは磁気テ―プなどに記録されており、この設
計データが被検査パターン35の検査に合せて読出さ
れ、デ―タ展開回路41で2値化パタ―ンデータに展開
された後、点広がり関数器42によってぼやけ修正が施
され、センサ出力値の期待値を示すデータとして出力さ
れる。
On the other hand, the design data used when forming the pattern to be inspected 35 is recorded in the magnetic disk device or the magnetic tape in the data management computer 40, and this design data is inspected. Data read out in accordance with the inspection of the pattern 35, expanded into binary pattern data by the data expansion circuit 41, and then subjected to blur correction by the point spread function unit 42 to show the expected value of the sensor output value. Is output as.

【0029】この点広がり関数器42を通って修正され
た設計データと等化回路39から出力された測定データ
とは比較判定回路43に導入される。この比較判定回路
43は両データを比較照合し、被検査パタ―ン35上の
欠陥の有無を判定する。
The design data corrected through the point spread function unit 42 and the measurement data output from the equalization circuit 39 are introduced into the comparison / determination circuit 43. The comparison / determination circuit 43 compares and collates both data and determines the presence / absence of a defect on the inspected pattern 35.

【0030】等化回路39は、2次元FIR(Finite I
mpulse Response )フィルタを内蔵したもので、具体的
には図2に示すように構成されている。
The equalization circuit 39 is a two-dimensional FIR (Finite I
mpulse Response) with a built-in filter, and is specifically configured as shown in FIG.

【0031】図2には係数分布が3×3の2次元FIR
が示されている。図中、Z-1 x は1クロック分の遅延ラ
ッチ、Z-1 y はラインセンサ36の1ライン分のデ―タ
遅延を施す行遅延レジスタである。
FIG. 2 shows a two-dimensional FIR having a coefficient distribution of 3 × 3.
It is shown. In the figure, Z -1 x is a delay latch for one clock, and Z -1 y is a row delay register for applying data delay for one line of the line sensor 36.

【0032】バッファ回路38でラインセンサ36の1
ラインの状態に整列されたデ―タ101は、第1の列処
理ユニット112と行遅延レジスタ110に入力され
る。列処理ユニット112内では、まず、デ―タ101
が積算回路140〜142にそれぞれ同時に入力され、
画素位置毎にプリセットされている重み付け係数が掛け
られる。次に、それぞれの積算出力が加算回路130〜
132と遅延ラッチ120〜122とで構成された累積
加算回路で総和演算される。累積加算の初期値“0”を
与えるために加算回路130の一方は“0”に保持され
ている。
In the buffer circuit 38, 1 of the line sensor 36
The data 101 arranged in line is input to the first column processing unit 112 and the row delay register 110. In the column processing unit 112, first, the data 101
Are simultaneously input to the integrating circuits 140 to 142,
The weighting coefficient preset for each pixel position is multiplied. Next, the respective integrated outputs are added by the addition circuit 130-
A summation operation is performed by a cumulative addition circuit including 132 and delay latches 120 to 122. One of the adder circuits 130 is held at "0" in order to give the initial value "0" of cumulative addition.

【0033】第2の列処理ユニット113には、行遅延
レジスタ110によって遅延されたデータ、つまり第1
の列処理ユニット112への入力データより丁度、1ラ
イン分過去のデ―タ102が入力される。入力されたデ
―タは、第1の列処理ユニット112内と同様に積和演
算されるが、この第2の列処理ユニット113の先頭の
加算器133の一方にはカスケ―ド入力として第1の列
処理ユニット112の出力104が入力される。
In the second column processing unit 113, the data delayed by the row delay register 110, ie, the first data
The data 102 that is exactly one line past is input from the input data to the column processing unit 112. The input data is subjected to multiply-accumulate operation in the same manner as in the first column processing unit 112, but one of the adders 133 at the head of the second column processing unit 113 receives the second data as a cascade input. The output 104 of the first column processing unit 112 is input.

【0034】第3の列処理ユニット114には第2の行
遅延レジスタ111の機能によって、第2の列処理ユニ
ット113への入力データより、さらに1ライン分過去
のデ―タが入力される。つまり、第1のラインからは2
ライン分過去のデ―タが入力される。入力されたデ―タ
は第2の列処理ユニット113内と同様に画素位置毎に
重み付け係数が掛けられる。
Due to the function of the second row delay register 111, the third column processing unit 114 receives data one line past from the input data to the second column processing unit 113. That is, 2 from the first line
The past data for the line is input. The input data is multiplied by the weighting coefficient for each pixel position as in the second column processing unit 113.

【0035】そして、第3の列処理ユニット114から
第2の列処理ユニット113の出力結果105に累積加
算した結果107が出力される。この累積加算の最終出
力107が等化回路39の処理結果として比較判定回路
43に出力される。
Then, the third column processing unit 114 outputs the cumulative addition result 107 to the output result 105 of the second column processing unit 113. The final output 107 of this cumulative addition is output to the comparison and determination circuit 43 as the processing result of the equalization circuit 39.

【0036】このように、この実施例ではラインセンサ
36で測定された測定デ―タに3×3の2次元FIRフ
ィルタの処理を施し、この施されたデータを比較判定回
路43に導入している。したがって、ラインセンサ36
で測定された測定デ―タの「ある位置の画素デ―タ」が
バッファ回路38を経て等化回路39の入力端に入力さ
れた時点から、その画素のフィルタによる変換結果が等
化回路39の出力端に到達するまでの遅延時間は、(2
ライン+2クロック)分の期間となる。
As described above, in this embodiment, the measurement data measured by the line sensor 36 is processed by the 3 × 3 two-dimensional FIR filter, and the processed data is introduced into the comparison / determination circuit 43. There is. Therefore, the line sensor 36
From the time when the "pixel data at a certain position" of the measurement data measured in step 6 is input to the input terminal of the equalization circuit 39 via the buffer circuit 38, the conversion result by the filter of the pixel is equalized by the equalization circuit 39. The delay time to reach the output end of (2
It is a period of (line + 2 clocks) minutes.

【0037】図2に示す構成のフィルタは、図3に示す
ように測定デ―タの2次元広がりの中で、重み付け係数
を畳み込み計算するウィンドウ50が移動する概念と考
えることができる。図3でも図2に対応させて係数分布
が3×3の場合を示している。
The filter having the configuration shown in FIG. 2 can be considered as a concept in which the window 50 for convolutionally calculating the weighting coefficient moves in the two-dimensional spread of the measurement data as shown in FIG. FIG. 3 also shows a case where the coefficient distribution is 3 × 3, corresponding to FIG.

【0038】ラインセンサ36は図中下方に向かって進
行する。ラインセンサ36の位置とウィンドウ50の位
置とは、バッファ回路38が介在するので一致はしな
い。現在、ウィンドウ50が実線で示す位置にあり、次
のクロックで矢印方向に1アドレス分移動する。以後、
同様にクロック毎にウィンドウ50は横方向に1アドレ
ス分ずつ移動する。このとき、ウィンドウ50の1行目
の最初にさしかかるデ―タ101は図2と対応してい
る。ウィンドウ50の2行目に供給されるデ―タ51は
図2の遅延ラッチ110の出力に対応し、ウィンドウ5
0の3行目に供給されるデ―タ52は図2の遅延ラッチ
111の出力に対応している。
The line sensor 36 advances downward in the figure. The position of the line sensor 36 and the position of the window 50 do not match because the buffer circuit 38 is interposed. At present, the window 50 is at the position shown by the solid line, and the window moves by one address in the arrow direction at the next clock. After that,
Similarly, the window 50 horizontally moves by one address for each clock. At this time, the data 101 which reaches the beginning of the first line of the window 50 corresponds to FIG. The data 51 supplied to the second row of the window 50 corresponds to the output of the delay latch 110 shown in FIG.
The data 52 supplied to the third row of 0 corresponds to the output of the delay latch 111 in FIG.

【0039】図3において、デ―タ処理のウィンドウ5
0は、あるクロック時間後には点線で示す位置に進む。
このときデ―タ処理のウィンドウ50に取込まれるデ―
タは、新しいラインの最初の画素のデ―タとなる。つま
り、ウィンドウ50′の位置となる。
In FIG. 3, the data processing window 5
0 advances to the position indicated by the dotted line after a certain clock time.
At this time, the data captured in the data processing window 50
The data will be the data for the first pixel of the new line. That is, it is the position of the window 50 '.

【0040】図3に示すウィンドウ50の横方向の要素
数はラインセンサ36のアレイ数に一致する。アレイ数
が20であるときには、図2の遅延ラッチ110,11
1の内部遅延量も20段となる。
The number of elements in the horizontal direction of the window 50 shown in FIG. 3 corresponds to the number of arrays of the line sensor 36. When the number of arrays is 20, the delay latches 110 and 11 shown in FIG.
The internal delay amount of 1 is also 20 steps.

【0041】図3に示すウィンドウ50の横方向は、ラ
インセンサ36のアレイの寸法を要素単位とする長さの
次元を持つと共に、一定のセンサクロック周波数でサン
プリングされるために時間の単位でも取り扱うことがで
きる。ウィンドウ50の縦方向は、レチクル34を載置
したテ―ブルを一定速度でラインセンサ36と相対移動
させて1ライン分のデータを取込むときの取込みサイク
ルの長さの次元および時間の次元のどちらでも取扱うこ
とができる。
The horizontal direction of the window 50 shown in FIG. 3 has a length dimension whose element unit is the size of the array of the line sensor 36, and is also handled in the unit of time because it is sampled at a constant sensor clock frequency. be able to. The lengthwise direction of the window 50 corresponds to the length dimension and the time dimension of the acquisition cycle when the table on which the reticle 34 is placed is moved relative to the line sensor 36 at a constant speed to acquire one line of data. Either can be handled.

【0042】測定手段で生じる「ぼやけ」とは、空間周
波数で高周波領域の信号が失われることであり、その1
次元での規格化伝達特性は図4中にaで示すようなロ―
パスフィルタの特性を持っている。このaの特性の逆特
性として等化回路39で図4中にbで示す特性を掛合せ
ることにより、破線cで示す特性が得られる。
The "blurring" caused by the measuring means is the loss of the signal in the high frequency region at the spatial frequency.
The standardized transfer characteristics in dimensions are as shown by a in FIG.
It has the characteristics of a pass filter. By multiplying the characteristic indicated by b in FIG. 4 by the equalization circuit 39 as the characteristic opposite to the characteristic indicated by a, the characteristic indicated by the broken line c is obtained.

【0043】この図4中にbで示す空間周波数特性を逆
フ―リエ変換することで、図5に示すような時間軸での
特性が得られる。ここでは1次元で示しているが、この
設計を基に2次元処理のための変換を行い、等化回路3
9の積算回路140〜143に重み付けを設定する。こ
の2次元の要求特性を1次元に分解して設計する手法
は、“電子情報通信学会論文誌、A ,Vol,J72-A,No.9,p
p.1392-1399,1989年9 月”などに記載されているので、
ここでは詳しく言及しないことにする。ここでは便宜
上、図4から図5に示す特性について、x方向、y方向
の限定を行わずに説明したが、前述の如く実際の検査装
置ではラインセンサ36のスキャン方向と移動方向とで
は「ぼやけ」の特性が異なるので、重み付け係数もxy
2次元方向に亘って画素位置毎に定義する必要がある。
By performing inverse Fourier transform on the spatial frequency characteristic shown by b in FIG. 4, the characteristic on the time axis as shown in FIG. 5 can be obtained. Although it is shown in one dimension here, conversion for two-dimensional processing is performed based on this design, and the equalization circuit 3
Weighting is set in the nine integrating circuits 140 to 143. The method of designing by decomposing these two-dimensional required characteristics into one dimension is described in "The Institute of Electronics, Information and Communication Engineers, A, Vol, J72-A, No. 9, p.
p.1392-1399, September 1989 ”, etc.,
I will not go into detail here. Here, for the sake of convenience, the characteristics shown in FIGS. 4 to 5 have been described without limiting the x direction and the y direction. However, as described above, in the actual inspection apparatus, “blurring” occurs in the scanning direction and the moving direction of the line sensor 36. , The weighting coefficient is also xy.
It is necessary to define each pixel position in the two-dimensional direction.

【0044】この実施例においては、等化回路39の積
算回路140〜143にプリセットされる係数デ―タ
が、図6に示すように係数テ―ブルメモリ59にストア
されており、マイクロプロセッサ60によって係数テー
ブルメモリ59から積和演算回路112,113,11
4内に転送される構成を採っている。係数テ―ブルメモ
リ59には複数セットの重み付け係数が用意してあり、
被検査レチクルの状態(レジストの種類や露光量、検査
スピ―ドなど)で適宜、重み付け係数セットを選択して
積和演算回路内の係数テ―ブルにセットするようにして
いる。
In this embodiment, the coefficient data preset in the integrating circuits 140 to 143 of the equalizing circuit 39 is stored in the coefficient table memory 59 as shown in FIG. From the coefficient table memory 59, the product-sum operation circuits 112, 113, 11
4 has been adopted. The coefficient table memory 59 is provided with a plurality of sets of weighting coefficients.
A weighting coefficient set is appropriately selected according to the state of the reticle to be inspected (type of resist, exposure amount, inspection speed, etc.) and set in the coefficient table in the product-sum calculation circuit.

【0045】たとえば、係数テ―ブルメモリ59には、
図7中のa〜cの特性を実現する係数が用意されてい
る。通常は、図7中のbで示す特性を使うが、被検査レ
チクルの仕上り具合いが悪いときには、これを補正する
ために図7中のaで示す補正特性を使い処理するなどし
ている。係数セットを変更する指令は、この検査装置全
体を司る上位制御計算機からのコマンドをインタ―フェ
―ス61を介して受信することによって行われる。この
上位制御計算機は係数テ―ブルメモリ59の内容を書換
えることもできる。この場合には、所定のコマンドとデ
―タとをインタ―フェ―ス61を介して伝送する。図6
のROM/RAM62にはマイクロプロセッサ60の処
理プログラムが格納されている。なお、図6中63,6
4はデータバスを示している。
For example, in the coefficient table memory 59,
Coefficients for realizing the characteristics a to c in FIG. 7 are prepared. Normally, the characteristic indicated by b in FIG. 7 is used, but when the finish condition of the reticle to be inspected is bad, the correction characteristic indicated by a in FIG. 7 is used to correct it. The command for changing the coefficient set is performed by receiving a command from the host control computer that controls the entire inspection apparatus via the interface 61. This upper control computer can also rewrite the contents of the coefficient table memory 59. In this case, a predetermined command and data are transmitted via the interface 61. Figure 6
The ROM / RAM 62 stores the processing program of the microprocessor 60. In addition, 63, 6 in FIG.
Reference numeral 4 indicates a data bus.

【0046】ラインセンサ36から読出されるデ―タに
は、センサの暗電流に相当するオフセットおよび回路で
発生する電気的ノイズが重畳している。これらのノイズ
は、等化回路39のフィルタ特性を吟味することによっ
て検査のしきい値に影響しないある程度のレベルまで減
衰させることが可能である。しかし、図8に示すよう
に、あるしきい値K以下の入力デ―タのときは出力をゼ
ロとするように,図9に示す如くクランプ回路65を設
け、信号のノイズを予めカットしてから所定の等化演算
を行うことで、より有効に観測光学系の補償を施すこと
ができる。なお、しきい値K自体も上述した重み付け係
数と同様に上位制御計算機からの指示で修正できるよう
にしてもよい。
The data read from the line sensor 36 is superposed with an offset corresponding to the dark current of the sensor and electrical noise generated in the circuit. These noises can be attenuated to a certain level that does not affect the inspection threshold value by examining the filter characteristics of the equalization circuit 39. However, as shown in FIG. 8, a clamp circuit 65 is provided as shown in FIG. 9 so that the output is zero when the input data is below a certain threshold value K, and the noise of the signal is cut in advance. By performing a predetermined equalization operation from, the observation optical system can be compensated more effectively. The threshold value K itself may be modified by an instruction from the host control computer, like the weighting coefficient described above.

【0047】一般に、画素数の多いCCDラインセンサ
では、信号取出しの高速化を図るために、たとえば偶数
・奇数画素などに分類して並列取出しすることが行われ
ている。この場合、図1に示されるバッファ回路38
は、図10に示すバッファ回路38aに置換えられ、ラ
インセンサ36の並列出力を受け、センサライン毎の並
列デ―タとして編集し直す。
In general, in a CCD line sensor having a large number of pixels, in order to speed up signal extraction, for example, the pixels are classified into even-numbered pixels and odd-numbered pixels, and the signals are extracted in parallel. In this case, the buffer circuit 38 shown in FIG.
Is replaced with the buffer circuit 38a shown in FIG. 10, receives the parallel output of the line sensor 36, and re-edits it as parallel data for each sensor line.

【0048】図10では説明の便宜上、A/D変換器3
7を省略してある。センサ出力を偶数・奇数の並列取出
しとすると、入力バッファ66には偶数番目の画素デー
タが入力され、入力バッファ67には奇数番目の画素デ
―タが入力される。ラインセンサ36から入力バッファ
66,67に入力するのに必要なクロック数は、センサ
画素数をsとすると、s/2クロックである。入力バッ
ファ66,67に格納されたデ―タは、デ―タセレクタ
68を経て出力バッファ69に入力される。このとき、
デ―タセレクタ68は、偶数・奇数毎に入力バッファ6
6,67を交互に選択し、センサ画素の並びを再現す
る。出力バッファ69にデ―タをセットするのに必要な
クロック数は、sクロックである。
In FIG. 10, for convenience of explanation, the A / D converter 3 is used.
7 is omitted. Assuming that the sensor output is an even / odd parallel extraction, even-numbered pixel data is input to the input buffer 66, and odd-numbered pixel data is input to the input buffer 67. The number of clocks required for input from the line sensor 36 to the input buffers 66 and 67 is s / 2 clocks, where s is the number of sensor pixels. The data stored in the input buffers 66 and 67 is input to the output buffer 69 via the data selector 68. At this time,
The data selector 68 uses the input buffer 6 for each even / odd number.
6, 67 are alternately selected to reproduce the array of sensor pixels. The number of clocks required to set data in the output buffer 69 is s clocks.

【0049】ラインセンサ36が移動(実際にはレチク
ルマスク34が移動)し、次のラインのデ―タを入力バ
ッファ70,71に入力し、データセレクタ72を介し
て第2の出力バッファ73にデ―タがセットされるのを
待って、出力バッファ69,73から同時並列に出力す
る。この手続きによれば、ラインセンサ36から入力バ
ッファ66,67,70,71にデータを取込むために
必要なクロック数は、 (s/2)×2ライン分=s[クロック] となり、出力バッファ69,73から出力するのに必要
なクロック数はsクロックで、入出力の速度は均衡す
る。ただし、バッファは同時に入出力不可能な構成なの
で、具体的には上記のようにバッファを2系統持ち、交
互に入出力が行なわれる。
The line sensor 36 moves (actually, the reticle mask 34 moves), the data of the next line is input to the input buffers 70 and 71, and the data is transferred to the second output buffer 73 via the data selector 72. After waiting for the data to be set, the output buffers 69 and 73 output the data simultaneously in parallel. According to this procedure, the number of clocks required to fetch data from the line sensor 36 to the input buffers 66, 67, 70, 71 is (s / 2) × 2 lines = s [clock] The number of clocks required to output from 69 and 73 is s clocks, and the input / output speeds are balanced. However, since the buffer cannot be input / output at the same time, specifically, the buffer has two systems as described above, and the input / output is performed alternately.

【0050】図11には図10に示されるバッファ回路
38aに対応させた2次元フィルタ手段、つまり等化回
路39aが示されている。2次元デジタルフィルタ手段
は、並列ライン化したバッファ回路38aの出力を受
け、所定の演算の後、再び並列出力するように構成され
ている。行遅延手段74と積和演算手段75とがそれぞ
れ並列構成数分用意されている。
FIG. 11 shows a two-dimensional filter means corresponding to the buffer circuit 38a shown in FIG. 10, that is, an equalization circuit 39a. The two-dimensional digital filter means is configured to receive the output of the parallel-lined buffer circuit 38a, perform a predetermined calculation, and output the parallel output again. The row delay means 74 and the sum-of-products calculation means 75 are prepared for each parallel configuration.

【0051】図10および図11に示す例では、2並列
構成を採用しているが、より多くの並列数で構成するこ
とによって等価的により高速処理を実現できる。
In the examples shown in FIGS. 10 and 11, the two parallel configuration is adopted, but by configuring with a larger number of parallels, equivalently higher speed processing can be realized.

【0052】これらの各種補正項目を満足する重み付け
係数の設計法は、窓関数法など一般的なあらゆる手法を
採用できるが、いずれで求めた結果でも、本発明の検査
装置に有効である。実施例では、重み付け係数の構成が
3×3または5×5の場合を説明したが、構成数が3以
上であれば本発明を適用できる。この場合、2次元のx
方向とy方向の構成要素数が異なっていてもよい。
As a method of designing the weighting coefficient that satisfies these various correction items, any general method such as the window function method can be adopted, and any result obtained is effective for the inspection apparatus of the present invention. In the embodiment, the case where the configuration of the weighting coefficient is 3 × 3 or 5 × 5 has been described, but the present invention can be applied as long as the number of configurations is 3 or more. In this case, the two-dimensional x
The number of components in the direction may be different from that in the y direction.

【0053】[0053]

【発明の効果】以上のように、本発明によれば、測定光
学系を経たことによって「ぼやけ」が含まれた信号を補
正して比較するので、測定光学系の伝達特性を等価的に
広帯域化することができる。その結果、微細な被検査パ
タ―ン中に存在する微細な欠陥を検出することができ
る。
As described above, according to the present invention, signals including "blurring" due to passing through the measurement optical system are corrected and compared, so that the transfer characteristics of the measurement optical system are equivalently wideband. Can be converted. As a result, it is possible to detect fine defects existing in a fine pattern to be inspected.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るパタ−ン欠陥検査装置
の概略構成図、
FIG. 1 is a schematic configuration diagram of a pattern defect inspection apparatus according to an embodiment of the present invention,

【図2】同装置に組込まれた等化回路における積和演算
回路のブロック構成図、
FIG. 2 is a block configuration diagram of a product-sum operation circuit in an equalization circuit incorporated in the device,

【図3】2次元のデ―タ処理を説明する概念図、FIG. 3 is a conceptual diagram explaining two-dimensional data processing,

【図4】等化回路で補正する特性を説明するための周波
数特性図、
FIG. 4 is a frequency characteristic diagram for explaining a characteristic to be corrected by an equalization circuit,

【図5】等化回路にプリセットするフィルタ特性の例を
示す図、
FIG. 5 is a diagram showing an example of filter characteristics preset in the equalization circuit;

【図6】等化回路のハ―ドウェア構成を示すブロック
図、
FIG. 6 is a block diagram showing a hardware configuration of an equalization circuit,

【図7】メモリに用意するフィルタ特性を説明する周波
数特性図、
FIG. 7 is a frequency characteristic diagram for explaining a filter characteristic prepared in the memory.

【図8】クランプ回路の入出力特性図、FIG. 8 is an input / output characteristic diagram of a clamp circuit,

【図9】本発明の別の実施例に係るパターン欠陥検査装
置における等化回路のブロック構成図、
FIG. 9 is a block configuration diagram of an equalization circuit in a pattern defect inspection apparatus according to another embodiment of the present invention,

【図10】バッファ回路の変形例を説明するためのブロ
ック図、
FIG. 10 is a block diagram for explaining a modification of the buffer circuit,

【図11】図10に示されるバッファ回路と組合せるの
に適した等化回路のブロック構成図、
11 is a block diagram of an equalization circuit suitable for combination with the buffer circuit shown in FIG.

【図12】従来のパターン欠陥検査検査を説明するため
の図、
FIG. 12 is a diagram for explaining a conventional pattern defect inspection inspection;

【図13】CCDラインセンサの開口特性を説明するた
めの図。
FIG. 13 is a diagram for explaining aperture characteristics of a CCD line sensor.

【符号の説明】[Explanation of symbols]

31…光源 32,33…レン
ズ 34…レチクルマスク 35…被検査パタ
ーン 36…ラインセンサ 37…A/D変換
器 38,38a…バッファ回路 39,39a…等
化回路 40…デ―タ管理計算機 41…デ―タ展開
回路 42…点広がり関数器 43…比較判定回
路 59…係数テ―ブルメモリ 60…マイクロプ
ロセッサ 101…等化回路入力 107…等化回路出
力 110,111…ライン遅延レジスタ 120〜127…遅延ラッチ 130〜138…加算回路 140〜148…重
み付け積算回路
31 ... Light source 32, 33 ... Lens 34 ... Reticle mask 35 ... Inspected pattern 36 ... Line sensor 37 ... A / D converter 38, 38a ... Buffer circuit 39, 39a ... Equalization circuit 40 ... Data management computer 41 ... Data expansion circuit 42 ... Point spread function unit 43 ... Comparison determination circuit 59 ... Coefficient table memory 60 ... Microprocessor 101 ... Equalization circuit input 107 ... Equalization circuit output 110, 111 ... Line delay registers 120-127 ... Delay Latches 130 to 138 ... Addition circuit 140 to 148 ... Weighted integration circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G06F 15/68 400 A 9191−5L H01L 21/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location G06F 15/68 400 A 9191-5L H01L 21/027

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】パターンの形成されている試料に光を照射
し、上記パターンの光学像を受光して光電変換するライ
ンセンサを含む測定パターンデータ取得手段と、前記試
料にパターンを形成するときに用いられたパターン設計
データを格納してなる記憶手段と、この記憶手段から読
出されたパターン設計データをビットデータに展開する
ビット展開手段と、この手段で展開されたビットデータ
にフィルタ処理を施して得たデータと前記測定パターン
データとを比較して前記試料に形成されているパターン
の欠陥有無を判定する判定手段とを備えたパターン欠陥
検査装置において、前記測定パタ−ンデータを得る系で
生じた画像劣化を補正する2次元ディジタルフィルタ手
段を備え、この2次元ディジタルフィルタ手段は、列方
向にm段、行方向にn段(m,nはそれぞれ3以上の奇
数)の有限インパルス応答形をなし、前記ラインセンサ
の1ライン分のデ―タ遅延を施す(n−1)個の行遅延
手段と、各行毎に設けられて入力データと画素位置毎に
特徴付けられた重み付け係数とをそれぞれ積算するm個
の積算手段および各積算手段の出力をクロック遅延させ
て累積加算するm個の加算手段からなるn個の列処理ユ
ニットと、前段に位置する列処理ユニットの最終段加算
器の出力を次段に位置する列処理ユニットの初段加算器
にカスケ―ド入力する手段とで構成されていることを特
徴とするパターン欠陥検査装置。
1. A measurement pattern data acquisition unit including a line sensor for irradiating a sample on which a pattern is formed with light and receiving an optical image of the pattern to perform photoelectric conversion, and when forming a pattern on the sample. A storage unit that stores the used pattern design data, a bit expansion unit that expands the pattern design data read from the storage unit into bit data, and a filter process is applied to the bit data expanded by this unit. In a pattern defect inspecting apparatus equipped with a determining unit for comparing the obtained data with the measured pattern data to determine the presence / absence of a defect in the pattern formed on the sample, a pattern defect inspection apparatus is produced in the system for obtaining the measured pattern data. A two-dimensional digital filter means for correcting image deterioration is provided, and the two-dimensional digital filter means has m stages in a column direction and a row direction. A finite impulse response type of n stages (m and n are each an odd number of 3 or more), (n-1) row delay means for applying data delay for one line of the line sensor, and each row are provided. There are provided n number of integrating means for integrating the input data and the weighting coefficient characterized for each pixel position, and m adding means for cumulatively adding the output of each integrating means by delaying the clock. It is characterized by comprising a column processing unit and means for cascading the output of the final stage adder of the column processing unit located in the previous stage to the first stage adder of the column processing unit located in the next stage. Pattern defect inspection system.
【請求項2】前記2次元ディジタルフィルタ手段は、前
記列方向にはm段、前記行方向にはn段の前記構成要素
を持ち、積和演算を同時並列に行う複数系統分備えてい
ることを特徴とするパターン欠陥検査装置。
2. The two-dimensional digital filter means has the constituent elements of m stages in the column direction and n stages in the row direction, and is provided with a plurality of systems for simultaneously performing product-sum operations in parallel. A pattern defect inspection apparatus characterized by:
JP10580292A 1992-03-31 1992-03-31 Inspection apparatus for defect of pattern Pending JPH05281155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10580292A JPH05281155A (en) 1992-03-31 1992-03-31 Inspection apparatus for defect of pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10580292A JPH05281155A (en) 1992-03-31 1992-03-31 Inspection apparatus for defect of pattern

Publications (1)

Publication Number Publication Date
JPH05281155A true JPH05281155A (en) 1993-10-29

Family

ID=14417251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10580292A Pending JPH05281155A (en) 1992-03-31 1992-03-31 Inspection apparatus for defect of pattern

Country Status (1)

Country Link
JP (1) JPH05281155A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188074A (en) * 2001-12-18 2003-07-04 Seiko Instruments Inc Cad control device for wafer pattern transfer form
US7032208B2 (en) 2002-03-27 2006-04-18 Kabushiki Kaisha Toshiba Defect inspection apparatus
JP2009222626A (en) * 2008-03-18 2009-10-01 Advanced Mask Inspection Technology Kk Pattern inspecting device, method and program for inspecting pattern
JP2013511106A (en) * 2009-11-17 2013-03-28 アナログ デバイシス, インコーポレイテッド Method and apparatus for image processing at pixel speed
JP2017011277A (en) * 2010-09-29 2017-01-12 クラーナ ニーラジKHURANA, Neeraj Automatic chip orientation system and method for CAD layout with sub-optical resolution

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188074A (en) * 2001-12-18 2003-07-04 Seiko Instruments Inc Cad control device for wafer pattern transfer form
US7032208B2 (en) 2002-03-27 2006-04-18 Kabushiki Kaisha Toshiba Defect inspection apparatus
JP2009222626A (en) * 2008-03-18 2009-10-01 Advanced Mask Inspection Technology Kk Pattern inspecting device, method and program for inspecting pattern
JP4542164B2 (en) * 2008-03-18 2010-09-08 アドバンスド・マスク・インスペクション・テクノロジー株式会社 Pattern inspection apparatus, pattern inspection method, and program
US8260031B2 (en) 2008-03-18 2012-09-04 Kabushiki Kaisha Toshiba Pattern inspection apparatus, pattern inspection method, and computer-readable recording medium storing a program
JP2013511106A (en) * 2009-11-17 2013-03-28 アナログ デバイシス, インコーポレイテッド Method and apparatus for image processing at pixel speed
JP2017011277A (en) * 2010-09-29 2017-01-12 クラーナ ニーラジKHURANA, Neeraj Automatic chip orientation system and method for CAD layout with sub-optical resolution

Similar Documents

Publication Publication Date Title
US4628531A (en) Pattern checking apparatus
JP3139998B2 (en) Appearance inspection device and method
JPH03232250A (en) Method and device for inspecting pattern
JP4711570B2 (en) Pattern inspection method and inspection apparatus
US7032208B2 (en) Defect inspection apparatus
JPH0799547B2 (en) Automatic inspection method for periodic patterns
Dom et al. The P300: A system for automatic patterned wafer inspection
JP2014519598A (en) Method and system for hybrid reticle inspection
JPH05281155A (en) Inspection apparatus for defect of pattern
Torres et al. Implementation of a recursive real time edge detector using retiming techniques
CN110933256B (en) Method and device for correcting image dark field leakage current, electronic terminal and storage medium
Daigle et al. Faint flux performance of an EMCCD
WO2024077833A1 (en) Image processing method and system based on high-level synthesis tool
JP2935803B2 (en) Defect inspection equipment
TWI854269B (en) Image processing circuit and image processing method
EP0356463A1 (en) Interconnect verification using serial neighborhood processors
JPH063541B2 (en) Pattern inspection equipment
JPH0332723B2 (en)
JPH11339040A (en) Macro-inspection method
JP3353725B2 (en) How to judge the quality of the inspection target
JP2720935B2 (en) Inspection device and inspection method
JP3213418B2 (en) Surface inspection equipment
WO2023110123A1 (en) Method for processing image data, image processor unit and computer program
JPH10229523A (en) Read and correction of transferred frame
JP2003098116A (en) Apparatus and method for inspecting sample