[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05241126A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH05241126A
JPH05241126A JP7597592A JP7597592A JPH05241126A JP H05241126 A JPH05241126 A JP H05241126A JP 7597592 A JP7597592 A JP 7597592A JP 7597592 A JP7597592 A JP 7597592A JP H05241126 A JPH05241126 A JP H05241126A
Authority
JP
Japan
Prior art keywords
tft
amplifier
image signal
liquid crystal
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7597592A
Other languages
Japanese (ja)
Inventor
Shigetoshi Sugawa
成利 須川
Shigeki Kondo
茂樹 近藤
Mamoru Miyawaki
守 宮脇
Akira Ishizaki
明 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7597592A priority Critical patent/JPH05241126A/en
Publication of JPH05241126A publication Critical patent/JPH05241126A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To prevent influence to an image signal by canceling the dispersion of the threshold value of the TFT of a source follower and to hold well gradation property by sending a uniform image signal to each pixel always and to reduce power consumption, as well by providing an off-interval in an amplifier. CONSTITUTION:This device is a liquid crystal display device where an analog switch consisting of the TFT, the amplifier consisting of the source follower and a sample-hold circuit are provided in the driver of a display signal line 19 and the sample-hold circuit is provided with constitution where a clamp TFT 15, a sample TFT 17 are connected with a capacitor 13 in series respectively and the image signal is outputted from a horizontal shift register 1 at an interval when the amplifier is turned off and the image signal is transferred to each pixel 22 and the pixel is driven at the interval when the amplifier is turned on.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各画素毎にスイッチン
グ素子を設けたアクティブマトリクス方式の液晶表示装
置であって、特に、その表示信号線のドライバー(駆動
回路)に特徴を有する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device provided with a switching element for each pixel, and more particularly to a liquid crystal display device characterized by a driver (driving circuit) of its display signal line. Regarding

【0002】[0002]

【従来の技術】薄膜トランジスタ(以下、「TFT」と
記す)を利用し、画像信号線及び走査信号線のドライバ
ー部を内蔵してなるアクティブマトリクス液晶表示装置
は、小型且つ軽量化が可能であることからポータブルテ
レビ等可動式の表示装置として期待されている。そのた
めには一定量の容量を有するバッテリや電池でできるだ
け長時間駆動する必要が有り、消費電力の削減が課題と
なっている。一方、表示画像の品質を向上させるべく、
画素数を増やして解像度を高め、且つコントラスト向上
し、高諧調性を高めた表示装置が求められている。
2. Description of the Related Art An active matrix liquid crystal display device using a thin film transistor (hereinafter referred to as "TFT") and having a driver portion for an image signal line and a scanning signal line built therein can be made small and lightweight. Is expected as a movable display device such as a portable TV. For that purpose, it is necessary to drive the battery or battery having a certain amount of capacity for as long as possible, and reduction of power consumption is an issue. On the other hand, in order to improve the quality of the displayed image,
There is a demand for a display device that has an increased number of pixels, an increased resolution, an improved contrast, and an enhanced gradation.

【0003】上記のような要求を満足させるため、例え
ば、特開昭61−292682号公報、特開昭62−1
43095号公報に開示されているように、ドライバ
ー、特に表示線のドライバー回路に工夫をこらすことに
よって、より高速で、より均一に信号を各画素に転送し
うる駆動法が開発されている。これらの技術は、信号線
ドライバー回路にアナログスイッチ、コンデンサ、アン
プ(ソースホロワアンプ)を設け、アンプを所定期間の
み動作させることによって、書き込み速度及びコントラ
ストの向上、及び消費電力の削減を図ったものである。
In order to satisfy the above requirements, for example, JP-A-61-292268 and JP-A-62-1.
As disclosed in Japanese Patent No. 43095, by devising a driver, particularly a driver circuit for a display line, a driving method capable of transferring a signal to each pixel at a higher speed and more uniformly has been developed. In these technologies, an analog switch, a capacitor, and an amplifier (source follower amplifier) are provided in a signal line driver circuit, and the amplifier is operated only for a predetermined period to improve writing speed and contrast and reduce power consumption. It is a thing.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
ドライバー回路においては、回路内に用いたトランジス
タのしきい値Vthのばらつきまでは考慮されていない。
通常このばらつきは±数百mV程度になり、このばらつ
きがアンプの出力信号レベルのばらつきにそのまま反映
されてしまい、従って、画像信号自体にばらつきが生
じ、諧調性に影響を及ぼしてしまう。
However, in the conventional driver circuit, the variation in the threshold value Vth of the transistor used in the circuit is not taken into consideration.
Usually, this variation is about ± several hundred mV, and this variation is reflected as it is in the variation of the output signal level of the amplifier. Therefore, variation occurs in the image signal itself, which affects the gradation.

【0005】[0005]

【課題を解決するための手段】本発明の目的は上記問題
点を解決した液晶表示装置を提供することであり、表示
線のドライバー回路内のトランジスタのしきい値の画像
信号への影響を防止したものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device which solves the above problems and prevents the threshold value of the transistor in the driver circuit of the display line from affecting the image signal. It was done.

【0006】即ち本発明は、ドライバー内蔵型アクティ
ブマトリクス液晶表示装置であって、表示信号線のドラ
イバーが、薄膜トランジスタからなるアナログスイッ
チ、ソースホロワからなるアンプ、及び、コンデンサに
クランプトランジスタ、サンプルトランジスタをそれぞ
れ直列に接続してなるサンプルホールド回路から構成さ
れていることを特徴とする液晶表示装置である。本発明
の液晶表示装置においては、アンプ出力後にサンプルホ
ールド回路を経て画像信号が表示線へ転送される。ま
た、該アンプは所定の選択期間のみ動作し、比選択期間
は動作しない。
That is, the present invention is an active matrix liquid crystal display device with a built-in driver, in which the driver of the display signal line is an analog switch made up of thin film transistors, an amplifier made up of a source follower, and a capacitor in series with a clamp transistor and a sample transistor, respectively. A liquid crystal display device characterized by comprising a sample and hold circuit connected to the. In the liquid crystal display device of the present invention, the image signal is transferred to the display line through the sample hold circuit after the output from the amplifier. Further, the amplifier operates only during a predetermined selection period and does not operate during the ratio selection period.

【0007】[0007]

【実施例及び作用】以下、本発明の実施例を挙げて本発
明の構成及びその作用を具体的に説明する。
EXAMPLES AND ACTION The following will specifically describe the constitution and action of the present invention with reference to examples of the present invention.

【0008】図1に本発明の一実施例の等価回路を示
す。図中1は水平シフトレジスタ、2は画像信号線、3
は画像信号をソースホロワアンプに転送するための転送
TFT、4は上記転送TFTをオン−オフするための水
平シフトレジスタの出力配線、5は画像信号を保持する
ための端子、6はソースホロワアンプのドライバーTF
T、7はソースホロワアンプのロードTFT、8はオン
の時のみソースホロワアンプに電流を流して該アンプを
動作状態にするためのアンプ動作TFT、9はアンプ動
作TFTをオンにするために該TFTのゲートにゲート
電圧を入力するためのパルス入力線、10はアンプに正
電圧を印加するための正電圧印加端子、11はアンプに
負電圧を印加するための負電圧印加端子、12はアンプ
出力端子、13はサンプルホールド回路のコンデンサ、
14は端子、15はクランプTFT、16はクランプT
FT15のゲートにゲートパルスを印加して該クランプ
TFT15をオン−オフするためのクランプパルス印加
端子、17はサンプルTFT、18はサンプルTFT1
7のゲートにゲートパルスを印加して該サンプルTFT
をオン−オフするためのサンプルパルス印加端子、19
は表示線(ソース線)、20は垂直シフトレジスタ、2
1は走査線(ゲート線)、22は画素のスイッチング素
子である画素TFTでゲートは走査線21へ、ソースは
表示線19へ、ドレインは画素電極(不図示)に接続さ
れている。但し、このソース、ドレインはトランジスタ
の特性による名称であるため、種類及び電位により反転
する。本発明においては便宜上、画素電極に接続した側
をドレイン、表示線に接続した側をソースとして扱って
いる。23は液晶セル、24は対向電極、25はリセッ
トTFT、26はリセットTFT25のゲートにゲート
パルスを印加して該リセットTFTをオン−オフするた
めのリセットパルス印加端子である。
FIG. 1 shows an equivalent circuit of an embodiment of the present invention. In the figure, 1 is a horizontal shift register, 2 is an image signal line, 3
Is a transfer TFT for transferring an image signal to a source follower amplifier, 4 is an output wiring of a horizontal shift register for turning on / off the transfer TFT, 5 is a terminal for holding an image signal, and 6 is a source follower. Waamp Driver TF
T and 7 are load TFTs of the source follower amplifier, 8 is an amplifier operating TFT for making a current flow in the source follower amplifier only when the amplifier is on, and 9 is for turning on the amplifier operating TFT. A pulse input line for inputting a gate voltage to the gate of the TFT, 10 is a positive voltage application terminal for applying a positive voltage to the amplifier, 11 is a negative voltage application terminal for applying a negative voltage to the amplifier, 12 Is an amplifier output terminal, 13 is a capacitor of the sample hold circuit,
14 is a terminal, 15 is a clamp TFT, 16 is a clamp T
A clamp pulse application terminal for applying a gate pulse to the gate of the FT 15 to turn on and off the clamp TFT 15, 17 is a sample TFT, and 18 is a sample TFT 1.
The sample TFT by applying a gate pulse to the gate of 7
A sample pulse applying terminal for turning on and off
Is a display line (source line), 20 is a vertical shift register, 2
Reference numeral 1 is a scanning line (gate line), 22 is a pixel TFT which is a switching element of a pixel, the gate is connected to the scanning line 21, the source is connected to the display line 19, and the drain is connected to the pixel electrode (not shown). However, since the source and drain are names depending on the characteristics of the transistor, they are inverted depending on the type and the potential. In the present invention, for convenience, the side connected to the pixel electrode is treated as the drain and the side connected to the display line is treated as the source. Reference numeral 23 is a liquid crystal cell, 24 is a counter electrode, 25 is a reset TFT, and 26 is a reset pulse application terminal for applying a gate pulse to the gate of the reset TFT 25 to turn the reset TFT on and off.

【0009】本発明において、上記したドライバー及び
各画素のTFTは従来の多結晶Si薄膜やアモルファス
Si薄膜を用いたTFTで充分であるが、単結晶Si薄
膜からなるTFTを用いることにより、より高速駆動す
ることができ、将来的な高画質化に対応することができ
る。ここで、この単結晶Si薄膜の製造方法について説
明する。本発明に用いることのできる単結晶Si薄膜と
は、多孔質Si基体を用いて、その多孔質表面にエピタ
キシャル成長させて得られるSi薄膜を指し、欠陥がほ
とんどない理想的な単結晶薄膜である。
In the present invention, the above-mentioned driver and TFT of each pixel may be a conventional TFT using a polycrystalline Si thin film or an amorphous Si thin film, but by using a TFT made of a single crystal Si thin film, higher speed is achieved. It can be driven, and can cope with future high image quality. Here, a method for manufacturing this single crystal Si thin film will be described. The single crystal Si thin film that can be used in the present invention refers to a Si thin film obtained by epitaxially growing on a porous surface of a porous Si substrate, which is an ideal single crystal thin film having few defects.

【0010】この多孔質Si基体には、透過型電子顕微
鏡による観察によれば、平均約600Å程度の径の孔が
形成されており、その密度は単結晶Siに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Si層をエピタキシャ
ル成長させることも可能である。ただし、1000℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Si層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマCV
D法、熱CVD法、光CVD法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。
According to observation with a transmission electron microscope, holes having an average diameter of about 600 Å are formed in this porous Si substrate, and the density thereof is less than half that of single crystal Si. Nevertheless, its single crystallinity is maintained and it is also possible to epitaxially grow a single crystal Si layer on top of the porous layer. However, at 1000 ° C. or higher, rearrangement of internal holes occurs and the characteristics of enhanced etching are impaired. Therefore, for the epitaxial growth of the Si layer, the molecular beam epitaxial growth method, plasma CV
Low temperature growth such as D method, thermal CVD method, photo CVD method, bias sputtering method, liquid crystal growth method, etc. is suitable.

【0011】ここでP型Siを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。
Here, a method of epitaxially growing a single crystal layer after making P-type Si porous will be described.

【0012】先ず、Si単結晶基体を用意し、それをH
F溶液を用いた陽極化成法によって、多孔質化する。単
結晶Siの密度は2.33g/cm3 であるが、多孔質
Si基体の密度はHF溶液濃度を20〜50重量%に変
化させることで、0.6〜1.1g/cm3 に変化させ
ることができる。この多孔質層は下記の理由により、P
型Si基体に形成され易い。
First, a Si single crystal substrate is prepared, and H
It is made porous by the anodization method using the F solution. The density of single crystal Si is 2.33 g / cm 3 , but the density of the porous Si substrate changes to 0.6 to 1.1 g / cm 3 by changing the HF solution concentration to 20 to 50% by weight. Can be made. This porous layer is P because of the following reasons.
It is easily formed on the mold Si substrate.

【0013】多孔質Siは半導体の電解研磨の研究過程
において発見されたものであり、陽極化成におけるSi
の溶解反応において、HF溶液中のSiの陽極反応には
正孔が必要であり、その反応は、次のように示される。
Porous Si was discovered in the course of research on electrolytic polishing of semiconductors, and Si in anodization was used.
In the dissolution reaction of 1), holes are required for the anodic reaction of Si in the HF solution, and the reaction is shown as follows.

【0014】Si+2HF+(2−n)e+ →SiF2
+2H+ +ne- SiF2 +2HF→SiF4 +H2 SiF4 +2HF→H2 SiF6 又は、 Si+4HF+(4−λ)e+ →SiF4 +4H+ +λ
- SiF4 +2HF→H2 SiF6 ここで、e+ 及び、e- はそれぞれ、正孔と電子を表し
ている。また、n及びλはそれぞれSi1原子が溶解す
るために必要な正孔の数であり、n>2又は、λ>4な
る条件が満たされた場合に多孔質Siが形成されるとし
ている。
Si + 2HF + (2-n) e + → SiF 2
+ 2H + + ne - SiF 2 + 2HF → SiF 4 + H 2 SiF 4 + 2HF → H 2 SiF 6 or Si + 4HF + (4-λ) e + → SiF 4 + 4H + + λ
e SiF 4 + 2HF → H 2 SiF 6 Here, e + and e represent a hole and an electron, respectively. Further, n and λ are the numbers of holes necessary for dissolving Si1 atoms, respectively, and porous Si is formed when the condition of n> 2 or λ> 4 is satisfied.

【0015】以上のことから、正孔の存在するP型Si
は、多孔質化され易いと言える。
From the above, P-type Si in which holes are present
Can easily be said to be porous.

【0016】一方、高濃度N型Siも多孔質化されうる
ことが報告されているおり、従って、P型、N型の別に
こだわらずに多孔質化を行うことができる。
On the other hand, it has been reported that high-concentration N-type Si can also be made porous, so that it can be made porous regardless of whether it is P-type or N-type.

【0017】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。
Further, since the porous layer has a large amount of voids formed therein, its density is reduced to less than half. As a result, the surface area increases dramatically compared to the volume,
Its chemical etching rate is significantly increased as compared with the etching rate of a normal single crystal layer.

【0018】単結晶Siを陽極化成によって多孔質化す
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Siの出発材料は、単結晶Siに限定されるもので
はなく、他の結晶構造のSiでも可能である。
The conditions for making single crystal Si porous by anodization are shown below. The starting material of porous Si formed by anodization is not limited to single crystal Si, and Si having another crystal structure may be used.

【0019】 印加電圧: 2.6(V) 電流密度: 30(mA・cm-2) 陽極化成溶液: HF:H2 O:C25 OH=1:
1:1 時間: 2.4(時間) 多孔質Siの厚み: 300(μm) Porosity: 56(%) このようにして形成した多孔質化Si基体の上にSiを
エピタキシャル成長させて単結晶Si薄膜を形成する。
単結晶Si薄膜の厚さは好ましくは50μm以下、さら
に好ましくは20μm以下である。
Applied voltage: 2.6 (V) Current density: 30 (mA · cm −2 ) Anodizing solution: HF: H 2 O: C 2 H 5 OH = 1: 1
1: 1 time: 2.4 (hour) Thickness of porous Si: 300 (μm) Porosity: 56 (%) Single crystal Si thin film prepared by epitaxially growing Si on the porous Si substrate thus formed. To form.
The thickness of the single crystal Si thin film is preferably 50 μm or less, more preferably 20 μm or less.

【0020】次に上記単結晶Si薄膜表面を酸化した
後、最終的に基板を構成することになる基体を用意し、
単結晶Si表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Si基体の表面を酸化した
後、上記多孔質Si基体上の単結晶Si層と貼り合わせ
る。この酸化膜を基体と単結晶Si層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Si活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Si気体をエッチング除去した単結晶Si薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファン デル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに200〜900℃、好まし
くは600〜900℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。
Next, after oxidizing the surface of the above-mentioned single crystal Si thin film, a substrate which will eventually form a substrate is prepared,
The oxide film on the surface of the single crystal Si and the above substrate are bonded together. Alternatively, after the surface of a newly prepared single crystal Si substrate is oxidized, it is attached to the single crystal Si layer on the porous Si substrate. The reason for providing this oxide film between the substrate and the single crystal Si layer is that, for example, when glass is used as the substrate, the interface level generated by the underlying interface of the Si active layer is higher than that of the glass interface. This is because the level can be lowered and the characteristics of the electronic device can be significantly improved. Furthermore, only the single crystal Si thin film from which the porous Si gas has been removed by etching by selective etching described below may be attached to a new substrate. The bonding is such that the surfaces are sufficiently adhered so that they cannot be easily peeled off by Van der Waals force only by bringing them into contact with each other at room temperature, but this is further 200 to 900 ° C, preferably 600 to 900 ° C. Heat treatment under a nitrogen atmosphere at the temperature of and bond them completely.

【0021】さらに、上記の貼り合わせた2枚の基体全
体にSi34 層をエッチング防止膜として堆積し、多
孔質Si基体の表面上のSi34 層のみを除去する。
このSi34 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Si基体を全部エッチング等
の手段で除去することにより薄膜単結晶Si層を有する
半導体基板が得られる。
Further, a Si 3 N 4 layer is deposited as an etching prevention film on the whole of the above-mentioned two bonded substrates, and only the Si 3 N 4 layer on the surface of the porous Si substrate is removed.
Apiezon wax may be used instead of the Si 3 N 4 layer. Then, the porous Si substrate is entirely removed by a method such as etching to obtain a semiconductor substrate having a thin film single crystal Si layer.

【0022】この多孔質Si基体のみを無電解湿式エッ
チングする選択エッチング法について説明する。
A selective etching method for electroless wet etching only this porous Si substrate will be described.

【0023】結晶Siに対してはエッチング作用を持た
ず、多孔質Siのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム(NH4 F)や
フッ化水素(HF)等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Siの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Siをエッチングすることができる。
As an etching solution which does not have an etching effect on crystalline Si but can selectively etch only porous Si, a buffered material such as hydrofluoric acid, ammonium fluoride (NH 4 F) or hydrogen fluoride (HF) is used. Hydrofluoric acid, mixed solution of hydrofluoric acid or buffered hydrofluoric acid with hydrogen peroxide solution, hydrofluoric acid with alcohol or buffered hydrofluoric acid, hydrofluoric acid with hydrogen peroxide solution and alcohol or buffer A mixed solution of dehydrofluoric acid is preferably used. Etching is performed by moistening the substrate bonded to these solutions. The etching rate depends on the solution concentration and temperature of hydrofluoric acid, buffered hydrofluoric acid, and hydrogen peroxide solution. By adding hydrogen peroxide solution, the oxidation of Si can be accelerated and the reaction rate can be increased as compared with that without addition. By further changing the ratio of hydrogen peroxide solution, the reaction rate can be increased. Can be controlled. Further, by adding alcohol, it is possible to instantaneously remove the bubbles of the reaction product gas due to etching from the etching surface without stirring, and it is possible to uniformly and efficiently etch the porous Si.

【0024】バッファード弗酸中のHF濃度は、エッチ
ング液に対して、好ましくは1〜95重量%、より好ま
しくは1〜85重量%、さらに好ましくは1〜70重量
%の範囲で設定され、バッファード弗酸中のNH4 F濃
度は、エッチング液に対して、好ましくは1〜95重量
%、より好ましくは5〜90重量%、さらに好ましくは
5〜80重量%の範囲で設定される。
The HF concentration in the buffered hydrofluoric acid is set in the range of preferably 1 to 95% by weight, more preferably 1 to 85% by weight, further preferably 1 to 70% by weight, based on the etching solution. The NH 4 F concentration in the buffered hydrofluoric acid is set in the range of preferably 1 to 95% by weight, more preferably 5 to 90% by weight, further preferably 5 to 80% by weight, based on the etching solution.

【0025】HF濃度は、エッチング液に対して、好ま
しくは1〜95重量%、より好ましくは5〜90重量
%、さらに好ましくは5〜80重量%の範囲で設定され
る。
The HF concentration is preferably set in the range of 1 to 95% by weight, more preferably 5 to 90% by weight, further preferably 5 to 80% by weight, based on the etching solution.

【0026】H22 濃度は、エッチング液に対して、
好ましくは1〜95重量%、より好ましくは5〜90重
量%、さらに好ましくは10〜80重量%で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。
The H 2 O 2 concentration depends on the etching solution.
It is preferably 1 to 95% by weight, more preferably 5 to 90% by weight, still more preferably 10 to 80% by weight, and is set within a range in which the effect of the hydrogen peroxide solution is exhibited.

【0027】アルコール濃度は、エッチング液に対し
て、好ましくは80重量%、より好ましくは60重量%
以下、さらに好ましくは40重量%以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。
The alcohol concentration is preferably 80% by weight, more preferably 60% by weight, based on the etching solution.
Hereafter, it is more preferably set to 40% by weight or less and within the range in which the effect of the alcohol is exhibited.

【0028】温度は、好ましくは0〜100℃、より好
ましくは5〜80℃、さらに好ましくは5〜60℃の範
囲で設定される。
The temperature is preferably set in the range of 0 to 100 ° C, more preferably 5 to 80 ° C, further preferably 5 to 60 ° C.

【0029】本工程に用いられるアルコールはエチルア
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。
As the alcohol used in this step, in addition to ethyl alcohol, isopropyl alcohol and the like which can practically be used in the production process and which can be expected to have the above-mentioned alcohol addition effect can be used.

【0030】このようにして得られた半導体基板は、通
常のSiウエハーと同等な単結晶Si層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。
In the semiconductor substrate thus obtained, a single crystal Si layer equivalent to that of an ordinary Si wafer is flatly and uniformly thinned to have a large area over the entire substrate.

【0031】この半導体基板の単結晶Si層を部分酸化
法或いは島状にエッチングすることにより分離し、不純
物をドープしてp或いはnチャネルトランジスタを形成
する。
The single crystal Si layer of this semiconductor substrate is separated by a partial oxidation method or etched into an island shape, and is doped with impurities to form a p- or n-channel transistor.

【0032】次に図2に図1に示した液晶表示装置のタ
イミングチャートを示した。
Next, FIG. 2 shows a timing chart of the liquid crystal display device shown in FIG.

【0033】図中φa は水平ブランキング期間内におい
て、アンプをオンするソースホロワパルスである。φr
はリセットパルス印加端子26から印加されるリセット
パルス、φc はクランプパルス印加端子16から印加さ
れるクランプパルス、φs はサンプルパルス印加端子1
8から印加されるサンプルパルス、φg は垂直シフトレ
ジスタからゲート線21に印加されるゲートパルス、ま
た、V5 、V19、V23はそれぞれ、端子5、表示線1
9、液晶23の電位を示している。
In the figure, φ a is a source follower pulse that turns on the amplifier during the horizontal blanking period. φ r
Is a reset pulse applied from the reset pulse applying terminal 26, φ c is a clamp pulse applied from the clamp pulse applying terminal 16, and φ s is a sample pulse applying terminal 1
8 is a sample pulse applied from the vertical shift register, φ g is a gate pulse applied from the vertical shift register to the gate line 21, and V 5 , V 19 and V 23 are the terminal 5 and the display line 1, respectively.
9 shows the potential of the liquid crystal 23.

【0034】先ず、水平ブランキング期間内、即ちφa
オンにおいて、時刻t1 にφr オンとなり、端子5がG
ND電位にリセットされる。
First, within the horizontal blanking period, that is, φ a
When turned on, φ r is turned on at time t 1 and terminal 5 is G
It is reset to the ND potential.

【0035】次に時刻t2 でφc 、φs が同時にオンに
なり、端子14及び表示線19がGND電位にリセット
されると同時に、アンプ出力端子12の電位はアンプに
GND電位が入力された状態になる。これがコンデンサ
13を挟んでAC的に端子14、表示線19のGND電
位と対応関係を作る。
Next, at time t 2 , φ c and φ s are turned on at the same time, the terminal 14 and the display line 19 are reset to the GND potential, and at the same time, the GND potential is input to the amplifier as the potential of the amplifier output terminal 12. It will be in a state of being stuck. This establishes a corresponding relationship with the GND potential of the terminal 14 and the display line 19 in terms of AC across the capacitor 13.

【0036】時刻t3 でφc 及びφs はオフになり、ク
ランプTFT15及びサンプルTFTがオフ状態にな
る。
At time t 3 , φ c and φ s are turned off, and the clamp TFT 15 and the sample TFT are turned off.

【0037】次に時刻t4 において、φr がオフにな
り、リセットTFT25がオフ状態になる。さらにその
後、φa がオフになり、アンプがオフとなって、水平ブ
ランキング期間が終了する。
Next, at time t 4 , φ r is turned off and the reset TFT 25 is turned off. After that, φ a is turned off, the amplifier is turned off, and the horizontal blanking period ends.

【0038】時刻t5 になると、水平シフトレジスタ1
が選択した列にパルスが出力されて転送TFT3がオン
になり、これと同期して画像信号線2から画像信号が端
子5に転送される。
At time t 5 , the horizontal shift register 1
A pulse is output to the column selected by and the transfer TFT 3 is turned on, and in synchronization with this, the image signal is transferred from the image signal line 2 to the terminal 5.

【0039】時刻t6 には上記水平シフトレジスタ1の
出力がオフになり、転送TFT3はオフ状態となり、画
像信号が端子5に保持される。
At time t 6 , the output of the horizontal shift register 1 is turned off, the transfer TFT 3 is turned off, and the image signal is held at the terminal 5.

【0040】次の水平ブランキング期間が時刻t7 より
始まり、φa がオンになってアンプがオン状態になる。
従って、アンプ出力端子12より出力される電位は、上
記端子5に保持されていた画像信号がアンプに入力され
た状態の電位となる。続く時刻t8 になるとφs とφg
がオンになるため、サンプルTFT17と画素TFTが
オン状態になり、端子12に出力された画像信号が、コ
ンデンサ13を挟んでAC的にサンプルTFT17、表
示線19、液晶セル23に取り込まれる。この時、端子
5に保持される画像信号とGND電位の差分に対応した
電位が、端子14、表示線19、液晶セル23、アンプ
出力端子12にGND電位を基準とした差分電位として
取り込まれる。従って、ソースホロワのしきい値Vth
ばらつきは相殺(補正)されてしまい、画像信号には影
響しない。従って、常に一定の画像信号が液晶セルに転
送されることになる。
The next horizontal blanking period starts at time t 7 , φ a turns on and the amplifier turns on.
Therefore, the potential output from the amplifier output terminal 12 becomes the potential when the image signal held in the terminal 5 is input to the amplifier. At subsequent time t 8 , φ s and φ g
Is turned on, the sample TFT 17 and the pixel TFT are turned on, and the image signal output to the terminal 12 is AC-accepted by the sample TFT 17, the display line 19, and the liquid crystal cell 23 with the capacitor 13 interposed therebetween. At this time, the potential corresponding to the difference between the image signal held at the terminal 5 and the GND potential is taken into the terminal 14, the display line 19, the liquid crystal cell 23, and the amplifier output terminal 12 as a difference potential based on the GND potential. Therefore, the variation of the threshold V th of the source follower is canceled (corrected) and does not affect the image signal. Therefore, a constant image signal is always transferred to the liquid crystal cell.

【0041】時刻t9 にはφs 、φg がオフになり、液
晶セル23に画像信号電位が保持される。
At time t 9 , φ s and φ g are turned off, and the liquid crystal cell 23 holds the image signal potential.

【0042】時刻t10にはリセットパルスφr がオンに
なり、次の行の液晶セルの書き込み動作を行う。即ち上
記t1 〜t9 が繰り返されて1行毎に順次書き込みが行
われる。
At time t 10 , the reset pulse φ r is turned on, and the write operation of the liquid crystal cell in the next row is performed. That is, the above t 1 to t 9 are repeated and writing is sequentially performed for each row.

【0043】[0043]

【発明の効果】以上説明したように、本発明の液晶表示
装置においては、表示線のドライバーにおいてソースホ
ロワのしきい値のばらつきが相殺されて画像信号に影響
しないため、各画素に転送される画像信号が常に一定で
あり、諧調性に優れた表示を行うことができる。また、
アンプは水平ブランキング期間のみオンするため、消費
電力も低減でき、一定容量で長時間の駆動が可能な、携
帯用に適した高品質な液晶表示装置である。
As described above, in the liquid crystal display device of the present invention, the variation of the threshold value of the source follower is canceled in the driver of the display line and does not affect the image signal, so that the image transferred to each pixel is Since the signal is always constant, it is possible to perform display with excellent gradation. Also,
Since the amplifier is turned on only during the horizontal blanking period, the power consumption can be reduced, and the liquid crystal display device of high quality suitable for portable use can be driven for a long time with a constant capacity.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の一実施例を示す等価回
路図である。
FIG. 1 is an equivalent circuit diagram showing an embodiment of a liquid crystal display device of the present invention.

【図2】図1に示した液晶表示装置のタイミングチャー
トである。
FIG. 2 is a timing chart of the liquid crystal display device shown in FIG.

【符号の説明】[Explanation of symbols]

1 水平シフトレジスタ 2 画像信号線 3 転送TFT 4 水平シフトレジスタの出力配線 5 端子 6 ドライバーTFT 7 ロードTFT 8 アンプ動作TFT 9 パルス入力線 10 正電圧印加端子 11 負電圧印加端子 12 アンプ出力端子 13 コンデンサ 14 端子 15 クランプTFT 16 クランプパルス印加端子 17 サンプルTFT 18 サンプルパルス印加端子 19 表示線 20 垂直シフトレジスタ 21 走査線 22 画素TFT 23 液晶セル 24 対向電極 25 リセットTFT 26 リセットパルス印加端子 1 horizontal shift register 2 image signal line 3 transfer TFT 4 horizontal shift register output wiring 5 terminal 6 driver TFT 7 load TFT 8 amplifier operation TFT 9 pulse input line 10 positive voltage application terminal 11 negative voltage application terminal 12 amplifier output terminal 13 capacitor 14 terminal 15 clamp TFT 16 clamp pulse application terminal 17 sample TFT 18 sample pulse application terminal 19 display line 20 vertical shift register 21 scanning line 22 pixel TFT 23 liquid crystal cell 24 counter electrode 25 reset TFT 26 reset pulse application terminal

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 (72)発明者 石崎 明 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内Continuation of front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical location H01L 29/784 (72) Inventor Akira Ishizaki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ドライバー内蔵型アクティブマトリクス
液晶表示装置であって、表示信号線のドライバーが、薄
膜トランジスタからなるアナログスイッチ、ソースホロ
ワからなるアンプ、及び、コンデンサにクランプトラン
ジスタ、サンプルトランジスタをそれぞれ直列に接続し
てなるサンプルホールド回路から構成されていることを
特徴とする液晶表示装置。
1. An active matrix liquid crystal display device with a built-in driver, wherein a driver of a display signal line has an analog switch made of a thin film transistor, an amplifier made of a source follower, and a capacitor connected in series with a clamp transistor and a sample transistor, respectively. A liquid crystal display device comprising a sample and hold circuit comprising
JP7597592A 1992-02-28 1992-02-28 Liquid crystal display device Withdrawn JPH05241126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7597592A JPH05241126A (en) 1992-02-28 1992-02-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7597592A JPH05241126A (en) 1992-02-28 1992-02-28 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH05241126A true JPH05241126A (en) 1993-09-21

Family

ID=13591761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7597592A Withdrawn JPH05241126A (en) 1992-02-28 1992-02-28 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH05241126A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997005596A1 (en) * 1995-07-28 1997-02-13 Litton Systems Canada Limited Integrated analog source driver for active matrix liquid crystal display
KR100552873B1 (en) * 1998-03-26 2006-02-20 산요덴키가부시키가이샤 Electroluminescence display device driving circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997005596A1 (en) * 1995-07-28 1997-02-13 Litton Systems Canada Limited Integrated analog source driver for active matrix liquid crystal display
US6075524A (en) * 1995-07-28 2000-06-13 1294339 Ontario, Inc. Integrated analog source driver for active matrix liquid crystal display
KR100552873B1 (en) * 1998-03-26 2006-02-20 산요덴키가부시키가이샤 Electroluminescence display device driving circuit

Similar Documents

Publication Publication Date Title
US5807772A (en) Method for forming semiconductor device with bottom gate connected to source or drain
JP3191061B2 (en) Semiconductor device and liquid crystal display device
US5917221A (en) Semiconductor device and method for forming the same
US6133897A (en) Active matrix liquid crystal light valve with drive circuit
US5714790A (en) Semiconductor device with an indium-tin-oxide in contact with a semiconductor or metal
JPH05243579A (en) Semiconductor device
JPH05210364A (en) Liquid crystal panel display device
JPH05210110A (en) Active matrix liquid crystal display device
JPH05241200A (en) Liquid crystal display device
JPH05241126A (en) Liquid crystal display device
JPH05281517A (en) Active matrix liquid crystal light valve
JPH05210090A (en) Signal input method
JPH05210115A (en) Liquid crystal display device
JPH05241139A (en) Liquid crystal display device
JP3987303B2 (en) Display device
JPH05218326A (en) Semiconductor device and liquid crystal display device
JP3117269B2 (en) Method for manufacturing active matrix liquid crystal display device
JP3986767B2 (en) Static RAM and semiconductor integrated circuit
JPH06214241A (en) Liquid crystal display device
JPH05241183A (en) Liquid crystal display body
JPH05210363A (en) Driving method for image display device, and image display device
JP3098815B2 (en) Liquid crystal display
JP4401667B2 (en) Thin film semiconductor structure for annealing, annealing method for thin film semiconductor, thin film semiconductor device, method for manufacturing thin film semiconductor device, and display device.
JPH05210116A (en) Liquid crystal display device
JPH05210108A (en) Image display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518