[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05234965A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法

Info

Publication number
JPH05234965A
JPH05234965A JP4072689A JP7268992A JPH05234965A JP H05234965 A JPH05234965 A JP H05234965A JP 4072689 A JP4072689 A JP 4072689A JP 7268992 A JP7268992 A JP 7268992A JP H05234965 A JPH05234965 A JP H05234965A
Authority
JP
Japan
Prior art keywords
film
negative resist
resist film
etched
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4072689A
Other languages
English (en)
Inventor
Taku Kasuga
卓 春日
Yoichi To
洋一 塘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4072689A priority Critical patent/JPH05234965A/ja
Priority to KR1019930001679A priority patent/KR930018661A/ko
Priority to US08/018,313 priority patent/US5976766A/en
Publication of JPH05234965A publication Critical patent/JPH05234965A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0015Production of aperture devices, microporous systems or stamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 本発明は、段差上部側の被エッチング膜と段
差下部側の被エッチング膜に、簡単な製造工程で寸法制
御性に優れたコンタクトホールの形成を可能にする。 【構成】 第1の工程で、段差12を有する被エッチング
膜13上に、露光光線の吸収係数が0.50μm-1以上の
ネガ型レジスト膜を表面が平坦になる状態に塗布して、
ネガ型レジスト膜14を形成し、次いで第2の工程で、ネ
ガ型レジスト膜14に露光を行う。続いて第3の工程で、
露光を行ったネガ型レジスト膜14を現像処理して、ネガ
型レジスト膜14に孔パターン15,16を形成する。その後
第4の工程で、孔パターン15,16を形成したネガ型レジ
スト膜14をエッチングマスクにし、ネガ型レジスト膜14
がエッチングによって膜減りをほとんど起こさない異方
性エッチングによって、被エッチング膜13にコンタクト
ホール17,18を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置製造工程に
おけるコンタクトホールの形成方法に関するものであ
る。
【0002】
【従来の技術】0.3μm〜0.4μm以下のパターン
形成技術では、波長が248nmのKrFエキシマレー
ザ光を露光光源に用いたホトリソグラフィーによって形
成される。上記ホトリソグラフィーでは、露光光線の透
過性が比較的よいレジスト(例えば露光光線の吸収係数
が0.24μm-1程度のレジスト)でレジスト膜が形成
される。このため、下地の段差によるレジスト膜厚の差
やレジスト膜の透過性と下地の反射による定在波効果に
よって、レジスト膜に形成されるパターン寸法が設計値
より大きく外れる。このような課題は、g線露光または
i線露光の場合よりもより大きくなってあらわれる。そ
こで対策として、レジスト膜の多層化や反射防止膜を成
膜した後レジスト膜を形成する等の方法が行われてい
る。また定在波効果の影響を小さくする方法として、露
光光線の吸収率が高いポジ型レジストを用いたホトリソ
グラフィーが行われている。
【0003】
【発明が解決しようとする課題】しかしながら、レジス
ト膜を多層にする方法や反射防止膜を成膜する方法で
は、ホトリソグラフィーのプロセスが長くなるという課
題を有している。また露光光線の吸収率が高いポジ型レ
ジストを用いたホトリソグラフィーでは、バルク効果が
大きいために、寸法制御性が非常に低下する。すなわ
ち、図3に示すように、露光光線の吸収率が高いポジ型
レジストでレジスト膜31を形成し、このレジスト膜3
1に孔パターン32,33を形成した場合には、孔パタ
ーン32,33の各断面形状がテーパ状になる。このた
め、孔パターン32,33の各開口部34,35の径が
各底部36,37の径よりも大きくなる。したがって、
レジスト膜31の厚さによって、孔パターン32,33
の底部36,37の径が、膜厚の厚い部分と薄い部分と
では異なる。よって、下地41に段差42が形成されて
いて、段差42の上部側と下部側とで膜厚が異なる状態
にレジスト膜31が成膜される場合には、孔パターン3
2の寸法を正確に制御することが困難である。このよう
な孔パターン32,33を有するレジスト膜31をエッ
チングマスクにして、下地41にコンタクトホール4
3,44を形成した場合には、コンタクトホール43,
44の径は大きく異なる。
【0004】本発明は、製造工程が簡単で寸法制御性に
優れたコンタクトホールの形成方法を提供することを目
的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、第1の工
程で、基板に形成した段差を有する被エッチング膜上
に、露光光線の吸収係数が0.50μm-1以上のネガ型
レジストを表面が平坦になる状態に塗布し、次いで第2
の工程で、ネガ型レジスト膜にフォトマスクのパターン
を焼き付ける露光を行い、続いて第3の工程で、露光を
行ったネガ型レジスト膜を現像処理して、ネガ型レジス
ト膜に孔パターンを形成し、その後第3の工程で、孔パ
ターンを形成したネガ型レジスト膜をエッチングマスク
にし、エッチングによるネガ型レジスト膜の膜減りがほ
とんど起きない異方性エッチングによって、被エッチン
グ膜にコンタクトホールを形成する方法である。
【0006】
【作用】上記方法では、露光光線の吸収係数が0.50
μm-1以上のネガ型レジストでエッチングマスクを形成
することにより、孔パターンの開口側の径の寸法は、ネ
ガ型レジスト膜の膜厚に関係なくほぼフォトマスクのパ
ターン寸法が転写される。またこの孔パターンを形成し
たレジスト膜をエッチングマスクに用いて、エッチング
によるネガ型レジスト膜の膜減りがほとんど起きない異
方性エッチングによって、被エッチング膜にコンタクト
ホールを形成することにより、孔パターンの開口側の径
の寸法が被エッチング膜に形成されるコンタクトホール
の径の寸法に転写される。
【0007】
【実施例】本発明の実施例を図1に示す製造工程図によ
り説明する。図1の(1)に示すように、基板11上に
は、段差12を有する被エッチング膜13が成膜されて
いる。まず第1の工程では、通常のレジスト塗布技術に
よって、上記被エッチング膜13の上面に、露光光線
(23)の吸収係数が0.50μm-1以上のネガ型レジ
ストを表面が平坦になる状態に塗布して、例えば厚さが
0.7μmのネガ型レジスト膜14を形成する。塗布さ
れたネガ型レジスト膜14は、被エッチング膜13の段
差12を境にして段差上部側では膜厚が薄くなり、段差
下部側では膜厚が厚くなる。その後、ネガ型レジスト膜
14をプリベーク処理する。プリベーク処理では、例え
ば、ベーク温度を90℃、ベーク時間を90秒に設定す
る。
【0008】次いで図1の(2)に示す如く、第2の工
程では、フォトマスク21の遮光パターン22を上記ネ
ガ型レジスト膜14に転写する露光を行う。この露光で
は、露光光線23として、例えば波長が248nmのフ
ッ化クリプトン(KrF)エキシマレーザ光を照射す
る。このフッ化クリプトンエキシマレーザ光を照射する
露光装置(図示せず)としては、例えば縮小光学系24
の開口比が0.37で縮小率が5:1のステッパーを用
いる。そしてネガ型レジスト膜14にフォトマスク21
の遮光パターン22が転写されて、破線の斜線で示す部
分が露光される。その後、露光したネガ型レジスト膜1
4をポストエクスポージャーベーク(露光後ベーク)処
理する。このベーク処理条件としては、例えばベーク温
度を110℃、ベーク時間を90秒に設定する。
【0009】続いて図1の(3)に示すように、第3の
工程では、通常の現像処理によって、露光を行ったネガ
型レジスト膜14を現像して、ネガ型レジスト膜14に
孔パターン15,16を形成する。この現像処理は、例
えば、10分間のパドル現像によって行う。上記現像処
理によって、例えば、孔パターン15はネガ型レジスト
膜14の膜厚が薄い部分に形成され、孔パターン16は
ネガ型レジスト膜14の膜厚が厚い部分に形成される。
上記ネガ型レジスト膜14の露光光線(23)の吸収係
数は0.50μm-1以上なので、上記孔パターン15,
16には下地の影響による定在波効果はほとんど生じな
い。また、孔パターン15,16の開口部の径は、フォ
トマスク21の遮光パターン22の寸法が露光装置の縮
小光学系(24)の縮小率に対応して転写される。なお
ネガ型レジスト膜14の露光光線(23)の吸収係数が
0.50μm-1に達しない場合には、下地の影響による
定在波効果によって、上記孔パターン15,16の寸法
制御性は低下する。
【0010】その後、図1の(4)に示す如く、第4の
工程によって、孔パターン15,16を形成したネガ型
レジスト膜14をエッチングマスクにし、エッチングに
よるネガ型レジスト膜14の膜減りがほとんど起きない
異方性エッチングによって、被エッチング膜13にコン
タクトホール17,18を形成する。
【0011】上記方法によって、例えば段差12の高さ
が0.1μm〜0.3μmを有する酸化シリコン膜で被
エッチング膜13を形成し、この被エッチング膜13に
0.4μm径のコンタクトホール17,18を形成する
場合を説明する。ネガ型レジスト膜14を形成するレジ
ストには、例えば露光光線23の吸収係数が0.92μ
-1のネガ型レジストを用いる。露光光線23には、例
えばフッ化クリプトン(KrF)エキシマレーザ光(波
長が248nm)を用い、露光量は例えば60mJ/c
2 に設定する。現像処理は通常の処理方法によって行
う。異方性エッチングは、被エッチング膜13とネガ型
レジスト膜14との選択比が10以上のエッチングガス
として、例えば、オクタフルオロシクロブタン(C4
8 ),トリフルオロメタン(CHF3 ),テトラフルオ
ロメタン(CF4 )等のフッ化炭素系のエッチングガ
ス、またはフッ化炭素系のエッチングガスと水素との混
合ガス等を用いて行う。上記条件による異方性エッチン
グによって形成されるコンタクトホール17,18の寸
法差は、段差上部側と段差下部側とで、およそ±10%
以内になる。
【0012】次に上記吸収係数が0.92μm-1のネガ
型レジストによって形成したネガ型レジスト膜14の定
在波効果を図2により説明する。図の縦軸はパターン寸
法を示し、横軸はレジスト膜の膜厚を示す。なお、露光
はフッ化クリプトン(KrF)エキシマレーザ光で行っ
た。図に示す如く、定在波効果による寸法ばらつきは最
大でおよそ0.05μmになっている。したがって、定
在波効果はほとんど無視できる。また段差12の高さに
よって、ネガ型レジスト膜14の膜厚を最適化すること
により、定在波効果の影響はほとんどなくなる。
【0013】上記説明では、一例として被エッチング膜
13を酸化シリコン膜で形成した場合を説明したが、他
の種類の膜(例えば窒化シリコン膜)でも同様にして、
制御性に優れたコンタクトホール17,18を形成する
ことが可能である。窒化シリコン膜の場合には、ネガ型
レジスト膜14と被エッチング膜13との選択比が10
以上のエッチングガスとして、例えば、テトラフルオロ
メタン(CF4 ),トリフルオロメタン(CHF3 ),
パーフルオロプロパン(C3 8 )等のフッ化炭素系の
エッチングガス、またはフッ化炭素系のエッチングガス
と水素または酸素との混合ガス等を用いる。
【0014】
【発明の効果】以上、説明したように本発明によれば、
露光光線の吸収係数が0.50μm-1以上のネガ型レジ
スト膜を形成することにより、定在波効果が大きくなら
ない。このため、孔パターンの開口側の径の寸法は、ネ
ガ型レジスト膜の膜厚に関係なくほぼフォトマスクパタ
ーンに対応した寸法が転写される。よって、孔パターン
の寸法制御性が向上する。また孔パターンを形成したネ
ガ型レジスト膜をエッチングマスクにして、エッチング
によるネガ型レジスト膜の膜減りがほとんど起きない異
方性エッチングによって、被エッチング膜にコンタクト
ホールを形成するので、孔パターンの開口側の径の寸法
が被エッチング膜に形成されるコンタクトホールの径の
寸法にほぼ転写される。よって、被エッチング膜に形成
されるコンタクトホールの寸法制御性の向上が図れる。
さらに本方法は、レジスト膜を多層に形成する必要がな
く、また反射防止膜を形成する必要もないので、製造工
程が簡単化できる。
【図面の簡単な説明】
【図1】実施例の製造工程図である。
【図2】吸収係数が0.92μm-1のレジスト膜におけ
る定在波効果の説明図である。
【図3】課題の説明図である。
【符号の説明】 11 基板 12 段差 13 被エッチング膜 14 ネガ型レジスト膜 15 孔パターン 16 孔パターン 17 コンタクトホール 18 コンタクトホール 23 露光光線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板に形成した段差を有する被エッチン
    グ膜の段差上部側と段差下部側とにコンタクトホールを
    形成する方法であって、 前記被エッチング膜上に、露光光線の吸収係数が0.5
    0μm-1以上のネガ型レジストを表面が平坦になる状態
    に塗布して、ネガ型レジスト膜を形成する第1の工程
    と、 前記ネガ型レジスト膜にフォトマスクパターンを焼き付
    ける露光を行う第2の工程と、 前記露光を行ったネガ型レジスト膜を現像処理して、ネ
    ガ型レジスト膜に孔パターンを形成する第3の工程と、 前記孔パターンを形成したネガ型レジスト膜をエッチン
    グマスクにし、エッチングによる前記ネガ型レジスト膜
    の膜減りがほとんど起きない異方性エッチングによっ
    て、前記被エッチング膜にコンタクトホールを形成する
    第4の工程とよりなることを特徴とするコンタクトホー
    ルの形成方法。
JP4072689A 1992-02-11 1992-02-21 コンタクトホールの形成方法 Pending JPH05234965A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4072689A JPH05234965A (ja) 1992-02-21 1992-02-21 コンタクトホールの形成方法
KR1019930001679A KR930018661A (ko) 1992-02-11 1993-02-08 콘택트홀의 형성방법
US08/018,313 US5976766A (en) 1992-02-21 1993-02-16 Contact hole forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4072689A JPH05234965A (ja) 1992-02-21 1992-02-21 コンタクトホールの形成方法

Publications (1)

Publication Number Publication Date
JPH05234965A true JPH05234965A (ja) 1993-09-10

Family

ID=13496591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4072689A Pending JPH05234965A (ja) 1992-02-11 1992-02-21 コンタクトホールの形成方法

Country Status (3)

Country Link
US (1) US5976766A (ja)
JP (1) JPH05234965A (ja)
KR (1) KR930018661A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097030A (ko) * 2001-06-20 2002-12-31 닛뽕덴끼 가부시끼가이샤 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
JP4230029B2 (ja) * 1998-12-02 2009-02-25 東京エレクトロン株式会社 プラズマ処理装置およびエッチング方法
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
US6303416B1 (en) * 1999-10-07 2001-10-16 International Business Machines Corporation Method to reduce plasma etch fluting
US20040087153A1 (en) * 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
US5310624A (en) * 1988-01-29 1994-05-10 Massachusetts Institute Of Technology Integrated circuit micro-fabrication using dry lithographic processes
DE4112965A1 (de) * 1991-04-20 1992-10-22 Hoechst Ag Negativ arbeitendes strahlungsempfindliches gemisch und damit hergestelltes strahlungsempfindliches aufzeichnungsmaterial

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097030A (ko) * 2001-06-20 2002-12-31 닛뽕덴끼 가부시끼가이샤 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법

Also Published As

Publication number Publication date
KR930018661A (ko) 1993-09-22
US5976766A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
US5830624A (en) Method for forming resist patterns comprising two photoresist layers and an intermediate layer
KR100280036B1 (ko) 위상 시프트층을 갖는 포토마스크, 그 제조방법 및 수정방법
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
JPH06216024A (ja) 金属パターン膜の形成方法
JP2829555B2 (ja) 微細レジストパターンの形成方法
JPH05234965A (ja) コンタクトホールの形成方法
US6015640A (en) Mask fabrication process
JP2560773B2 (ja) パターン形成方法
KR100498716B1 (ko) 미세 패턴 형성방법
KR20110004075A (ko) 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법
JP3225074B2 (ja) 位相シフトフォトマスクの製造方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
US6815367B2 (en) Elimination of resist footing on tera hardmask
JP3021549B2 (ja) レジストパターン形成方法
JP2001092152A (ja) 半導体装置の製造方法
JPH06267842A (ja) 微細パターン形成方法
JP3241809B2 (ja) 位相シフト層を有するフォトマスクの製造方法
JPH0594945A (ja) パターン形成方法
JP3837846B2 (ja) 半導体装置の製造方法
JP3167398B2 (ja) 半導体装置の製造方法
KR920005782B1 (ko) O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정
JP2713061B2 (ja) レジストパターンの形成方法
JP3072917B2 (ja) 位相シフト層を有するレクチルの製造方法
KR100323443B1 (ko) 반도체소자의제조방법
JPH05234883A (ja) レジスト・パターンの形成方法