[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05226416A - フリップチップの実装方法 - Google Patents

フリップチップの実装方法

Info

Publication number
JPH05226416A
JPH05226416A JP3167283A JP16728391A JPH05226416A JP H05226416 A JPH05226416 A JP H05226416A JP 3167283 A JP3167283 A JP 3167283A JP 16728391 A JP16728391 A JP 16728391A JP H05226416 A JPH05226416 A JP H05226416A
Authority
JP
Japan
Prior art keywords
flux
flip chip
substrate
chip mounting
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3167283A
Other languages
English (en)
Inventor
Teijiro Ori
貞二郎 小里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3167283A priority Critical patent/JPH05226416A/ja
Publication of JPH05226416A publication Critical patent/JPH05226416A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フリップチップの実装にあたり、フラックス
の突沸によるチップずれを低減させるとともに、ＩＣの
搭載時に、フラックスの塗布、ＩＣの搭載、キュア工程
を一括して行ない、工程の簡略化を図る。 【構成】 フリップチップの実装方法において、予めフ
ラックス１３を塗布し溶剤分を乾燥させたＩＣ１１を用
意し、そのフラックス１３が融ける温度に加熱されてい
る基板１４にＩＣ１１を搭載して接続を行なう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フリップチップの実装
方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、沖研究開発 第１３８号、Ｖｏｌ．５５，Ｎ
ｏ．２，第４５〜５０頁に記載されるものがあった。図
３はかかる従来のフリップチップ接続フロー図である。
この図に示すように、基板にフラックスを塗布して、そ
の基板にハンダバンプ付き半導体素子（ＩＣ）を搭載
し、ハンダリフローを行い、その後、樹脂により封止す
るようにしている。
【０００３】図４はかかる従来のフリップチップの概略
実装工程断面図である。図４（ａ）に示すように、フラ
ックス２が塗布された基板１にハンダバンプ４付きＩＣ
３を搭載し、フラックスキュアを行い、その後、ハンダ
リフローを行い、図４（ｂ）に示すように、樹脂５によ
り封止するようにしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のフリップチップの実装方法では、フラックス
の中に含まれている溶剤分が温度上昇によって、突沸が
発生し、搭載されるチップずれの原因となり、実装歩留
を低下させるといった問題があった。本発明は、以上述
べたフラックスの突沸によるチップずれを低減させると
ともに、ＩＣの搭載の際に、フラックスの塗布、ＩＣの
搭載、キュア工程を一括して行ない得るフリップチップ
の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、フリップチップの実装方法において、予
めフラックスを塗布し溶剤分を乾燥させた半導体素子を
用意し、前記フラックスが融ける温度に加熱されている
基板に前記半導体素子を搭載して接続を行なうようにし
たものである。
【０００６】
【作用】本発明によれば、上記したように、予めフラッ
クスを塗布し溶剤分を乾燥させた半導体素子を用意し、
前記フラックスが融ける温度に加熱されている基板に前
記半導体素子を搭載して接続を行なうようにしたので、
ＩＣ搭載の際に、フラックス塗布、ＩＣの搭載、キュア
工程を一括して行なうことができる。
【０００７】また、予めＩＣにフラックスを塗布して、
溶剤分を乾燥させるようにしたので、ＩＣ搭載時にフラ
ックスに溶剤分が含まれていないため、突沸によるチッ
プずれが生じることがない。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すフ
リップチップの実装工程断面図、図２はそのフリップチ
ップ接続フローを示す図である。まず、図１（ａ）に示
すように、半導体素子（ＩＣ）１１上にハンダバンプ１
２を形成する。
【０００９】次に、図１（ｂ）に示すように、フラック
ス１３を塗布し、硬化させる。次に、図１（ｃ）に示す
ように、１００Ｃ°に加熱されている基板１４の電極１
５上にＩＣ１１のハンダバンプ１２の位置合わせを行
う。次いで、図１（ｄ）に示すように、フラックス１３
が塗布されたハンダバンプ１２を有するＩＣ１１を、１
００Ｃ°に加熱されている基板１４にＩＣ１１を搭載し
て接続を行なう。つまり、搭載後フラックス１３が融け
て、基板１４に濡れて、ＩＣ１１が仮固定される。
【００１０】次いで、図１（ｅ）に示すように、ハンダ
リフローを行い、ハンダバンプ１２を溶かし、基板１４
に接続する。最後に、図１（ｆ）に示すように、接続部
を樹脂からなる封止材１６により封止する。このよう
に、構成するために、従来のように、フラックスの中に
含まれている溶剤分が温度上昇によって、突沸が発生
し、搭載されるチップずれを生じることもなくなり、Ｉ
Ｃ搭載の際、フラックス塗布、ＩＣの搭載、キュア工程
を一括して行なうことができ、工程を簡単にすることが
できる。
【００１１】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１２】
【発明の効果】以上、説明したように、本発明によれ
ば、予めフラックスを塗布したＩＣを用い、フラックス
が融ける温度に加熱されている基板に前記半導体素子を
搭載することによって、ＩＣ搭載の際に、フラックス塗
布、ＩＣの搭載、キュア工程を一括して行なうことがで
きる。
【００１３】また、予めＩＣにフラックスを塗布して、
溶剤分を乾燥させるようにしたので、ＩＣ搭載時にフラ
ックスに溶剤分が含まれていないため、突沸によるチッ
プずれが生じることがなくなる。従って、ＩＣ実装の歩
留の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すフリップチップの実装工
程断面図である。
【図２】本発明の実施例を示すフリップチップの接続フ
ローを示す図である。
【図３】従来のフリップチップの接続フローを示す図で
ある。
【図４】従来のフリップチップの実装工程断面図であ
る。
【符号の説明】
１１ 半導体素子 １２ ハンダバンプ １３ フラックス １４ 基板 １５ 電極 １８ 封止材

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】（ａ）予めフラックスを塗布し溶剤分を乾
    燥させた半導体素子を用意し、 （ｂ）前記フラックスが融ける温度に、加熱されている
    基板に前記半導体素子を搭載して接続を行なうことを特
    徴とするフリップチップの実装方法。
JP3167283A 1991-07-09 1991-07-09 フリップチップの実装方法 Withdrawn JPH05226416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3167283A JPH05226416A (ja) 1991-07-09 1991-07-09 フリップチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3167283A JPH05226416A (ja) 1991-07-09 1991-07-09 フリップチップの実装方法

Publications (1)

Publication Number Publication Date
JPH05226416A true JPH05226416A (ja) 1993-09-03

Family

ID=15846884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3167283A Withdrawn JPH05226416A (ja) 1991-07-09 1991-07-09 フリップチップの実装方法

Country Status (1)

Country Link
JP (1) JPH05226416A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998025297A1 (fr) * 1996-12-04 1998-06-11 Seiko Epson Corporation Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique
JP2005217445A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置の製造方法
KR100501094B1 (ko) * 1996-12-04 2005-12-01 세이코 엡슨 가부시키가이샤 전자부품및반도체장치,및이들의제조방법
US7109061B2 (en) 2000-11-14 2006-09-19 Henkel Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US7726543B2 (en) 2001-09-14 2010-06-01 Smart Pac Gmbh Technology Services Method for the production of a soldered joint

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511362B2 (en) 1996-12-04 2009-03-31 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US6730589B2 (en) 1996-12-04 2004-05-04 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
JP2005217445A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置の製造方法
WO1998025297A1 (fr) * 1996-12-04 1998-06-11 Seiko Epson Corporation Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique
US8384213B2 (en) 1996-12-04 2013-02-26 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US6475896B1 (en) 1996-12-04 2002-11-05 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7470979B2 (en) 1996-12-04 2008-12-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
KR100501094B1 (ko) * 1996-12-04 2005-12-01 세이코 엡슨 가부시키가이샤 전자부품및반도체장치,및이들의제조방법
US7521796B2 (en) 1996-12-04 2009-04-21 Seiko Epson Corporation Method of making the semiconductor device, circuit board, and electronic instrument
US8115284B2 (en) 1996-12-04 2012-02-14 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument
JP4513973B2 (ja) * 1996-12-04 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
US7842598B2 (en) 1996-12-04 2010-11-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7888260B2 (en) 1996-12-04 2011-02-15 Seiko Epson Corporation Method of making electronic device
US7109061B2 (en) 2000-11-14 2006-09-19 Henkel Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US7726543B2 (en) 2001-09-14 2010-06-01 Smart Pac Gmbh Technology Services Method for the production of a soldered joint

Similar Documents

Publication Publication Date Title
KR0156065B1 (ko) 플립 칩 캐리어 모듈의 표면 실장 공정
US5659203A (en) Reworkable polymer chip encapsulant
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH05226416A (ja) フリップチップの実装方法
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JPH1187424A (ja) 半導体装置およびその製造方法
JPS601849A (ja) 電子部品の接続方法
JP2000357714A (ja) 半導体装置及びその製造方法
JP3026204B1 (ja) ベアチップ実装方法
JPH10112476A (ja) 半導体装置の製造方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
JPH1074887A (ja) 電子部品及びその製造方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP3014577B2 (ja) 半導体装置の製造方法
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JPH0888464A (ja) フリップチップ実装方法
JP2000058597A (ja) 電子部品実装方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JPH05326628A (ja) フリップチップの実装方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JPH08241900A (ja) フリップチップ実装体の樹脂封止方法
JPH0778847A (ja) 半導体チップの実装方法
JPH1098077A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008