JPH05206287A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPH05206287A JPH05206287A JP1225892A JP1225892A JPH05206287A JP H05206287 A JPH05206287 A JP H05206287A JP 1225892 A JP1225892 A JP 1225892A JP 1225892 A JP1225892 A JP 1225892A JP H05206287 A JPH05206287 A JP H05206287A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal film
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、腐食に対し信頼性の高い化合物半
導体装置を得ることを目的とする。 【構成】 ＦＥＴのオーミックメタル（２２）等が形成
されたエピタキシャル成長層（２１）上には絶縁膜
（３）が設けられ、そのバイアホール内にはバイアメタ
ル（４）が埋め込まれている。バイアメタル（４）上に
は、Ｔｉ配線層（５１）及びＡｕ配線層（５２）が積層
されてなる上層配線（５）が設けられている。この上層
配線（５）は、バイアメタル（４）の表面に接する部分
のみＴｉ配線層（５１）が除去されており、バイアメタ
ル（４）の表面には直接Ａｕ配線層（５２）が接してい
る。さらに、この表面は、表面保護膜（６）によって被
覆されている。上述の構造によれば、この半導体装置を
プラスチックモールドパッケージ内に実装した場合、外
部から浸入してきた水分の影響がＡｕ配線層（５２）及
びバイアメタル（４）との配線間に及ばないので、断線
の発生を防ぐことができる。
導体装置を得ることを目的とする。 【構成】 ＦＥＴのオーミックメタル（２２）等が形成
されたエピタキシャル成長層（２１）上には絶縁膜
（３）が設けられ、そのバイアホール内にはバイアメタ
ル（４）が埋め込まれている。バイアメタル（４）上に
は、Ｔｉ配線層（５１）及びＡｕ配線層（５２）が積層
されてなる上層配線（５）が設けられている。この上層
配線（５）は、バイアメタル（４）の表面に接する部分
のみＴｉ配線層（５１）が除去されており、バイアメタ
ル（４）の表面には直接Ａｕ配線層（５２）が接してい
る。さらに、この表面は、表面保護膜（６）によって被
覆されている。上述の構造によれば、この半導体装置を
プラスチックモールドパッケージ内に実装した場合、外
部から浸入してきた水分の影響がＡｕ配線層（５２）及
びバイアメタル（４）との配線間に及ばないので、断線
の発生を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ ＩＣなどを
含む化合物半導体装置の多層配線構造に関するものであ
り、特にその多層配線技術に関するものである。
含む化合物半導体装置の多層配線構造に関するものであ
り、特にその多層配線技術に関するものである。
【０００２】
【従来の技術】従来、ＩＣなど化合物半導体装置の配線
層としては、小杉・田中らによる文献「ＨＥＭＴ ＬＳ
Ｉ用多層配線技術」に記載されているように、Ｔｉ／Ａ
ｕ層が多用されてきた。この積層構造において、Ｔｉ層
は素子上に設けられた下地絶縁膜との密着性を強化する
ものであり、一方、Ａｕ層は耐酸化性に優れ、エレクト
ロマイグレーション等の発生を防止するものである。
層としては、小杉・田中らによる文献「ＨＥＭＴ ＬＳ
Ｉ用多層配線技術」に記載されているように、Ｔｉ／Ａ
ｕ層が多用されてきた。この積層構造において、Ｔｉ層
は素子上に設けられた下地絶縁膜との密着性を強化する
ものであり、一方、Ａｕ層は耐酸化性に優れ、エレクト
ロマイグレーション等の発生を防止するものである。
【０００３】
【発明が解決しようとする課題】プラスチックモールド
パッケージ内に上述のＩＣを実装した場合、安価である
反面、従来のセラミックパッケージに比べて耐湿性の面
で劣る。プラスチックモールドパッケージを透過した水
分は、配線金属のうちＴｉを選択的に腐食し、Ｔｉの上
属配線とバイアメタルの断線を引き起こすという問題が
あることが、これまでの調査の結果明らかとなってい
る。
パッケージ内に上述のＩＣを実装した場合、安価である
反面、従来のセラミックパッケージに比べて耐湿性の面
で劣る。プラスチックモールドパッケージを透過した水
分は、配線金属のうちＴｉを選択的に腐食し、Ｔｉの上
属配線とバイアメタルの断線を引き起こすという問題が
あることが、これまでの調査の結果明らかとなってい
る。
【０００４】本発明は、上記問題点を解決し、信頼性の
高い化合物半導体装置を得ることを目的とする。
高い化合物半導体装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る多層配線構
造は、層間絶縁膜に設けられたバイアメタルを介して多
層配線が施されており、多層配線の上層配線はＴｉ／Ａ
ｕ層からなり、そのＴｉ／Ａｕ層のＴｉ層はバイアメタ
ルと接する部分のみが除去されて、Ｔｉ／Ａｕ層のＡｕ
層が直接バイアメタルに接触していることを特徴とす
る。
造は、層間絶縁膜に設けられたバイアメタルを介して多
層配線が施されており、多層配線の上層配線はＴｉ／Ａ
ｕ層からなり、そのＴｉ／Ａｕ層のＴｉ層はバイアメタ
ルと接する部分のみが除去されて、Ｔｉ／Ａｕ層のＡｕ
層が直接バイアメタルに接触していることを特徴とす
る。
【０００６】
【作用】本発明によれば、Ｔｉ／Ａｕ層からなる上層配
線において、バイアメタルの表面に接する部分のみでは
Ｔｉ層が除去されており、耐酸化性に優れたＡｕが直接
そのバイアメタルと接触している。このため、パッケー
ジ内に浸入してきた水分がＴｉ層を腐食してもバイアメ
タルとＡｕ層との配線間にその影響が及ばず、断線の発
生を防ぐことができる。
線において、バイアメタルの表面に接する部分のみでは
Ｔｉ層が除去されており、耐酸化性に優れたＡｕが直接
そのバイアメタルと接触している。このため、パッケー
ジ内に浸入してきた水分がＴｉ層を腐食してもバイアメ
タルとＡｕ層との配線間にその影響が及ばず、断線の発
生を防ぐことができる。
【０００７】
【実施例】以下、本発明の実施例について説明する。
【０００８】図１は、本発明に係る化合物半導体装置の
構造を示す斜視図である。同図に示すように、基板１上
に形成されたエピタキシャル成長層２１（又はイオン注
入層）には半導体素子等が形成されており、さらにその
上には層間絶縁膜３が設けられている。なお、同図にお
いて符号２２はエピタキシャル成長層２１（又はイオン
注入層）に形成されたＦＥＴのオーミックメタルを示し
ている。この層間絶縁膜３に穿設されているバイアホー
ル内には，Ａｕからなるバイアメタル４が埋め込まれて
おり、バイアメタル４上には、Ｔｉ配線層５１及びＡｕ
配線層５２が積層されてなる上層配線５が設けられてい
る。この上層配線５は、バイアメタル４の表面に接する
部分のみＴｉ配線層５１が除去されており、バイアメタ
ル４の表面には直接Ａｕ配線層５２が接触している。さ
らに、これらの表面は、表面保護膜６によって被覆され
ている。
構造を示す斜視図である。同図に示すように、基板１上
に形成されたエピタキシャル成長層２１（又はイオン注
入層）には半導体素子等が形成されており、さらにその
上には層間絶縁膜３が設けられている。なお、同図にお
いて符号２２はエピタキシャル成長層２１（又はイオン
注入層）に形成されたＦＥＴのオーミックメタルを示し
ている。この層間絶縁膜３に穿設されているバイアホー
ル内には，Ａｕからなるバイアメタル４が埋め込まれて
おり、バイアメタル４上には、Ｔｉ配線層５１及びＡｕ
配線層５２が積層されてなる上層配線５が設けられてい
る。この上層配線５は、バイアメタル４の表面に接する
部分のみＴｉ配線層５１が除去されており、バイアメタ
ル４の表面には直接Ａｕ配線層５２が接触している。さ
らに、これらの表面は、表面保護膜６によって被覆され
ている。
【０００９】上述の構造によれば、この半導体装置をプ
ラスチックモールドパッケージ内に実装した場合、外部
から浸入してきた水分がＴｉ配線層５１を腐食しても、
耐酸化性に優れているＡｕ配線層５２がバイアメタル４
上に接触しているために配線間に断線が発生することを
防ぐことができる。
ラスチックモールドパッケージ内に実装した場合、外部
から浸入してきた水分がＴｉ配線層５１を腐食しても、
耐酸化性に優れているＡｕ配線層５２がバイアメタル４
上に接触しているために配線間に断線が発生することを
防ぐことができる。
【００１０】次に、上述の化合物半導体装置の製造工程
を述べる。図２及び図３は、その工程断面図である。
を述べる。図２及び図３は、その工程断面図である。
【００１１】まず、図２（ａ）に示すように、半導体素
子２２等が設けられたエピタキシャル成長層２１上に層
間絶縁膜３を積層する。その層間絶縁膜３に、公知の方
法を用いてバイアホールを形成し、金属を埋め込んでバ
イアメタル４を形成する。その全面にＴｉ膜５１０をス
パッタにて形成する（図２（ｂ）図示）。このときの形
成条件はＲＦ（高周波）パワー４００Ｗ、Ａｒガス流量
６０SCCM、圧力１Ｔｏｒｒとし、形成されたＴｉ膜５１
０の厚さは２００オングストロームとする。次に、バイ
アメタル４上に開口を有するレジストパターン７１を形
成した後（図２（ｃ）図示）、ＲＩＥ（反応性イオンエ
ッチング）を行って不要な部分のＴｉ膜５１０を除去す
る（同図（ｄ）図示）。このときの形成条件は、ＲＦパ
ワー１５０Ｗ、ＣＦ4 ガス流量６０SCCM、圧力０．５Ｔ
ｏｒｒとする。次に、レジストパターン７１を除去し、
Ｔｉ配線層５１を形成する（同図（ｅ）図示）。この
後、通常のスパッタリングにおける基板側とターゲット
側との極性を反転させ、いわゆる逆スパッタを１分間行
い、形成されたＴｉ配線層５１を含む表面から、塵や酸
化物などの不要な粒子等を飛散させて清浄な面とする
（図示せず）。
子２２等が設けられたエピタキシャル成長層２１上に層
間絶縁膜３を積層する。その層間絶縁膜３に、公知の方
法を用いてバイアホールを形成し、金属を埋め込んでバ
イアメタル４を形成する。その全面にＴｉ膜５１０をス
パッタにて形成する（図２（ｂ）図示）。このときの形
成条件はＲＦ（高周波）パワー４００Ｗ、Ａｒガス流量
６０SCCM、圧力１Ｔｏｒｒとし、形成されたＴｉ膜５１
０の厚さは２００オングストロームとする。次に、バイ
アメタル４上に開口を有するレジストパターン７１を形
成した後（図２（ｃ）図示）、ＲＩＥ（反応性イオンエ
ッチング）を行って不要な部分のＴｉ膜５１０を除去す
る（同図（ｄ）図示）。このときの形成条件は、ＲＦパ
ワー１５０Ｗ、ＣＦ4 ガス流量６０SCCM、圧力０．５Ｔ
ｏｒｒとする。次に、レジストパターン７１を除去し、
Ｔｉ配線層５１を形成する（同図（ｅ）図示）。この
後、通常のスパッタリングにおける基板側とターゲット
側との極性を反転させ、いわゆる逆スパッタを１分間行
い、形成されたＴｉ配線層５１を含む表面から、塵や酸
化物などの不要な粒子等を飛散させて清浄な面とする
（図示せず）。
【００１２】さらに、Ｔｉ配線層５１が形成された清浄
な基板全面に、スパッタにてＡｕ膜５２０を形成する。
このときの形成条件は、ＲＦパワー４５０Ｗ、Ａｒガス
流量６０SCCM、圧力１Ｔｏｒｒとし、形成されたＡｕ膜
５２０の厚さは５０００〜１００００オングストローム
とする（図３（ａ）図示）。次に、Ａｕ膜５２０上にレ
ジストパターン７２を設け（同図（ｂ）図示）、イオン
ミリングを行って不要なＡｕ膜５２０を除去し、Ａｕ配
線層５２を形成する（同図（ｃ）図示）。このときの条
件は、放電電圧６００ｅＶ、Ａｒイオンビーム１００ｍ
Ａ、ミリング角度１５°とする。この後、全面に表面保
護膜６を被着して化合物半導体装置を得る。なお、これ
ら形成条件は、多層配線構造が設けられる半導体装置の
目的に応じて変更可能である。
な基板全面に、スパッタにてＡｕ膜５２０を形成する。
このときの形成条件は、ＲＦパワー４５０Ｗ、Ａｒガス
流量６０SCCM、圧力１Ｔｏｒｒとし、形成されたＡｕ膜
５２０の厚さは５０００〜１００００オングストローム
とする（図３（ａ）図示）。次に、Ａｕ膜５２０上にレ
ジストパターン７２を設け（同図（ｂ）図示）、イオン
ミリングを行って不要なＡｕ膜５２０を除去し、Ａｕ配
線層５２を形成する（同図（ｃ）図示）。このときの条
件は、放電電圧６００ｅＶ、Ａｒイオンビーム１００ｍ
Ａ、ミリング角度１５°とする。この後、全面に表面保
護膜６を被着して化合物半導体装置を得る。なお、これ
ら形成条件は、多層配線構造が設けられる半導体装置の
目的に応じて変更可能である。
【００１３】上述の工程により得られた多層配線構造に
ついての耐湿性を調べるため、プレッシャクッカー試験
を行った。なお、試験条件として温度１３０℃、湿度８
５％中に１０００時間保存し、その後の故障数を調べ
た。その結果、本発明に係る化合物半導体装置の断線に
よる故障数は、１００個中０個であり、同条件下での従
来の装置についての故障数が１００個中９８個という結
果に対し、大幅な改善をなすことができた。
ついての耐湿性を調べるため、プレッシャクッカー試験
を行った。なお、試験条件として温度１３０℃、湿度８
５％中に１０００時間保存し、その後の故障数を調べ
た。その結果、本発明に係る化合物半導体装置の断線に
よる故障数は、１００個中０個であり、同条件下での従
来の装置についての故障数が１００個中９８個という結
果に対し、大幅な改善をなすことができた。
【００１４】
【発明の効果】以上説明したように本発明の化合物半導
体装置によれば、パッケージ内に浸入してきた水分が配
線材料であるＴｉを腐食しても、バイアメタル及びＴｉ
の上属配線材料であるＡｕとの配線間にその影響が及ば
ず、断線の発生を防ぐことができる。したがって、腐食
故障数が極めて少ない耐湿性の優れたＧａＡｓ ＩＣを
供することができる。
体装置によれば、パッケージ内に浸入してきた水分が配
線材料であるＴｉを腐食しても、バイアメタル及びＴｉ
の上属配線材料であるＡｕとの配線間にその影響が及ば
ず、断線の発生を防ぐことができる。したがって、腐食
故障数が極めて少ない耐湿性の優れたＧａＡｓ ＩＣを
供することができる。
【図１】本発明に係る化合物半導体装置の構造を示す図
である。
である。
【図２】本発明に係る化合物半導体装置の工程断面図で
ある。
ある。
【図３】本発明に係る化合物半導体装置の工程断面図で
ある。
ある。
１…基板、２１…エピタキシャル成長層、２２…ＦＥＴ
のオーミックメタル、３…層間絶縁膜、４…バイアメタ
ル、５１…Ｔｉ配線層、５２…Ａｕ配線層、６…表面保
護膜。
のオーミックメタル、３…層間絶縁膜、４…バイアメタ
ル、５１…Ｔｉ配線層、５２…Ａｕ配線層、６…表面保
護膜。
Claims (1)
- 【請求項１】 層間絶縁膜に設けられたバイアメタルを
介して多層配線が施されており、 前記多層配線の上層配線はＴｉ／Ａｕ層からなり、前記
Ｔｉ／Ａｕ層のＴｉ層は前記バイアメタルと接する部分
のみが除去されて、該Ｔｉ／Ａｕ層のＡｕ層が直接前記
バイアメタルに接触していることを特徴とする多層配線
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225892A JPH05206287A (ja) | 1992-01-27 | 1992-01-27 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225892A JPH05206287A (ja) | 1992-01-27 | 1992-01-27 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206287A true JPH05206287A (ja) | 1993-08-13 |
Family
ID=11800345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1225892A Pending JPH05206287A (ja) | 1992-01-27 | 1992-01-27 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724489A1 (fr) * | 1994-08-19 | 1996-03-15 | Fujitsu Ltd | Dispositif a semiconducteur et son procede de fabrication |
-
1992
- 1992-01-27 JP JP1225892A patent/JPH05206287A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724489A1 (fr) * | 1994-08-19 | 1996-03-15 | Fujitsu Ltd | Dispositif a semiconducteur et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| US7094692B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4613888A (en) | Semiconductor device of multilayer wiring structure | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| US5583074A (en) | Semiconductor circuit | |
| JPH0582519A (ja) | 半導体装置の配線及びその製造方法 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH05206287A (ja) | 多層配線構造 | |
| JP2002299570A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| US4601939A (en) | Composite insulator structure | |
| US6232664B1 (en) | Semiconductor device having A1 alloy wiring | |
| JP2997371B2 (ja) | 集積回路装置 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JP4120748B2 (ja) | ゲート電極の製造方法及びゲート電極構造 | |
| JP2977300B2 (ja) | Ａｌ合金積層配線構造及びその形成方法 | |
| JPH0547753A (ja) | 半導体素子の保護膜の形成方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JPH08181140A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3471723B2 (ja) | ベアチップ実装対応多層配線とその作製方法 | |
| JPH05166803A (ja) | 化合物半導体装置 | |
| JPH0590258A (ja) | 配線構造及び配線の形成方法 | |
| JPS61111580A (ja) | 薄膜の積層接着方法 |