JPH05190705A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05190705A JPH05190705A JP4006308A JP630892A JPH05190705A JP H05190705 A JPH05190705 A JP H05190705A JP 4006308 A JP4006308 A JP 4006308A JP 630892 A JP630892 A JP 630892A JP H05190705 A JPH05190705 A JP H05190705A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealing resin
- semiconductor device
- semiconductor element
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Silicon Polymers (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い半導体装置を得る。
【構成】 半導体素子22の少なくとも活性部分を第1
の封止樹脂26で被覆するとともに第2の封止樹脂27
であるプラスチックあるいはセラミックパッケージで封
止なる半導体装置において、第1の封止樹脂26を一般
式が、 【化1】 で示される繰り返し単位を有する物質を滴下あるいは滴
下および加熱することにより形成する。
の封止樹脂26で被覆するとともに第2の封止樹脂27
であるプラスチックあるいはセラミックパッケージで封
止なる半導体装置において、第1の封止樹脂26を一般
式が、 【化1】 で示される繰り返し単位を有する物質を滴下あるいは滴
下および加熱することにより形成する。
Description
【0001】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に係わり、特に半導体素子の表面を第1の封
止樹脂で被覆するとともに第2の封止樹脂であるプラス
チックまたはセラミックパッケージで封止してなる半導
体装置およびその製造方法に関するものである。
の製造方法に係わり、特に半導体素子の表面を第1の封
止樹脂で被覆するとともに第2の封止樹脂であるプラス
チックまたはセラミックパッケージで封止してなる半導
体装置およびその製造方法に関するものである。
【0002】
【従来の技術】従来、半導体素子の少なくとも活性部分
を第1の封止樹脂で被覆するとともに第2の封止樹脂で
あるプラスチックまたはセラミックパッケージで封止し
てなる半導体装置おいては、第1の封止樹脂としてポリ
イミド系の樹脂が用いられていた。
を第1の封止樹脂で被覆するとともに第2の封止樹脂で
あるプラスチックまたはセラミックパッケージで封止し
てなる半導体装置おいては、第1の封止樹脂としてポリ
イミド系の樹脂が用いられていた。
【0003】図3は、従来の半導体装置の構成を示す断
面図である。同図において、シリコンチップ支持体11
の上に半導体素子12を固定し、この半導体素子12の
周囲に設けられたボンディングパッド部13とリードフ
レーム14とをボンディングワイヤ15で接続したもの
に第1の封止樹脂であるポリイミド樹脂16を滴下およ
び加熱し、さらに第2の封止樹脂であるフィラー17入
りエポキシ樹脂18で封止して半導体装置が構成されて
いた。
面図である。同図において、シリコンチップ支持体11
の上に半導体素子12を固定し、この半導体素子12の
周囲に設けられたボンディングパッド部13とリードフ
レーム14とをボンディングワイヤ15で接続したもの
に第1の封止樹脂であるポリイミド樹脂16を滴下およ
び加熱し、さらに第2の封止樹脂であるフィラー17入
りエポキシ樹脂18で封止して半導体装置が構成されて
いた。
【0004】第2の封止樹脂としてのエポキシ樹脂18
は、耐湿性向上のためにシリカ,アルミナ等の微粉末の
フィラー17を添加しているが、そのフィラー17から
受ける応力によりビットエラーやパッシベーションクラ
ックを生じる可能性が出てくる。しかし、第1の封止樹
脂であるポリイミド樹脂16がフィラー17による応力
を緩和して半導体素子の表面を保護していた。
は、耐湿性向上のためにシリカ,アルミナ等の微粉末の
フィラー17を添加しているが、そのフィラー17から
受ける応力によりビットエラーやパッシベーションクラ
ックを生じる可能性が出てくる。しかし、第1の封止樹
脂であるポリイミド樹脂16がフィラー17による応力
を緩和して半導体素子の表面を保護していた。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、第1の樹脂としてポリイミド樹
脂16が用いられているので、十分な信頼性が得られて
いたが、近年の半導体デバイスの高集積化,チップの大
型化に伴い、ポリイミド樹脂16の内部応力19が半導
体素子に与える悪影響が問題となってきた。また、同時
にポリイミド樹脂16の耐熱性,耐湿性,接着性の向上
が課題となってきた。
半導体装置においては、第1の樹脂としてポリイミド樹
脂16が用いられているので、十分な信頼性が得られて
いたが、近年の半導体デバイスの高集積化,チップの大
型化に伴い、ポリイミド樹脂16の内部応力19が半導
体素子に与える悪影響が問題となってきた。また、同時
にポリイミド樹脂16の耐熱性,耐湿性,接着性の向上
が課題となってきた。
【0006】したがってこの発明は、前述した従来の課
題を解決するためになされたものであり、その目的は、
半導体デバイスの高集積化,チップの大型化に伴う高い
信頼性が得られる半導体装置およびその製造方法を提供
することにある。
題を解決するためになされたものであり、その目的は、
半導体デバイスの高集積化,チップの大型化に伴う高い
信頼性が得られる半導体装置およびその製造方法を提供
することにある。
【0007】
【課題を解決するための手段】このような目的を達成す
るためにこの発明による半導体装置は、半導体素子の少
なくとも活性部分を第1の封止樹脂で被覆するとともに
第2の封止樹脂としてプラスチックまたはセラミックパ
ッケージで封止してなる半導体装置において、前記第1
の封止樹脂として一般式が化3で示される繰り返し単位
を有する樹脂を用いたものである。
るためにこの発明による半導体装置は、半導体素子の少
なくとも活性部分を第1の封止樹脂で被覆するとともに
第2の封止樹脂としてプラスチックまたはセラミックパ
ッケージで封止してなる半導体装置において、前記第1
の封止樹脂として一般式が化3で示される繰り返し単位
を有する樹脂を用いたものである。
【0008】
【化3】
【0009】この発明による半導体装置の製造方法は、
一般式が化4で示される繰り返し単位を有する物質を滴
下または滴下および加熱する工程によって第1の封止樹
脂を形成するものである。
一般式が化4で示される繰り返し単位を有する物質を滴
下または滴下および加熱する工程によって第1の封止樹
脂を形成するものである。
【0010】
【化4】
【0011】
【作用】この発明における半導体装置は、第1の樹脂と
してポリイミド樹脂よりも低応力が得られることで、半
導体素子に与える悪影響を低減することができ、一方、
耐熱性,耐湿性,接着性が向上し、信頼性の向上が図れ
る。
してポリイミド樹脂よりも低応力が得られることで、半
導体素子に与える悪影響を低減することができ、一方、
耐熱性,耐湿性,接着性が向上し、信頼性の向上が図れ
る。
【0012】
【実施例】以下、図面を用いてこの発明の実施例を詳細
に説明する。図1はこの発明による半導体装置の一実施
例による構成を示す断面図である。同図において、21
はシリコンチップ支持体、22は半導体素子、23はボ
ンディングパッド部、24はリードフレーム、25はボ
ンディングワイヤ、26は第1の封止樹脂であり、この
第1の樹脂26は一般式が化5に示される繰り返し単位
を有する樹脂により形成されている。27は第2の封止
樹脂であり、この第2の封止樹脂27はフィラー入りエ
ポキシ樹脂である。
に説明する。図1はこの発明による半導体装置の一実施
例による構成を示す断面図である。同図において、21
はシリコンチップ支持体、22は半導体素子、23はボ
ンディングパッド部、24はリードフレーム、25はボ
ンディングワイヤ、26は第1の封止樹脂であり、この
第1の樹脂26は一般式が化5に示される繰り返し単位
を有する樹脂により形成されている。27は第2の封止
樹脂であり、この第2の封止樹脂27はフィラー入りエ
ポキシ樹脂である。
【0013】
【化5】
【0014】このように構成される半導体装置の製造方
法は、従来と同様にシリコンチップ支持体21上に半導
体素子22を固定し、この半導体素子22の周囲に設け
られたボンディングパッド部23とリードフレーム24
とをボンディングワイヤ25で接続した後に一般式が化
6に示される繰り返し単位を有する物質を滴下あるいは
滴下および加熱することにより第1の封止樹脂26を形
成し、さらに第2の封止樹脂27としてのフィラー入り
エポキシ樹脂で封止する。
法は、従来と同様にシリコンチップ支持体21上に半導
体素子22を固定し、この半導体素子22の周囲に設け
られたボンディングパッド部23とリードフレーム24
とをボンディングワイヤ25で接続した後に一般式が化
6に示される繰り返し単位を有する物質を滴下あるいは
滴下および加熱することにより第1の封止樹脂26を形
成し、さらに第2の封止樹脂27としてのフィラー入り
エポキシ樹脂で封止する。
【0015】
【化6】
【0016】図2はこの発明による半導体装置の他の実
施例による構成を示す断面図であり、半導体素子をセラ
ミックパッケージで封止した場合である。同図におい
て、まず、中央部に凹部を有するセラミックベース31
を用意し、この凹部を囲む周辺部上に低融点ガラスから
なる接着剤層32に多数のリードフレーム33をデコア
ルインライン形式で固着する。
施例による構成を示す断面図であり、半導体素子をセラ
ミックパッケージで封止した場合である。同図におい
て、まず、中央部に凹部を有するセラミックベース31
を用意し、この凹部を囲む周辺部上に低融点ガラスから
なる接着剤層32に多数のリードフレーム33をデコア
ルインライン形式で固着する。
【0017】そしてセラミックベース31の中央凹部底
面には、底融点ガラスまたは金属ろう材などからなる接
着材層34により半導体素子35を固着する。次にボン
ディングワイヤ36により半導体素子35の周辺に設け
られたボンディングパッド37とこれに対応するリード
フレーム33とを接続した後、第1の樹脂38として滴
下したあるいは滴下および加熱により、一般式が化7で
示される繰り返し単位を有する樹脂を形成する。
面には、底融点ガラスまたは金属ろう材などからなる接
着材層34により半導体素子35を固着する。次にボン
ディングワイヤ36により半導体素子35の周辺に設け
られたボンディングパッド37とこれに対応するリード
フレーム33とを接続した後、第1の樹脂38として滴
下したあるいは滴下および加熱により、一般式が化7で
示される繰り返し単位を有する樹脂を形成する。
【0018】
【化7】
【0019】この後、この低融点ガラスからなる封止用
ガラス39を介してセラミックベース31上にセラミッ
クキャップ40を重ね合わせ、その接合部を封止用ガラ
ス39で溶着し、封止する。
ガラス39を介してセラミックベース31上にセラミッ
クキャップ40を重ね合わせ、その接合部を封止用ガラ
ス39で溶着し、封止する。
【0020】
【発明の効果】以上、説明したようにこの発明によれ
ば、半導体素子の少なくとも活性部分を第1の封止樹脂
で被覆するとともに第2の封止樹脂としてのプラスチッ
クまたはセラミックパッケージで封止してなる半導体装
置において、第1の封止樹脂として従来のポリイミド樹
脂より低応力で耐熱性,耐湿性、接着性に優れた樹脂を
用いるので、信頼性の極めて高い半導体装置が得られる
効果がある。
ば、半導体素子の少なくとも活性部分を第1の封止樹脂
で被覆するとともに第2の封止樹脂としてのプラスチッ
クまたはセラミックパッケージで封止してなる半導体装
置において、第1の封止樹脂として従来のポリイミド樹
脂より低応力で耐熱性,耐湿性、接着性に優れた樹脂を
用いるので、信頼性の極めて高い半導体装置が得られる
効果がある。
【図1】この発明による半導体装置の一実施例による構
成を示す断面図である。
成を示す断面図である。
【図2】この発明による半導体装置の他の実施例による
構成を示す断面図である。
構成を示す断面図である。
【図3】従来の半導体装置の構成を示す断面図である。
21 シリコンチップ支持体 22 半導体素子 23 ボンディングパッド 24 リードフレーム 25 ボンディングワイヤ 26 第1の封止樹脂 27 第2の封止樹脂 31 セラミックベース 32 接着材層 33 リードフレーム 34 接着材層 35 半導体素子 36 ボンディングワイヤ 37 ボンディングパッド 38 第1の封止樹脂 39 封止用ガラス 40 セラミックキャップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/08 C 7220−4M
Claims (2)
- 【請求項1】 半導体素子の少なくとも活性部分を第1
の封止樹脂で被覆するとともに第2の封止樹脂としてプ
ラスチックまたはセラミックパッケージで封止してなる
半導体装置において、前記第1の封止樹脂として一般式
が、 【化1】 で示される繰り返し単位を有する樹脂としたことを特徴
とする半導体装置。 - 【請求項2】 半導体素子の少なくとも活性部分を第1
の封止樹脂で被覆するとともに第2の封止樹脂としてプ
ラスチックまたはセラミックパッケージで封止してなる
半導体装置において、一般式が、 【化2】 で示される繰り返し単位を有する物質を滴下または滴下
および加熱する工程によって第1の封止樹脂を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4006308A JPH05190705A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4006308A JPH05190705A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05190705A true JPH05190705A (ja) | 1993-07-30 |
Family
ID=11634748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4006308A Pending JPH05190705A (ja) | 1992-01-17 | 1992-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05190705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664648B2 (en) * | 2000-03-16 | 2003-12-16 | Infineon Technologies Ag | Apparatus for applying a semiconductor chip to a carrier element with a compensating layer |
-
1992
- 1992-01-17 JP JP4006308A patent/JPH05190705A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664648B2 (en) * | 2000-03-16 | 2003-12-16 | Infineon Technologies Ag | Apparatus for applying a semiconductor chip to a carrier element with a compensating layer |
US7008493B2 (en) | 2000-03-16 | 2006-03-07 | Infineon Technologies Ag | Method for applying a semiconductor chip to a carrier element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005519471A (ja) | 積層ダイ半導体装置 | |
TWI272705B (en) | Heat spreader and package structure utilizing the same | |
JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JPH05190705A (ja) | 半導体装置およびその製造方法 | |
JPH0824155B2 (ja) | 半導体パッケ−ジ | |
JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
JPH0344040A (ja) | 半導体装置及びその製造方法 | |
JPH0547988A (ja) | 半導体装置 | |
JPH0345542B2 (ja) | ||
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH06241889A (ja) | 半導体装置 | |
JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
JPS6313337A (ja) | 半導体素子の実装方法 | |
JPH09232366A (ja) | 半導体チップの実装装置及びその実装方法 | |
JPH03235360A (ja) | 樹脂封止型半導体装置 | |
TW518732B (en) | A semiconductor packaging process for ball grid array (BGA) | |
JP3060100U (ja) | 懸吊式チップパッケージ | |
JPS6236287Y2 (ja) | ||
JPS59145534A (ja) | 半導体デバイスの封止方法 | |
JP3555790B2 (ja) | 半導体装置 | |
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
JPS6163042A (ja) | 樹脂封止半導体装置 | |
JPH0637221A (ja) | 樹脂封止型半導体装置 |