JPH05197348A - ディスプレイ駆動用半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＣＤなどに多階調を表示するディスプレイ
駆動用半導体装置において、セレクター回路を構成する
ために必要な面積が大きすぎるため、３ビット、８階調
が実現できる限界であるが、Ｄ／Ａ変換を採用すること
により２５６階調などの多階調の表示が可能な装置を実
現する。 【構成】 階調を表示する信号を発生させる階調表示信
号発生部２において、電圧設定回路２３から画素データ
の各ビットに対応して重み付けされた電流を流すことが
できる定電流回路２２を用いて電圧を制御し、画素デー
タのディジタル信号に対応した駆動電圧信号を階調表示
用として出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイ、プ
ラズマディスプレイなどを駆動する半導体装置に関する
ものであり、特に、多階調の画像を表示可能なディスプ
レイ駆動用半導体装置に関するものである。

【０００２】

【従来の技術】従来、アクティブマトリックスタイプの
液晶パネルなどを駆動して、多階調、例えば２５６階調
の画像を表示する方法として図７に示すような半導体装
置が採用されている。このディスプレイ駆動用半導体装
置においては、特定の画素の階調表示を示すために入力
されたｎビットのディジタル信号である画素データに基
づき、この半導体装置に供給される２ⁿ レベルの電圧信
号から１レベルを選択してディスプレイに出力するよう
にしている。すなわち、従来のディスプレイ駆動用半導
体装置１においては、先ず、第１のラッチ１１が、デー
タバス１０から８ビットの画素データが各垂直ラインに
対応した出力ごとに読み込まれる。そして、１水平走査
終了時に、これらのデータは第２のラッチ１２に読み込
まれる。これと同時に第２のラッチ１２に記憶されてい
た画像データは第２のラッチ１２からレベルシフト回路
１３に入力される。レベルシフト回路１３において、こ
の画像データを構成する信号が通常５Ｖ程度の低いのロ
ジック電圧から、例えば２０Ｖ程度の液晶を駆動するた
めの高い信号に変換される。そして、このレベルシフト
回路１３からの信号によりセレクター回路１４におい
て、セレクター回路１４に入力されている２５６本の電
圧レベル１５の中から１レベルの電圧信号が選択され、
出力端１６からディスプレイに出力される。

【０００３】

【発明が解決しようとする課題】このように、従来のデ
ィスプレイ駆動用半導体装置は８ビットの画素データに
より２５６階調という多階調表示を行うことも可能であ
る。しかしながら、従来の半導体装置においては、２５
６レベルから１レベルを選択するセレクター回路を用い
ているため、このセレクター回路が半導体装置において
占める面積が問題となる。図８にセレクター回路を示し
てある。この例においては、８入力ＮＡＮＤゲート１８
およびこの出力により駆動される伝送ゲート１９から構
成されたセレクター１７を２５６個用いて、１つの画素
の階調レベルを選択するようにしている。さらに、この
セレクター１７は、ロジック電圧より高圧のディスプレ
イ駆動用の電圧に対応して配置されるために、各ゲート
などを配置するうえにおいて、ロジック部を配置するル
ールが適用されず、大きな面積が必要となる。

【０００４】このように、従来のディスプレイ駆動用半
導体装置においては、多階調を表示するためには、セレ
クターの数量および電圧レベルより非常に大きな面積が
必要となる。例えば、８０出力の駆動用半導体装置であ
れば、８０個のセレクター回路、すなわち、２０４８０
個のセレクターが必要となる。従って、チップサイズの
制限からこのような多階調の駆動用半導体装置は実現で
きず、従来は、３ビット８階調が現実的な階調数であっ
た。

【０００５】そこで、本発明においては、上記の問題点
に鑑みて、多数の電圧レベルから１レベルと選択するよ
うなセレクター回路を用いることなく、多階調を表示す
る駆動電圧信号を発生させることにより、２５６階調程
度の多階調を実現することが可能なディスプレイ駆動用
半導体装置を実現することを目的としている。

【０００６】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、画素データの各ビットに対応
して所定の電流を充放電することにより多階調を表示す
るための駆動電圧信号を出力するようにしている。すな
わち、本発明に係る複数ビットの画素データから多階調
表示を行うための駆動電圧信号を出力する階調信号発生
部を有するディスプレイ駆動用半導体装置においては、
階調信号発生部が、駆動電圧信号を発生するための電圧
設定手段と、この電圧設定手段に対し画素データの各ビ
ットに対応して所定の電流を流すことが可能な定電流手
段とを備えていることを特徴としている。

【０００７】また、定電流手段において電流を流す導通
時間を規定可能な定時間設定手段を備えていることが望
ましい。この定時間設定手段においては、上記の電圧設
定手段と定電流手段と略同様の構成の電圧設定手段およ
び定電流手段を用いて構成することが有効である。さら
に、定電流手段としては、画素データの各ビットに対応
した電流が流れるように設定された複数のスイッチ手段
から構成することができる。

【０００８】

【作用】このような構成において、電圧設定手段に所定
の電位を設定し、この電圧設定手段から画素データに基
づき所定の電流を定電流手段により放出することによ
り、電圧設定手段の電位を画素データに対応した電位に
調整することができる。そして、この電位に基づき表示
部を駆動する駆動電圧信号を発生することにより多階調
に応じた電圧を有する信号を出力することができる。勿
論、定電流手段により電圧設定手段を充電することによ
っても、電圧設定手段の電位を画素データに対応した電
位に設定することができ、この電位に基づき駆動電圧信
号を発生することも可能である。このようなディスプレ
イ駆動用半導体装置においては、階調表示のために多電
圧レベルから対応したレベルの信号を選択するような回
路を設ける必要がない。従って、ディスプレイ駆動用半
導体装置に占める階調表示用の面積を縮小することが可
能であるので、チップサイズに制限されることなく階調
数を設定することができる。このため、２５６階調など
の多階調を実現することが可能となる。

【０００９】このような階調信号発生部を複数用いて多
画素からなるディスプレイを表示するうえにおいては、
他の画素との階調レベルを統一するために、定電流手段
を用いて電流を流す導通時間を調整することにより、電
圧設定手段および定電流手段などの個体差を排除するこ
とが望ましい。そのためには、導通時間を規定する定時
間設定手段を設け、同じプロセスにより形成された半導
体素子を用いて個体差を緩和することが望ましい。例え
ば、その定時間設定手段を他の定電流手段および電圧設
定手段と同じ構成の要素から構成することにより、製造
プロセスなどに起因する個体差を導通時間を介して緩和
することが可能である。

【００１０】また、定電流手段を、画素データのビット
に対応した電流が流れるように設定された複数のスイッ
チ手段から構成する場合は、このスイッチ手段をロジッ
クレベルと同様の電圧レベルで駆動することが可能とな
る。従って、階調信号発生部をロジック部と同様のルー
ルにより配置することができるので、さらに専有面積を
縮小することが可能となる。

【００１１】

【実施例】次に図面を参照して本発明の実施例を説明す
る。

【００１２】〔実施例１〕図１に実施例１に係るディス
プレイ駆動用半導体装置の構成を示してある。本例の装
置は、液晶ディスプレイを駆動する駆動用半導体装置で
あって、８ビットの画素データに基づき２５６階調の多
階調表示が可能となっている。本例の装置１は、データ
バス１０から８ビットの画素データを各垂直ラインに対
応して読み込む第１のラッチ回路１１を有している。こ
の第１のラッチ回路１１に読み込まれた画素データは、
１水平走査終了時に端子Ｐ２に印加されるラッチ信号に
基づき第２のラッチ回路１２に読み込まれる。そして、
第２のラッチ回路１２に記憶されていた画素データは、
レベルシフター１３によりロジック電圧から、液晶ディ
スプレイ（ＬＣＤ）を駆動するために電位の高い駆動信
号に変換される。そして、この駆動信号が階調信号発生
部２に供給される。

【００１３】本例の階調信号発生部２は、駆動信号を各
ビットのオン・オフ信号にデコードするデコーダ２１
と、このデコードされた信号により駆動される定電流回
路２２、定電流回路２２により電位が制御される電圧設
定回路２３、端子Ｐ３に供給されるリセット（バー）信
号に基づき電圧設定回路２３の電位を初期設定するリセ
ット回路２４、さらに、電圧設定回路２３に設定された
電位をインピーダンス変換して階調に対応した電位を備
えた階調表示用の駆動電圧信号である階調表示信号を出
力するボルテージフォロワー２５から構成されている。

【００１４】本装置の階調信号発生部２に用いられてい
る定電流回路２２は、デコードされた各ビットの信号に
よりオン・オフされる８個の定電流スイッチ３１．１〜
３１．８から構成されている。各定電流スイッチ３１．
１〜３１．８は、１、２、４、８、１６、３２、６４、
１２８と各ビットに対応して重み付けられた所定の電流
値を流すことができるスイッチであり、本例において
は、ｎチャンネル型のＭＯＳＦＥＴを用いて、そのチャ
ンネル幅あるいはゲート駆動電位を調整することにより
所定の定電流を流すようにしている。そして、これらの
定電流スイッチ３１．１〜３１．８は、デコーダ２１に
てデコードされた駆動信号に基づき、デコーダ２１に入
力されているイネーブル信号がオンとなっている導通時
間中オンとなり、所定の電流を流すようにしている。

【００１５】このような定電流回路２４により電位が制
御される電圧設定回路２３は、８個のコンデンサー３
２．１〜３２．８により構成されている。これらのコン
デンサー３２．１〜３２．８は、定電流回路の定電流ス
イッチ３１．１〜３１．８に対応して接続されており、
また、各コンデンサー３２．１〜３２．８は並列となる
ように接続されている。これらのコンデンサー３２．１
〜３２．８は、リセット回路２４により所定の電位Ｖ０
に初期設定される。そして、一方の電極に蓄積された電
荷が定電流スイッチ３１．１〜３１．８により放出され
ることにより、初期設定された電位が駆動信号に基づく
電位に制御される。

【００１６】本装置のリセット回路２４は、ｐチャンネ
ル型のＭＯＳＦＥＴ３２が用いられており、リセット
（バー）信号が低電位となると電位Ｖ０を電圧設定回路
２３に供給するようになっている。また、ボルテージフ
ォロワー２５は、オペアンプ３４を用いた回路を採用し
ている。

【００１７】図２に、本例の階調信号発生部２における
タイミングチャートを示してある。

【００１８】先ず、時刻ｔ１にリセット信号により、ノ
ードＡの電位として示すように、電圧設定回路２３の電
位がＶ０に初期設定される。そして、時刻ｔ２に、デコ
ーダによりデコードされた駆動信号に基づき選択された
定電流スイッチ３１．１〜３１．８の幾つかが、イネー
ブル信号の供給されている導通時間Ｔ１の間導通し、デ
ィジタル信号である駆動信号を電位にＤ／Ａ変換する。
例えば、駆動信号が（１、０、０、１、０、０、１、
０）の場合は、１２６、１６、２の重み付けされた定電
流スイッチ３１．１、３１．４、３１．７が導通時間Ｔ
１の間オンとなる。

【００１９】従って、電圧設定回路２３の電位は、これ
らのスイッチ３１．１、３１．４、３１．７により流さ
れる電流値に比例して電位が降下し、駆動信号に対応し
た電位Ｖ１が設定される。導通時間Ｔ１が経過した時刻
ｔ３にこれらのスイッチ３１．１、３１．４、３１．７
は再度オフとなり、階調信号発生部２におけるＤ／Ａ変
換は終了する。この電圧設定回路２３の電位Ｖ１は、ボ
ルテージフォロワー２５を介して、階調を表示するため
の駆動電圧信号である階調表示信号として出力される。

【００２０】次に、１水平走査が終了すると、時刻ｔ４
に再度リセット信号が発生し、電圧設定回路２３の電位
はＶ０に初期設定される。そして、時刻ｔ５に、例え
ば、駆動信号（０、０、１、０、０、０、０、０）がデ
コーダ２１から出力されたとすると、３２に重み付けさ
せた定電流スイッチ３１．３が導通時間Ｔ１だけオンと
なり、駆動信号に対応した電位Ｖ２が電圧設定回路２３
に設定される。そして、この電位Ｖ２がボルテージフォ
ロワー２５を介して次の階調表示信号として出力され
る。

【００２１】このように、本例の階調信号発生部２にお
いては、８ビットの駆動信号に対応した２５６階調の表
示電圧をコンデンサーを用いた電圧設定回路と、定電流
スイッチを用いた定電流回路により実現しているため、
非常にコンパクトな回路構成とすることが可能である。
例えば、コンデンサーとしてＭＯＳＦＥＴのゲート容量
を用いることができ、また、定電流回路は、上述したよ
うにＭＯＳＦＥＴを用いて構成することが可能であり、
従来のプロセスにより本装置を製造することが可能であ
る。従って、本階調信号発生部を採用することにより、
従来のセレクター方式では、現実的なチップサイズの制
限より実現することが不可能であった２５６階調のよう
な多階調表示を可能とすることができる。

【００２２】なお、本例においては、電圧設定回路から
定電流回路により電流を流すことにより階調表示信号を
生成している。これと逆に、定電流回路により電圧設定
回路に電流を供給することによっても階調表示信号を生
成可能であることは勿論である。また、本例においては
ビット数に対応した複数のコンデンサーにより電圧設定
回路を構成しているが、１つ、あるいは、ビット数に無
関係な数量のコンデンサーにより電圧設定回路を構成可
能であることは勿論である。

【００２３】〔実施例２〕図３に実施例２に係るディス
プレイ駆動用半導体装置１の構成を示してある。

【００２４】本装置も、８ビットの画素データに基づき
２５６階調の多階調表示が可能の装置であって、データ
バス１０から８ビットの画素データを各垂直ラインに対
応して読み込む第１のラッチ回路１１、１水平走査終了
時に順次画素データを入出力する第２のラッチ回路１
２、電圧変換するレベルシフター１３、そしてレベルシ
フトされた駆動信号から階調信号を発生させる階調信号
発生部２を備えている。これらの構成および動作は実施
例１と同様につき、同じ符号を付して説明を省略する。
本装置において着目すべき点は、これらの回路に加え、
イネーブル信号発生部４０が本装置に形成されているこ
とである。従って、本装置においては、端子Ｐ３に印加
させるリセット（バー）信号によりイネーブル信号が生
成され、このイネーブル信号により制御される導通時間
Ｔ１により階調表示信号の電位が決定されるようになっ
ている。

【００２５】本装置のイネーブル信号発生部４０は、電
圧設定回路４２と、この電圧設定回路４２を初期設定す
る初期設定回路４１、電圧設定回路４２から一定の電流
を流すことにより電圧設定回路４２に初期設定された電
圧Ｖ５を低下させる定電流回路４３、電圧設定回路４２
の電圧を判定し所定の電圧以上である場合にイネーブル
信号を出力する判定回路４５、さらに、定電流回路４３
を制御する制御回路４４から構成されている。先ず、本
例の電圧設定回路４２には、階調信号発生部２を構成す
る電圧設定回路２３のコンデンサー３２．１〜３２．８
と同じ構成のコンデンサー５２が用いられている。そし
て、このコンデンサー５２の充電電圧を初期値Ｖ５に設
定する初期設定回路４１も階調信号発生部２のリセット
回路２４と同様にリセット（バー）信号により駆動され
るｐチャンネルＭＯＳＦＥＴにより構成されている。定
電流回路４３も、階調信号発生部２の定電流回路２２と
同様に、ｎチャンネル型のＭＯＳＦＥＴ５３が用いられ
ている。このＭＯＳＦＥＴ５３は制御回路４４からのゲ
ート電圧により制御される。この制御回路４４は、リセ
ット（バー）信号によりゲート電圧を低電位とするため
のインバータ６０、および接地電位と連結されたｎチャ
ンネルＭＯＳＦＥＴ５８、これと反対にリセット（バ
ー）信号が入力されないとき、すなわち、リセット（バ
ー）信号が高電位の時に、抵抗５９により定まる一定の
ゲート電圧を供給するｎチャンネルＭＯＳＦＥＴ５７に
より構成されている。すなわち、本制御回路４４によ
り、リセット信号が入力された時、リセット（バー）信
号が低電位となったときは、定電流回路４３はオフ状態
となり、リセット信号が解除されたときは、所定のゲー
ト電圧が定電流回路４３に印加され、このゲート電圧に
より決定される所定の電流が電圧設定回路４２から流れ
るようになっている。従って、電圧設定回路４２の初期
電圧Ｖ５は、リセット信号が解除されると一定のスピー
ドで低下するようになっている。

【００２６】この電圧設定回路４２の電圧を判定する判
定回路４５は、電圧設定回路４２からの電圧が反転入力
に印加され、抵抗５６により決定される所定の電圧Ｖ６
が非反転入力に印加されるコンパレータ５４と、このコ
ンパレータ５４の出力を反転するインバータ５５から構
成されている。

【００２７】図４に示すタイミングチャートを用いてイ
ネーブル信号発生回路４０の動作を説明する。先ず時刻
ｔ１１にリセット信号が入力するとリセット（バー）信
号は低電位となる。このため、電圧設定回路４２は初期
設定回路４１により初期電圧Ｖ５に設定される。そし
て、リセット信号が解除されると、定電流回路４３が動
作し、一定のスピードで電圧設定回路４２の電圧が降下
する。一方、判定回路４５においては、電圧設定回路４
２の電圧が基準電圧Ｖ６を越えると、コンパレータ５４
の出力は低電位となり、インバータ５５から高電位のイ
ネーブル信号が出力される。そして、定電流回路４３が
動作して、時刻ｔ１２に電圧設定回路４２の電圧が基準
電圧Ｖ６を下回ると、コンパレータ５４の出力は高電位
となり、インバータ５５から出力されていたイネーブル
信号は低電位となり、解除される。

【００２８】このように、本例のイネーブル信号発生回
路４０からは、電圧設定回路４２に蓄積される電荷と、
定電流回路４３の電流値により決定される時間Ｔ１に亘
ってイネーブル信号が出力される。

【００２９】多くの画素の階調を制御する上で問題とな
ることに、ディスプレイ駆動装置から出力される階調表
示信号の電圧のばらつきの問題がある。すなわち、駆動
信号として入力されるディジタルデータを階調表示信号
は、電圧にＤ／Ａ変換して出力しているのであるが、同
じ駆動信号を入力した場合であっても、駆動装置の個体
差により、出力される階調表示信号の電圧にばらつきが
できる場合が多いことである。勿論、各出力毎にこのば
らつきを調整する機能をつけても良いが、装置の製造後
これらの出力端を個々に調整することは現実的ではな
く、製造プロセス上においてできるかぎり同じ電圧が出
力されるよう考慮されている。しかしながら、本例のよ
うな多階調を表示する装置においては、微小なプロセス
上の相違が個体差として現れることが多く、これらを調
整することにより一層階調表示を明瞭にすることができ
る。

【００３０】そこで、本実施例においては、ディスプレ
イ駆動用半導体装置上に、階調信号発生部を構成する電
圧設定回路および定電流回路と同じ要素を用いて、イネ
ーブル信号を発生するイネーブル信号発生回路を形成し
てある。これにより、階調表示上に個体差として現れる
階調表示信号の電圧を生成するコンデンサーおよび定電
流スイッチのプロセス上の差を、イネーブル信号の発生
回路にも反映させることができる。すなわち、同じ駆動
信号に対する階調表示信号において、電圧差が生ずる原
因は、コンデンサーおよび定電流スイッチが容量などの
固有値が、プロセスなどの要因により微小に変化してい
ることにある。従って、同じプロセスにより形成される
コンデンサーおよび定電流スイッチを用いてイネーブル
信号発生回路を形成することにより、これらの個体差は
イネーブル信号の継続する時間Ｔ１に集約される。例え
ば、電圧設定回路を構成するコンデンサーの容量が若干
大きく製造された装置においては、イネーブル信号を出
力するコンデンサーも同じように大きく製造されるので
継続時間Ｔ１が大きくなる。従って、電圧設定回路に初
期設定された電圧を定電流回路により電圧降下させる導
通時間が長くなるため、電圧設定回路を構成するコンデ
ンサーの容量が大きいという個体差は、電圧設定回路を
経て出力される階調表示信号の電圧には現れない。この
ように、本例の装置を用いることにより、多階調をＤ／
Ａ変換して表示するうえで問題になるであろうＤ／Ａ変
換部の個体差を緩和することができる。従って、本実施
例のように各出力端毎にイネーブル信号発生装置を形成
しても良く、また、プロセス上の差が余りでない幾つか
の出力端毎にイネーブル信号発生装置を形成しても良
い。

【００３１】〔実施例３〕図５に、実施例３に係るディ
スプレイ駆動用半導体装置の構成を示してある。

【００３２】本装置も実施例２と同様に、８ビットの画
素データに基づき２５６階調の多階調表示が可能の装置
であって、データバス１０から８ビットの画素データを
各垂直ラインに対応して読み込む第１のラッチ回路１
１、１水平走査終了時に順次画素データを入出力する第
２のラッチ回路１２、階調信号を発生させる階調信号発
生部２、さらに、イネーブル信号発生部４０により構成
されている。従って、共通すつ部分においては同じ符号
を付して説明を省略する。

【００３３】本例のおいて着目すべき点は、レベルシフ
ターを経ずに第２のラッチ回路から直接デコーダ２１に
駆動信号が入力されていることである。すなわち、本例
の装置のように電圧設定回路２３から定電流回路２２を
用いてディスプレイを駆動する階調表示信号を発生させ
る装置においては、定電流回路２２の制御をロジックレ
ベルの低電圧により実現することができることである。
このため、レベルシフターを構成するために必要であっ
た半導体装置上の面積を縮小することが可能なる。さら
に、デコーダ２１もロジックレベルの低電圧のルールに
より構成することができるので、必要面積をさらに縮小
することが可能となる。このため、２５６階調のような
多階調を表示するディスプレイ駆動用半導体装置であっ
てもチップ面積の小さな半導体装置により実現すること
ができる。

【００３４】図６に、本例の用いられるデコーダ２１の
１ビットを構成するセル６０の構成を示してある。本セ
ル６０は、イネーブル信号とリセット（バー）信号とが
入力されるＡＮＤゲート６１、このＡＮＤゲート６１の
出力とビットのデータが入力されるＮＡＮＤゲート６
２、そして、リセット信号が入力された場合およびイネ
ーブル信号が入力されていない場合に定電流回路をオフ
状態とするためのｎチャンネルＭＯＳＦＥＴ６４、さら
に、イネーブル信号が入力されている間に一定のゲート
電圧を定電流回路に供給するインバータ６３およびｎチ
ャンネルＭＯＳＦＥＴ６５により構成されている。従っ
て、これらの各素子はロジックレベルの低電圧により制
御することが可能であり、ロジックレベルと同じルール
によりこのセル６０を構成することが可能となる。

【００３５】

【発明の効果】以上において説明したように本発明に係
るディスプレイ駆動用半導体装置においては、多階調を
表示する駆動電圧信号をディジタル信号として入力され
る画素データからＤ／Ａ変換することにより生成してい
る。従って、従来のディスプレイ駆動用半導体装置のよ
うに各階調レベルに相当する電圧レベルを選択するセレ
クターを設ける必要がない。このため、従来の構成では
セレクターを構成する面積が大きすぎるために実現でき
なかった２５６階調のような多階調のディスプレイ駆動
用半導体装置を実現することが可能となる。

【００３６】また、このような多階調を表示するうえで
問題となるプロセスなどから発生する個体差を、Ｄ／Ａ
変換する導通時間も同じ半導体装置上に構成された定時
間設定手段にから供給することにより、これらの個体差
による駆動電圧信号の電圧差を緩和している。従って、
多階調表示を精度良く再現可能なディスプレイ駆動用半
導体装置を実現することができる。

【００３７】さらに、階調信号発生部において駆動電圧
信号を決定する定電流手段を複数のスイッチ手段から構
成することにより、このスイッチ手段の制御を低電圧で
あるロジックレベルでの構成を可能としている。従っ
て、ディスプレイ駆動用半導体装置上において大きな面
積を必要とする高電圧のディスプレイ駆動レベルのルー
ルに従って配置する部分を縮小することが可能となり、
ディスプレイ駆動用半導体装置をより小さな半導体チッ
プにより実現することができる。

【図面の簡単な説明】

【図１】実施例１に係るディスプレイ駆動用半導体装置
の構成を示す回路図である。

【図２】図１に示すディスプレイ駆動用半導体装置の動
作を説明するためのタイミングチャートである。

【図３】実施例２に係るディスプレイ駆動用半導体装置
の構成を示す回路図である。

【図４】図３に示すディスプレイ駆動用半導体装置内イ
ネーブル信号発生回路の動作を説明するためのタイミン
グチャートである。

【図５】実施例３に係るディスプレイ駆動用半導体装置
の構成を示す回路図である。

【図６】図５に示すディスプレイ駆動用半導体装置のデ
コーダを構成するセルを示す説明図である。

【図７】従来のディスプレイ駆動用半導体装置の構成を
示す回路図である。

【図８】図７に示すディスプレイ駆動用半導体装置のセ
レクターの構成を示す説明図である。

【符号の説明】

１ ・・・ ディスプレイ駆動用半導体装置 ２ ・・・ 階調信号発生部 １０・・・ データバス １１・・・ 第１のラッチ回路 １２・・・ 第２のラッチ回路 １３・・・ レベルシフター １４・・・ セレクター回路 １５・・・ 電圧レベル群 １６・・・ 出力端 ２１・・・ デコーダ ２２・・・ 定電流回路 ２３・・・ 電圧設定回路 ２４・・・ リセット回路 ２５・・・ ボルテージフォロワー ３１．１〜３１．８・・・ 定電流スイッチ ３２．１〜３２．８・・・ コンデンサー ３３・・・ ＭＯＳＦＥＴ ３４・・・ オペアンプ ４０・・・ イネーブル信号発生回路 ４１・・・ 初期設定回路 ４２・・・ 電圧設定回路 ４３・・・ 定電流回路 ４４・・・ 制御回路 ４５・・・ 判定回路 ５１、５７、５８、６４、６５・・・ ＭＯＳＦＥＴ ５２・・・ コンデンサー ５３・・・ 定電流スイッチ ５４・・・ コンパレータ ５５、６０、６３・・・ インバータ ５６、５９・・・ 抵抗 ６１・・・ ＡＮＤゲート ６２・・・ ＮＡＮＤゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数ビットの画素データから多階調表示
   を行うための駆動電圧信号を出力する階調信号発生部を
   有するディスプレイ駆動用半導体装置において、前記階
   調信号発生部が、前記駆動電圧信号を発生するための電
   圧設定手段と、この電圧設定手段に対し前記画素データ
   の各ビットに対応して所定の電流を流すことが可能な定
   電流手段とを備えていることを特徴とするディスプレイ
   駆動用半導体装置。
2. 【請求項２】 請求項１において、前記定電流手段にお
   ける電流を流す導通時間を規定可能な定時間設定手段を
   備えていることを特徴とするディスプレイ駆動用半導体
   装置。
3. 【請求項３】 請求項１または２において、前記定電流
   手段は、前記各ビットに対応した電流が流れるように設
   定された複数のスイッチ手段から構成されていることを
   特徴とするディスプレイ駆動用半導体装置。