JPH05175217A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 二酸化シリコン膜と窒化シリコン膜を基板上
に積層形成しエミッタ電極取出し用コンタクトホールを
形成する半導体装置の製造において、二酸化シリコン膜
の開口部が窒化シリコン膜の開口部より小さくなる半導
体装置の製造方法を提供する。 【構成】 半導体（シリコン）基板１０１上に第１の絶
縁膜（二酸化シリコン）１１および第２の絶縁膜（窒化
シリコン）１２を積層して形成し、絶縁膜１２上に第１
の開口部を有するレジスト膜を形成し、前記レジスト膜
の第１の開口部内に露出した絶縁膜１２に絶縁膜１１に
達する開口部を形成し、前記レジスト膜を軟化流動させ
た後前記第１の開口部の内側に自己整合的に第２の開口
部を形成し、前記レジスト膜をマスクに第２の開口部内
に露出した第１の絶縁膜に半導体基板に達する開口部１
１ｂを形成し、電極金属層１６〜１８を被着し半導体基
板に接続した電極２０を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、高周波用電力シリコンバイポーラトラン
ジスタのエミッタ電極用コンタクトホールの形成方法に
関する。

【０００２】

【従来の技術】近年、高周波半導体装置の高性能化は目
覚ましく、シリコンバイポーラトランジスタ（以下トラ
ンジスタと略称する）は、浅い能動領域の形成や、パタ
ーン微細化等により、高性能化が図られてきた。特に、
トランジスタのエミッタ電極取り出し用コンタクトホー
ルの構造は、パターン微細化に深く関り、トランジスタ
の性能向上の重要な要素となっている。

【０００３】以下、従来のトランジスタのエミッタ電極
取出し用コンタクトホールの形成方法について図３およ
び図４によって説明する。

【０００４】コレクタ領域であるシリコン基板１０１の
上面にベース領域１０２を形成し、このベース領域１０
２上に第１絶縁膜の二酸化シリコン膜１０３、第２絶縁
膜の窒化シリコン膜１０４を積層して形成し、さらにエ
ミッタ電極形成予定部に開口１０５ａを有するレジスト
膜１０５を形成する（図３（ａ））。

【０００５】次に、レジスト膜１０５をマスクに、ドラ
イエッチング装置を用いて、窒化シリコン膜１０４にエ
ッチングを施して、第１の開口部１０４ａを形成し、さ
らに、前記窒化シリコン膜１０４をマスクに、フッ化ア
ンモニウムを用いて、二酸化シリコン膜１０３にエッチ
ングを施して、第２の開口部１０３ａを形成し、さら
に、イオン注入法によって、エミッタコンタクトホール
内に露出しているベース領域１０２内にエミッタ領域１
０６を形成する（図３（ｂ））。

【０００６】次に、エミッタコンタクトホール内のエミ
ッタ領域１０６に形成される電極金属層との接触抵抗を
低減させるために、前記エミッタ領域上にＰｔＳｉ層１
１１を形成し、さらにＴｉ層１１２、Ｐｔ層１１３、Ａ
ｕ層１１４を順次積層して、エミッタ電極１１０を形成
する（図４）。

【０００７】この形成方法によれば、エミッタ・ベース
接合端部とエミッタ電極を接触することによるエミッタ
・ベース間の短絡を生じやすく、防止するためには、エ
ミッタ・ベース接合端部とエミッタ電極端の距離を大き
くしなければならず、エミッタ領域のストライプ幅が広
くなる欠点があった。

【０００８】また、窒化シリコン膜と二酸化シリコン膜
の構造は、ひさし状になっているため、エミッタ電極用
金属層のうち、Ｔｉ層、Ｐｔ層が段切れしやすく、熱処
理で最上層のＡｕ層とＴｉ層が反応することが多々あっ
た。Ｔｉ層、Ｐｔ層の段切れを防止するために、Ｔｉ層
を厚くする方法があるが、フィンガ電極の抵抗が大きく
なる等の欠点がある。

【０００９】窒化シリコン膜の開口部に比べ、二酸化シ
リコン膜の開口部を小さくする方法の一つとして、窒化
シリコン膜の開口部を形成した後、窒化シリコン膜の開
口部より小さい開口部を有するレジスト膜を形成する方
法があるが、窒化シリコン膜の開口部の幅は０．８μｍ
程度でマスク合わせは不可能であった。

【００１０】

【発明が解決しようとする課題】以上述べたように、従
来の製造方法には、次にあげる問題点があった。

【００１１】（ａ）エミッタ・ベース接合端部とエミッ
タ電極端の距離を大きくするためには、二酸化シリコン
膜をオーバーエッチングしなければならず、エミッタ領
域のストライプ幅が広くなり、微細化が困難であった。

【００１２】（ｂ）窒化シリコン膜と二酸化シリコン膜
の構造は、ひさし状になっているため、エミッタ電極用
金属層のうち、Ｔｉ層、Ｐｔ層が段切れしやすく、熱処
理で最上層のＡｕ層とＴｉ層が反応することが多々あっ
た。

【００１３】この発明は、上記の欠点を排除するもの
で、二酸化シリコン膜の開口部が窒化シリコン膜の開口
部より小さくなる半導体装置の製造方法を提供すること
を目的とする。

【００１４】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に第１の絶縁膜および第２
の絶縁膜を積層して形成する工程と、前記第２の絶縁膜
上に電極形成予定部に第１の開口部を有するレジスト膜
を形成する工程と、前記レジスト膜の第１の開口部内に
露出した第２の絶縁膜に第１の絶縁膜に達する開口部を
形成する工程と、前記レジスト膜を軟化流動させた後前
記第１の開口部の内側に自己整合的に第２の開口部を形
成する工程と、前記レジスト膜をマスクに第２の開口部
内に露出した第１の絶縁膜に半導体基板に達する開口部
を形成する工程と、電極金属層を被着し前記半導体基板
に接続した電極を形成する工程を含むことを特徴とす
る。

【００１５】

【作用】本発明は、窒化シリコン膜の開口部の内側に二
酸化シリコン膜の開口部を自己整合的に形成でき、窒化
シリコン膜の開口部と二酸化シリコン膜の開口部は階段
状となり、エミッタ領域のストライプ幅の減少、電極用
金属膜の段切れ防止が実現できる。

【００１６】

【実施例】（実施例１）以下に本発明の一実施例につき
図面を参照して説明する。

【００１７】図１（ａ），（ｂ）および図２（ａ），
（ｂ）は一実施例の半導体装置の製造方法について、工
程順に示すいずれも断面図である。

【００１８】コレクタ領域であるシリコン基板１０１の
上面にベース領域１０２が設けられ、このベース領域１
０２上に熱酸化を施し、膜厚１５００オングストローム
（以下Ａと略記する）の二酸化シリコン膜１１を形成す
る。次に、減圧ＣＶＤ法により、前記二酸化シリコン膜
１１とのエッチング選択比を大きくとれる窒化シリコン
膜１２を膜厚５００Ａ形成する。次いで、所定のパター
ンに形成されたレジスト膜１３をマスクに、プラズマエ
ッチング装置等を用いたドライエッチングによって窒化
シリコン膜１２にパターニングを施す（図１（ａ））。

【００１９】次に、前記レジスト膜１３を例えば１５０
℃ １０ｍｉｎの熱処理により軟化させてレジスト膜２
３とし、窒化シリコン膜の開口部１２ａより小さな開口
部２３ａを形成し、前記レジスト膜２３をマスクに、開
口部を露出している二酸化シリコン膜１１をフッ化アン
モニウムで１０００Ａエッチングを施し、第２の開口部
１１ａを形成する（図１（ｂ））。

【００２０】次に、前記レジスト膜２３を例えば、１８
０℃ １０ｍｉｎの熱処理により、さらに、流動させ前
記第２の開口部１１ａを覆うレジスト膜３３とし、前記
二酸化シリコン膜１２の第２の開口部１１ａよりもさら
に小さな開口部３３ａを形成し、レジスト膜３３をマス
クに、二酸化シリコン膜１１をフッ化アンモニウムでエ
ッチングを施し、シリコン基板に達する開口部１１ｂを
形成する（図２（ａ））。

【００２１】次に、イオン注入法により、砒素（Ａｓ）
を注入し、シリコン基板のベース領域１０２にエミッタ
領域１４を形成し、次に、例えば、電子ビーム蒸着によ
り、Ｐｔ層（図示せず）を厚さ３００Ａ被着し、５００
℃にて熱処理を施すことにより、エミッタ領域１４上に
ＰｔＳｉ層１５を形成し、次に、Ｔｉ層１６、Ｐｔ層１
７、Ａｕ層１８を積層して被着し、エミッタ電極２０を
形成する（図２（ｂ））。

【００２２】以上の製造方法には、次にあげる利点があ
る。

【００２３】（ａ）二酸化シリコン膜の第２の開口部
は、窒化シリコン膜の第１の開口部より自己整合的に小
さくなる。これにより、エミッタ領域のストライプ幅を
狭くすることができ、微細化が実現できる。

【００２４】（ｂ）エミッタ・ベース接合端部は二酸化
シリコン膜に保護されているので、この部分にエミッタ
電極の金属層が接近することはなく、エミッタ・ベース
間の短絡は皆無となる。

【００２５】（ｃ）エミッタ電極切り出し用開口部が階
段状になっているので、電極用金属積層のうち、Ｔｉ
層、Ｐｔ層の段切れはなくなり、金属積層の熱処理での
反応はない。

【００２６】以上、この発明の一実施例として、シリコ
ンバイポーラトランジスタのエミッタ電極用コンタクト
ホールの形成方法について説明したが、これに限定され
るものではなく、半導体装置の厚い絶縁膜にコンタクト
ホールを形成する場合にも適用でき、同様の効果が期待
できる。

【００２７】

【発明の効果】以上述べたように、本発明によればエミ
ッタ・ベース接合の端部が絶縁膜に保護されているの
で、エミッタ・ベース間の短絡なしにエミッタ領域のス
トライプ幅の微細化が自己整合的に達成される。また、
エミッタ電極用金属層のバリアメタルの段切れがなくな
るので、電極間ピッチを狭くできる。

【００２８】上記により、高周波特性の優れた半導体装
置が製造できる顕著な利点がある。

【図面の簡単な説明】

【図１】（ａ），（ｂ）は本発明の一実施例に係る半導
体装置の製造方法を工程順に示すいずれも断面図。

【図２】（ａ），（ｂ）は図１に引続き本発明の一実施
例に係る半導体装置の製造方法を工程順に示すいずれも
断面図。

【図３】（ａ），（ｂ）は従来例の半導体装置の製造方
法を工程順に示すいずれも断面図。

【図４】図３に引続き従来例の半導体装置の製造方法を
工程順に示す断面図。

【符号の説明】

１１…二酸化シリコン膜 １２…窒化シリコン膜 １３，２３，３３…レジスト膜 １１ａ，１１ｂ，１２ａ，２３ａ，３３ａ…開口部 １４…エミッタ領域 １５…ＰｔＳｉ層 １６…Ｔｉ層 １７…Ｐｔ層 １８…Ａｕ層２０ …エミッタ電極 １０１…シリコン基板 １０２…ベース領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に第１の絶縁膜および第２
   の絶縁膜を積層して形成する工程と、前記第２の絶縁膜
   上に電極形成予定部に第１の開口部を有するレジスト膜
   を形成する工程と、前記レジスト膜の第１の開口部内に
   露出した第２の絶縁膜に第１の絶縁膜に達する開口部を
   形成する工程と、前記レジスト膜を軟化流動させた後前
   記第１の開口部の内側に自己整合的に第２の開口部を形
   成する工程と、前記レジスト膜をマスクに第２の開口部
   内に露出した第１の絶縁膜に半導体基板に達する開口部
   を形成する工程と、電極金属層を被着し前記半導体基板
   に接続した電極を形成する工程を含むことを特徴とする
   半導体装置の製造方法。