JPH05102189A - Formation method of thin film, silicon thin film and formation method of silicon thin-film transistor - Google Patents
Formation method of thin film, silicon thin film and formation method of silicon thin-film transistorInfo
- Publication number
- JPH05102189A JPH05102189A JP2398692A JP2398692A JPH05102189A JP H05102189 A JPH05102189 A JP H05102189A JP 2398692 A JP2398692 A JP 2398692A JP 2398692 A JP2398692 A JP 2398692A JP H05102189 A JPH05102189 A JP H05102189A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- silicon
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜形成方法、シリコ
ン薄膜及びシリコン薄膜トランジスタの形成方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film forming method, a silicon thin film and a silicon thin film transistor forming method.
【０００２】近年、薄膜トランジスタ（以下、ＴＦＴと
称する）は液晶表示パネル、エレクトロルミネッセンス
等の駆動素子として、使用されるようになった。このよ
うな液晶表示パネルは、例えば薄型の液晶テレビや情報
端末として使用されている。In recent years, thin film transistors (hereinafter referred to as TFTs) have come to be used as driving elements for liquid crystal display panels, electroluminescence and the like. Such a liquid crystal display panel is used as, for example, a thin liquid crystal television or an information terminal.
【０００３】ＴＦＴは、通常ガラス基板の上にマトリッ
クス状に形成され、ガラス基板が軟化しないような比較
的低温のプロセスで形成される。したがって、低温のプ
ロセスで高い移動度を有するＴＦＴを実現することが要
求される。TFTs are usually formed in a matrix on a glass substrate, and are formed by a relatively low temperature process that does not soften the glass substrate. Therefore, it is required to realize a TFT having high mobility in a low temperature process.
【０００４】[0004]
【従来の技術】従来のＴＦＴは、ＣＶＤ法によりガラス
基板上に形成された非晶質シリコン薄膜または結晶粒が
ごく微細な結晶性のよくない多結晶シリコン薄膜を活性
層としている。2. Description of the Related Art In a conventional TFT, an active layer is an amorphous silicon thin film formed on a glass substrate by a CVD method or a polycrystalline silicon thin film having very fine crystal grains and poor crystallinity.
【０００５】[0005]
【発明が解決しようとする課題】しかし、このようなシ
リコン薄膜を用いたＴＦＴによれば、キャリアの移動度
を大きくできないという問題がある。However, the TFT using such a silicon thin film has a problem that the mobility of carriers cannot be increased.
【０００６】これに対して、高温の熱処理を行って結晶
性を良くすることも可能であるが、大型ガラス基板を使
用する場合、約４００℃の温度を超えるとガラス基板に
変形が生じ易くなるという不都合があり、ガラス基板を
軟化点以上の温度にすることは実用上できない。On the other hand, although it is possible to perform a high temperature heat treatment to improve the crystallinity, when a large glass substrate is used, the glass substrate is likely to be deformed when the temperature exceeds about 400 ° C. However, it is practically impossible to raise the temperature of the glass substrate to a temperature above the softening point.
【０００７】また、絶縁性基板上に非晶質シリコン薄膜
または微細結晶粒の多結晶シリコン薄膜を形成した後、
レーザーアニールにより一部分づつ多結晶化または単結
晶化を進めて、全域に及ぼすことも試みられているが、
工程に要する時間が長く、また、大面積を均一に処理す
ることが困難である。After forming an amorphous silicon thin film or a polycrystalline silicon thin film of fine crystal grains on an insulating substrate,
It has been attempted to proceed to polycrystallization or single crystallization by laser annealing one by one, and to affect the whole area.
The time required for the process is long, and it is difficult to uniformly process a large area.
【０００８】本発明はこのような問題に鑑みてなされた
ものであって、低温で結晶性のよいシリコンの薄膜を得
るための薄膜形成方法及びシリコン薄膜とシリコン薄膜
トランジスタの製造方法を提供することを目的とする。The present invention has been made in view of the above problems, and it is an object of the present invention to provide a thin film forming method for obtaining a silicon thin film having good crystallinity at a low temperature and a method for manufacturing a silicon thin film and a silicon thin film transistor. To aim.
【０００９】[0009]
【課題を解決するための手段】上記課題は、以下の(1)
〜(18)の発明によって解決される。 (1) 図１、２に例示するように、二元系材料を構成する
各原子を別々に含む２つの雰囲気に基体１を交互に曝す
原子層堆積法により、該基体１上に二元系材料膜２を成
長し、つづいて該二元系材料膜２の上にシリコン膜３を
成長することを特徴とする薄膜形成方法により達成す
る。[Means for Solving the Problems] The above problems are as follows (1)
It is solved by the invention of (18). (1) As illustrated in FIGS. 1 and 2, the binary system is formed on the substrate 1 by an atomic layer deposition method in which the substrate 1 is alternately exposed to two atmospheres that individually contain the atoms that form the binary system material. The thin film forming method is characterized in that the material film 2 is grown and then the silicon film 3 is grown on the binary material film 2.
【００１０】(2) 図１、２に例示するように、前記二元
系材料膜２上へのシリコン膜３の成長は、前記二元系材
料膜２の形成後に真空を破らずに行われることを特徴と
する薄膜形成方法により達成する。(2) As illustrated in FIGS. 1 and 2, the growth of the silicon film 3 on the binary material film 2 is performed without breaking the vacuum after the formation of the binary material film 2. This is achieved by a thin film forming method characterized by the above.
【００１１】(3) 図１、２に例示するように、前記二元
系材料膜２は、Al2O3 膜であることを特徴とする(1) 記
載の薄膜形成方法により達成する。 (4) 図11に例示するように、前記二元系材料膜２は、 I
II族、Ｖ族の元素よりなる半導体膜であることを特徴と
する(1) 記載の薄膜形成方法により達成する。(3) As illustrated in FIGS. 1 and 2, the binary material film 2 is an Al 2 O 3 film, which is achieved by the thin film forming method described in (1). (4) As illustrated in FIG. 11, the binary material film 2 is
This is achieved by the thin film forming method described in (1), which is a semiconductor film made of a group II element and a group V element.
【００１２】(5) 図１、２に例示するように、前記シリ
コン膜３は、基体温度が４００℃以下で形成されること
を特徴とする(1) 記載の薄膜形成方法により達成する。 (6) 図１に例示するように、前記結晶シリコン膜２，３
の成長を、水素とシランを含むガスを用いるプラズマ化
学気相堆積法により行うことを特徴とする(1)記載の薄
膜形成方法により達成する。(5) As shown in FIGS. 1 and 2, the silicon film 3 is formed by a thin film forming method described in (1), characterized in that the substrate temperature is 400 ° C. or lower. (6) As illustrated in FIG. 1, the crystalline silicon films 2, 3
Is grown by a plasma chemical vapor deposition method using a gas containing hydrogen and silane, thereby achieving the thin film forming method described in (1).
【００１３】(7) 図７に例示するように、基体１の上に
SiO2、SiON、 SiNのいずれかよりなる絶縁膜１６を形成
する工程と、二元系材料を構成する各原子を別々に含む
２つの雰囲気に交互に曝す原子層堆積法によって前記絶
縁膜１６の上にAl2O3 膜１７を成長し、つづいて該Al2O
3 膜１７の上にシリコン膜１８を成長することを特徴と
する薄膜形成方法により達成する。(7) As illustrated in FIG.
The step of forming the insulating film 16 made of any one of SiO 2 , SiON, and SiN, and the atomic layer deposition method of alternately exposing the insulating film 16 to two atmospheres containing the respective atoms forming the binary material are alternately performed. growing an Al 2 O 3 film 17 above, the subsequent Al 2 O
This is achieved by a thin film forming method characterized by growing a silicon film 18 on the three films 17.
【００１４】(8) 図１、２、３に例示するように、酸素
を含む雰囲気とアルミニウムを含む雰囲気に交互に基体
１を曝す原子層堆積法により、該基板１の上にAl2O3 膜
２を成長するとともに、アルミニウムを含む雰囲気で該
Al2O3 膜２、１２の成長を終了し、つづいて該基板１を
大気に曝すことなく、該Al2O3 膜２、１２の上に結晶シ
リコン膜３、１３を形成することを特徴とする薄膜形成
方法により達成する。(8) As illustrated in FIGS. 1, 2 and 3 , Al 2 O 3 is deposited on the substrate 1 by an atomic layer deposition method in which the substrate 1 is alternately exposed to an atmosphere containing oxygen and an atmosphere containing aluminum. While growing the film 2, the film 2 is grown in an atmosphere containing aluminum.
A feature that the crystalline silicon films 3 and 13 are formed on the Al 2 O 3 films 2 and 12 without finishing the growth of the Al 2 O 3 films 2 and 12 and subsequently exposing the substrate 1 to the atmosphere. This is achieved by the thin film forming method.
【００１５】(9) 図３に例示するように、前記Al2O3膜
１２は、前記シリコン膜１３の形成位置に移動されるま
でアルミニウム含有ガスに曝されていることを特徴とす
る(8) 記載の薄膜形成方法により達成する。(9) As illustrated in FIG. 3, the Al 2 O 3 film 12 is exposed to an aluminum-containing gas until it is moved to the formation position of the silicon film 13 (8). ) It is achieved by the thin film forming method described.
【００１６】(10)図３に例示するように、前記アルミニ
ウム含有ガスは、Al(CH3)3であることを特徴とする(9)
記載の薄膜形成方法により達成する。 (11)図４、５に例示するように、二元系材料の原子のう
ちの一方と他方を交互に含みかつ基板加熱温度が異なる
複数のガス雰囲気中に、基体１を順次移動させて該基体
１の上に異なる２つの原子層14ａ〜14ｄを交互に積層す
る工程と、前記最終の雰囲気から取り出した前記基体１
を、前記二元系材料を構成する各原子を別々に含む２つ
の雰囲気に交互に曝す原子層堆積法によって前記原子層
14ａ〜14ｄの上に二元系材料層を成長する工程を有する
ことを特徴とする薄膜形成方法により達成する。(10) As illustrated in FIG. 3, the aluminum-containing gas is Al (CH 3 ) 3 (9)
This is achieved by the thin film forming method described. (11) As illustrated in FIGS. 4 and 5, the substrate 1 is sequentially moved into a plurality of gas atmospheres that alternately include one and the other of the atoms of the binary material and have different substrate heating temperatures. A step of alternately laminating two different atomic layers 14a to 14d on the substrate 1, and the substrate 1 taken out from the final atmosphere
By an atomic layer deposition method in which each of the two layers is alternately exposed to two atmospheres that individually contain each atom constituting the binary material.
This is achieved by a thin film forming method characterized by including a step of growing a binary material layer on 14a to 14d.
【００１７】(12)図４、５に例示するように、(11)記載
の方法により形成された二元系材料層の上にシリコン膜
１５を成長する工程とを有することを特徴とする薄膜形
成方法により達成する。(12) As illustrated in FIGS. 4 and 5, a step of growing a silicon film 15 on the binary material layer formed by the method described in (11). This is achieved by the forming method.
【００１８】(13)図２に例示するように、（-1 0 1 2）
面に優先配向して形成されるAl2O3 膜２の上に、（１０
０）面に優先配向してシリコンが積層されていることを
特徴とするシリコン薄膜により達成する。(13) As illustrated in FIG. 2, (-1 0 1 2)
On the Al 2 O 3 film 2 formed with preferential orientation on the plane, (10
This is achieved by a silicon thin film characterized in that silicon is laminated with preferential orientation on the (0) plane.
【００１９】(14)図６、７、８に例示するように、(1)
、(2) 、(8) 、(9) 又は（12）記載の方法によって基
体１の上にAl2O3 膜２を介してシリコン膜３を形成する
工程と、前記シリコン膜３の上にゲート絶縁膜４を介し
てゲート電極５を形成する工程と、前記ゲート電極５の
両側の前記シリコン膜３にソース層６及びドレイン層６
を形成する工程とを有することを特徴とするシリコン薄
膜トランジスタの形成方法により達成する。(14) As illustrated in FIGS. 6, 7 and 8, (1)
, (2), (8), (9) or (12), the step of forming a silicon film 3 on the substrate 1 via the Al 2 O 3 film 2; A step of forming a gate electrode 5 via a gate insulating film 4, and a source layer 6 and a drain layer 6 on the silicon film 3 on both sides of the gate electrode 5.
And a step of forming a silicon thin film transistor.
【００２０】(15)図９、１０に例示するように、絶縁性
基体１ａの上にゲート電極１ｂを形成する工程と、前記
絶縁性基体１ａと前記ゲート電極１ｂの上に、(1) 、
(2) 、(8) 、(9) 又は（12）記載の方法によってAl2O3
膜２及びシリコン薄膜３を形成する工程と、前記シリコ
ン薄膜３の上にソース電極１１ａ及びドレイン電極１１
ｂを形成する工程とを有することを特徴とするシリコン
薄膜トランジスタの形成方法により達成する。(15) As illustrated in FIGS. 9 and 10, the step of forming the gate electrode 1b on the insulating substrate 1a, and (1) on the insulating substrate 1a and the gate electrode 1b,
Al 2 O 3 by the method described in (2), (8), (9) or (12)
A step of forming the film 2 and the silicon thin film 3, and a source electrode 11 a and a drain electrode 11 on the silicon thin film 3.
and a step of forming b.
【００２１】(16)図7 、8 、１０に例示するように、前
記Al2O3 膜１７を形成する前に、SiO2、SiON、 SiNのい
ずれかよりなる絶縁膜１６を形成する工程を含むことを
特徴とする(14)、(15)記載のシリコン薄膜トランジスタ
の形成方法により達成する。(16) As illustrated in FIGS. 7, 8 and 10, before forming the Al 2 O 3 film 17, a step of forming an insulating film 16 made of any one of SiO 2 , SiON and SiN is performed. It is achieved by the method for forming a silicon thin film transistor according to (14) or (15), which further comprises:
【００２２】(17)図１１に例示するように、絶縁性基体
１の上にソース電極３１及びドレイン電極３２を形成す
る工程と、前記絶縁性基体１、ソース電極３１及びドレ
イン電極３２の上に、(1) 、(2) 又は(3)記載の方法に
より二元系半導体層３３及びシリコン膜３４を形成する
工程と、該シリコン膜３４の上に絶縁膜３５を介してゲ
ート電極３６を形成する工程とを有することを特徴とす
るシリコン薄膜トランジスタの形成方法により達成す
る。(17) As illustrated in FIG. 11, the step of forming the source electrode 31 and the drain electrode 32 on the insulating substrate 1, and the step of forming the source electrode 31 and the drain electrode 32 on the insulating substrate 1. A step of forming the binary semiconductor layer 33 and the silicon film 34 by the method described in (1), (2) or (3), and forming a gate electrode 36 on the silicon film 34 via an insulating film 35. And a step of forming a silicon thin film transistor.
【００２３】[0023]
【作 用】本発明によれば、図１、２に例示するよう
に、基体１に原子層堆積法により二元系材料膜２を成長
し、その上にシリコン膜３を成長する。このようにすれ
ば、結晶性のよいシリコン膜３が得られる。[Operation] According to the present invention, as illustrated in FIGS. 1 and 2, the binary material film 2 is grown on the substrate 1 by the atomic layer deposition method, and the silicon film 3 is grown thereon. By doing so, the silicon film 3 having good crystallinity can be obtained.
【００２４】また、二元系材料膜２上でのシリコン膜３
の成長を、真空を破らずに行うようにすれば、汚染のな
い結晶性のよいシリコン膜３が得られる。その二元系材
料膜２としては、Al2O3 膜、III 族とＶ族の元素からな
る半導体膜等があり、Al2O3 膜ではその優先配向は（-1
0 1 2）面であり、その上には（１００）面に優先配向
して結晶粒の大きな多結晶又は単結晶のシリコン膜が形
成される。Further, the silicon film 3 on the binary material film 2
Is grown without breaking the vacuum, the silicon film 3 with good crystallinity free from contamination can be obtained. The binary material film 2 includes an Al 2 O 3 film, a semiconductor film made of a group III element and a group V element, and the preferred orientation of the Al 2 O 3 film is (-1
0 1 2) plane, and a polycrystalline or single crystal silicon film having large crystal grains is formed on the (100) plane with preferential orientation.
【００２５】さらに、原子層堆積法により形成した二元
系材料膜２の上にシリコン膜３を形成する場合に、基体
温度を４００℃以下にしても良質な膜が形成されるの
で、基体１の変形は抑制される。Furthermore, when the silicon film 3 is formed on the binary material film 2 formed by the atomic layer deposition method, a good quality film is formed even if the substrate temperature is 400 ° C. or lower. Deformation is suppressed.
【００２６】なお、シリコン膜３の形成方法としては例
えばシランと水素を含むガスを用いたプラズマＣＶＤ法
があり、これによれば、低温でシリコン成長が可能にな
り、基体１の変形の発生が防止される。As a method of forming the silicon film 3, there is, for example, a plasma CVD method using a gas containing silane and hydrogen. According to this method, silicon can be grown at a low temperature and the substrate 1 is not deformed. To be prevented.
【００２７】また、図７に例示するように、Al2O3 膜１
７の下地としてSiO2、 SiN、SiONの絶縁膜１６を形成す
ると、そのAl2O3 膜１７が（-1 0 1 2）面に優先配向し
て成長し易くなり、その上に形成されるシリコン膜１８
の膜質がさらに向上する。Further, as illustrated in FIG. 7, the Al 2 O 3 film 1 is used.
When the insulating film 16 of SiO 2 , SiN, and SiON is formed as the base of No. 7, the Al 2 O 3 film 17 is preferentially oriented to the (-1 0 12) plane and easily grows, and is formed thereon. Silicon film 18
The film quality of is further improved.
【００２８】また、本発明では図１〜３に例示するよう
に、基体１に原子層堆積法によりAl 2O3 膜２を成長し、
つづいて大気に曝すことなくその上に結晶シリコン膜３
を成長するようにしているので、汚染のない結晶性の良
いシリコン膜３が得られる。この場合、Al2O3膜２の最
終の成長をアルミニウムを含む雰囲気に曝しているの
で、この上に質の良いシリコン膜３が成長される。Further, in the present invention, as illustrated in FIGS.
On the substrate 1 by the atomic layer deposition method 2O3Grow the membrane 2,
Then, the crystalline silicon film 3 is formed on it without being exposed to the atmosphere.
As it grows, it has good crystallinity without contamination.
A silicon film 3 is obtained. In this case Al2O3Membrane 2
Exposing the final growth to an atmosphere containing aluminum
Then, a good quality silicon film 3 is grown on this.
【００２９】また、図３に例示するように、Al2O3 膜１
２を形成した後に、基体１をアルミニウム含有ガスに曝
しながらシリコン膜１３を形成する領域まで移動してい
るので、その表面への他の元素の付着が阻止される。そ
のアルミニウム含有ガスをAl(CH3)3とすれば、アルミニ
ウムの反応が生じにくくなり、アルミニウムの成長が抑
制される。Further, as illustrated in FIG. 3, the Al 2 O 3 film 1 is used.
After forming 2, the substrate 1 is moved to the region where the silicon film 13 is formed while exposing the substrate 1 to the aluminum-containing gas, so that the adhesion of other elements to the surface is prevented. If the aluminum-containing gas is Al (CH 3 ) 3 , it becomes difficult for the reaction of aluminum to occur and the growth of aluminum is suppressed.
【００３０】さらに、Al2O3 膜の膜質を向上するために
は、基体との界面状態が重要である。この場合、図４、
５に例示するように、複数の反応室でAl2O3 膜の初期の
数原子層１４ａ〜１４ｄを形成するようにすると、その
制御範囲が広くなって良好なヘテロ界面が得られ、この
上に形成するAl2O3 膜１４とシリコン膜１５の膜質がさ
らに向上する。Further, in order to improve the film quality of the Al 2 O 3 film, the state of the interface with the substrate is important. In this case, FIG.
As illustrated in FIG. 5, when the initial few atomic layers 14a to 14d of the Al 2 O 3 film are formed in a plurality of reaction chambers, the control range is widened and a good hetero interface can be obtained. The film qualities of the Al 2 O 3 film 14 and the silicon film 15 formed in the above are further improved.
【００３１】また、図６〜１０に例示するように、原子
層堆積法により二元系材料膜の上のシリコン膜をチャネ
ル領域としたシリコン薄膜トランジスタを形成すると、
その領域のキャリアの移動度が大きくなり、トランジス
タ特性が向上する。Further, as illustrated in FIGS. 6 to 10, when a silicon thin film transistor having a silicon film on a binary material film as a channel region is formed by an atomic layer deposition method,
The mobility of carriers in that region is increased, and the transistor characteristics are improved.
【００３２】また、図１１に例示するように、スタガー
型シリコン薄膜トランジスタを形成する場合には、原子
層堆積法によりAlP 、GaP 等の二元系半導体層３３を形
成して、その上にシリコン膜３４を積層すると、その膜
は配向性が良く、しかもシリコンと格子定数が非常に近
いためにシリコン膜３４の膜質が良好になり、ここに形
成されるトランジスタの特性はさらに良くなる。Further, as shown in FIG. 11, when forming a stagger type silicon thin film transistor, a binary semiconductor layer 33 of AlP, GaP or the like is formed by an atomic layer deposition method, and a silicon film is formed thereon. When 34 is laminated, the film has a good orientation, and since the lattice constant is very close to that of silicon, the film quality of the silicon film 34 is improved, and the characteristics of the transistor formed here are further improved.
【００３３】[0033]
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明のシリコン薄膜を形成する装置の一例を
示す概念図である。この装置は原子層堆積装置（ＡＬＤ
装置）とプラズマＣＶＤ装置（Ｐ−ＣＶＤ装置）を備
え、さらに、真空を破らずに両者の反応チャンバに基体
を搬送できる機構を備えている。Embodiments of the present invention will be described below with reference to the drawings. (A) Description of First Embodiment of the Present Invention FIG. 1 is a conceptual diagram showing an example of an apparatus for forming a silicon thin film of the present invention. This equipment is an atomic layer deposition equipment (ALD
Device) and a plasma CVD device (P-CVD device), and further a mechanism capable of transferring the substrate to both reaction chambers without breaking the vacuum.
【００３４】図１において、１は基体、C1，C2は反応チ
ャンバ、Ｌはロードロック、Ｎ1 〜Ｎ5 はガス導入口、
OFはオリフィス弁、Ｖ1 〜Ｖ5 は弁、Ｐ1 、Ｐ2 は真空
排気系機構を表す。また、図示しないが、両反応チャン
バC1，C2とも基体１を加熱する機構と基体１を搬送する
機構を備えている。In FIG. 1, 1 is a substrate, C 1 and C 2 are reaction chambers, L is a load lock, N 1 to N 5 are gas inlets,
OF orifice valve, V 1 ~V 5 is the valve, P 1, P 2 represents a vacuum exhaust system mechanism. Although not shown, both reaction chambers C 1 and C 2 have a mechanism for heating the substrate 1 and a mechanism for transporting the substrate 1.
【００３５】原子層堆積装置として、例えば特開平2- 7
4029号公報に開示されている薄膜形成装置を使用するこ
とができる。この装置は、図１に示すように、扇状の反
応チャンバＣ1 の中央部を不活性ガスのアルゴンバリア
ガスが流れるようにガス導入口Ｎ1 が配置され、その中
心から対称な左右の位置にガス導入口Ｎ2 、Ｎ3 が配置
され、扇の要の部分にはオリフィス弁OFとその排気側に
真空排気系機構Ｐ1 としてターボ分子ポンプが配置され
ている。As an atomic layer deposition apparatus, for example, Japanese Patent Laid-Open No. 2-7
The thin film forming apparatus disclosed in Japanese Patent No. 4029 can be used. In this apparatus, as shown in FIG. 1, a gas inlet N 1 is arranged so that an argon barrier gas of an inert gas flows in the center of a fan-shaped reaction chamber C 1 , and the gas inlets N 1 are located symmetrically from the center of the reaction chamber. Gas inlets N 2 and N 3 are arranged, and an orifice valve OF is arranged at a main part of the fan and a turbo molecular pump is arranged as a vacuum exhaust system mechanism P 1 on the exhaust side thereof.
【００３６】プラズマＣＶＤ装置としては、ガス導入口
Ｎ4 ，Ｎ5 、真空排気系機構Ｐ2 や図示しない電極とこ
れに電圧を印加する電源、基板加熱機構等を備えた通常
のものを使用することができる。As the plasma CVD apparatus, an ordinary one equipped with gas inlets N 4 , N 5 , an evacuation system P 2 , an electrode (not shown), a power source for applying a voltage to the electrode, a substrate heating mechanism, etc. is used. be able to.
【００３７】図１に示す装置を用いて、基体となるガラ
ス基板１にシリコン薄膜を形成する例を第１の実施例と
して示す。図２(a) ，(b) はシリコン薄膜の形成工程を
示す断面図であり、１はガラス基板、２はAl2O3 膜、２
ａ〜２ｎは酸素原子層とアルミニウム原子層が交互に配
置された単原子層、３は結晶シリコン膜を表す。なお、
ガラス基板１は例えば硼珪酸ガラス基板である。An example in which a silicon thin film is formed on a glass substrate 1 serving as a base by using the apparatus shown in FIG. 1 will be shown as a first embodiment. 2 (a) and 2 (b) are cross-sectional views showing a process for forming a silicon thin film, in which 1 is a glass substrate, 2 is an Al 2 O 3 film, and 2
a to 2n are monoatomic layers in which oxygen atomic layers and aluminum atomic layers are alternately arranged, and 3 represents a crystalline silicon film. In addition,
The glass substrate 1 is, for example, a borosilicate glass substrate.
【００３８】まず、基板であるガラス基板１を原子層堆
積装置の真空チャンバＣ1 内に配置する。ガラス基板１
はアルゴンバリアガスが流れている層を横切って左右に
往復する機構（図示せず）に取り付けられている。First, the glass substrate 1, which is a substrate, is placed in the vacuum chamber C 1 of the atomic layer deposition apparatus. Glass substrate 1
Is attached to a mechanism (not shown) that reciprocates left and right across the layer in which the argon barrier gas is flowing.
【００３９】そして、ガラス基板１を３００℃に加熱
し、ターボ分子ポンプＰ1 により５×１０-7 Torr まで
排気する。次に、弁Ｖ1 を開いてアルゴンガスを５００
sccm流し、0.０１Torrになるようにオリフィス弁ＯＦを
絞りアルゴンガスの定常流を作る。Then, the glass substrate 1 is heated to 300 ° C. and exhausted to 5 × 10 −7 Torr by the turbo molecular pump P 1 . Next, the valve V 1 is opened and argon gas is supplied to 500
The orifice valve OF is squeezed so as to have a flow of sccm and 0.01 Torr to make a steady flow of argon gas.
【００４０】ついで、弁Ｖ2 を開いて、１１０℃に加熱
した塩化アルミニウム（AlCl3 ）蒸気をガス導入口Ｎ2
を通して反応チャンバＣ1 内に導入する。さらに、弁Ｖ
3 を開いて、２０℃に保った水容器から水蒸気（H2O ）
をガス導入口Ｎ3 を通して反応チャンバＣ1 内に導入す
る。Then, the valve V 2 was opened, and aluminum chloride (AlCl 3 ) vapor heated to 110 ° C. was introduced into the gas inlet N 2
Is introduced into the reaction chamber C 1 . Furthermore, the valve V
Open 3 and steam (H 2 O) from a water container kept at 20 ° C
Is introduced into the reaction chamber C 1 through the gas inlet N 3 .
【００４１】この場合、アルゴンガスの定常流によって
塩化アルミニウム蒸気と水蒸気は隔てられ、混合しな
い。このときの反応チャンバＣ1 内の真空度は0.０１To
rrに維持されるようにする。In this case, the aluminum chloride vapor and water vapor are separated by the steady flow of argon gas and do not mix. At this time, the degree of vacuum in the reaction chamber C 1 is 0.01 To
to be maintained at rr.
【００４２】そして、定常流を乱さない速度、例えば往
復３秒の周期で、搬送機構上に載せたガラス基板１を塩
化アルミニウム蒸気雰囲気と水蒸気雰囲気の間で往復移
動させる。この往復移動を６０００回繰り返すことによ
って、ガラス基板１上に４０００Åの厚さのAl2O3 膜２
を成長した。成長の最終は塩化アルミニウム蒸気雰囲気
としてAl2O3 膜２の最上層2nにはAl層を形成した（図２
(a))。Then, the glass substrate 1 placed on the transport mechanism is reciprocated between the aluminum chloride vapor atmosphere and the water vapor atmosphere at a speed that does not disturb the steady flow, for example, a cycle of reciprocating 3 seconds. By repeating this reciprocating movement 6000 times, the Al 2 O 3 film 2 having a thickness of 4000 Å is formed on the glass substrate 1.
Grew up. At the end of the growth, an aluminum chloride vapor atmosphere was used to form an Al layer on the uppermost layer 2n of the Al 2 O 3 film 2 (FIG. 2).
(a)).
【００４３】つづいて、ロードロックＬを開いてガラス
基板１をプラズマＣＶＤ装置の反応チャンバＣ2 に搬送
し、プラズマＣＶＤ法によりAl2O3 膜２上に厚さ１００
０Åの結晶シリコンを成長した。成長条件は、基体温度
を４００℃にし、ジシラン(Si2H6) 流量を１０sccm、水
素（Ｈ2)流量を５００sccm、チャンバ内圧力を0.5Torr
、放電電力を２００Ｗ、放電時間を３０分とする。Subsequently, the load lock L is opened, the glass substrate 1 is transferred to the reaction chamber C 2 of the plasma CVD apparatus, and the thickness of 100 is formed on the Al 2 O 3 film 2 by the plasma CVD method.
0Å crystalline silicon was grown. The growth conditions were as follows: substrate temperature was 400 ° C., disilane (Si 2 H 6 ) flow rate was 10 sccm, hydrogen (H 2 ) flow rate was 500 sccm, and chamber pressure was 0.5 Torr.
The discharge power is 200 W and the discharge time is 30 minutes.
【００４４】このようにして、Al2O3 膜２上に結晶粒が
大きな多結晶または単結晶の結晶シリコン膜３が膜厚１
０００Åで形成された（図２(b))。Al2O3 膜２と結晶シ
リコン膜３の成長面の結晶方位を調べると、Al2O3 膜２
の一部に(-1 0 1 2)面の優先配向が見られ、結晶シリコ
ン膜３の一部に（１００）面の優先配向がみられた。In this way, a polycrystalline or single crystal crystalline silicon film 3 having a large crystal grain is formed on the Al 2 O 3 film 2 with a film thickness of 1
It was formed by 000Å (Fig. 2 (b)). When the crystal orientations of the growth surfaces of the Al 2 O 3 film 2 and the crystalline silicon film 3 are examined, the Al 2 O 3 film 2
The preferred orientation of the (-1 0 1 2) plane was observed in a part of the above, and the preferred orientation of the (100) plane was observed in a part of the crystalline silicon film 3.
【００４５】なお、Al2O3 膜２上の結晶シリコン膜３の
成長は、プラズマＣＶＤ法の他に、低圧ＣＶＤ法やスパ
ッタ法により形成することもできる。また、第１の実施
例では原子層堆積膜としてAl2O3 膜を用いたが、その他
に、GaP膜、 AlP膜、AlN膜、 ZnS膜を原子層堆積法によ
り形成し、その上に結晶シリコン膜を成長することもで
きる。The growth of the crystalline silicon film 3 on the Al 2 O 3 film 2 can be performed by a low pressure CVD method or a sputtering method in addition to the plasma CVD method. In addition, although the Al 2 O 3 film was used as the atomic layer deposition film in the first embodiment, in addition to this, a GaP film, an AlP film, an AlN film, and a ZnS film were formed by the atomic layer deposition method, and a crystal was formed thereon. It is also possible to grow a silicon film.
【００４６】さらに、上記した例では、ガラス基板１の
上に直にAl2O3 膜２を形成するようにしているが、その
Al2O3 膜２の下地層として SiN、SiON、SiO2等の層を形
成すると、Al2O3 膜２の(-1 0 1 2)面の優先配向が生じ
易くなり、その上に積層する結晶シリコン膜３の膜質が
さらに向上する。Further, in the above example, the Al 2 O 3 film 2 is formed directly on the glass substrate 1, but
SiN as an underlying layer of the Al 2 O 3 film 2, SiON, to form a layer of SiO 2 or the like, tends to occur preferentially oriented in Al 2 O 3 film 2 (-1 0 1 2) plane, laminated thereon The quality of the crystalline silicon film 3 is further improved.
【００４７】（ｂ）本発明の第２実施例の説明 第１実施例では、Al2O3 膜２の最上層２ｎとしてAl層を
形成しているが、AlはH2O と反応し易く、反応した場合
には、その上にシリコンがエピタキシャル成長し難くな
るので、清浄なAl面を出す必要がある。そのためには１
３００℃程度の前処理を行うことになるが、この温度条
件ではガラス基板１に変形が確実に生じるので適当でな
い。(B) Description of the Second Embodiment of the Present Invention In the first embodiment, the Al layer is formed as the uppermost layer 2n of the Al 2 O 3 film 2, but Al easily reacts with H 2 O. When reacting, it becomes difficult to epitaxially grow silicon on it, so it is necessary to form a clean Al surface. 1 for that
Although a pretreatment of about 300 ° C. is performed, this temperature condition is not suitable because the glass substrate 1 is surely deformed.
【００４８】そこで、そのような高温の加熱処理を行う
ことなくAlの表面を清浄に保持したままでシリコンを成
長させる方法を第２の実施例として説明する。図３は、
本発明の第２実施例を示すシリコン薄膜工程を示す概念
図である。この実施例においても、図１に示す構造の装
置を使用する。Therefore, a method for growing silicon while keeping the surface of Al clean without performing such high temperature heat treatment will be described as a second embodiment. Figure 3
It is a conceptual diagram which shows the silicon thin film process which shows the 2nd Example of this invention. Also in this embodiment, the device having the structure shown in FIG. 1 is used.
【００４９】まず、第１実施例と同様に、ガラス基板１
を原子層堆積装置の反応チャンバC1内に配置する。そし
て、ガラス基板１を４００℃に加熱し、ターボ分子ポン
プＰ1 により５×１０-7Torrになるまで排気する。次
に、弁Ｖ1 を開いてアルゴンガス（Ar）を５００sccm流
し、0.０１Torrになるようにオリフィス弁OFを調整して
アルゴンガスの定常流を作る。First, similarly to the first embodiment, the glass substrate 1
Is placed in the reaction chamber C 1 of the atomic layer deposition apparatus. Then, the glass substrate 1 is heated to 400 ° C. and exhausted to 5 × 10 −7 Torr by the turbo molecular pump P 1 . Next, the valve V 1 is opened to flow argon gas (Ar) at 500 sccm, and the orifice valve OF is adjusted so as to be 0.01 Torr to create a steady flow of argon gas.
【００５０】ついで、弁Ｖ2 を開いて、ガス導入口Ｎ2
を通してAl(CH3)3蒸気を反応チャンバC1内に導入する。
さらに、弁Ｖ3 を開いて、２０℃に保った水容器からガ
ス導入口Ｎ3 を通して水蒸気（H2O ）を反応チャンバＣ
1内に導入する。また、反応チャンバC1内の真空度を0.
０１Torrに維持する。Then, the valve V 2 is opened and the gas inlet N 2
Al (CH 3 ) 3 vapor is introduced into the reaction chamber C 1 through.
Further, the valve V 3 is opened, and water vapor (H 2 O) is introduced from the water container kept at 20 ° C. through the gas inlet N 3 into the reaction chamber C.
Install within 1 . Also, set the degree of vacuum in the reaction chamber C 1 to 0.
Maintain at 01 Torr.
【００５１】この場合、アルゴンガスの定常流によって
Al(CH3)3蒸気と H2O蒸気は隔てられて混合しない。さら
に、Al(CH3)3とH2O の供給時間をそれぞれ１秒となし、
アルゴンガスによるパージ時間を５秒となるように、搬
送機構上のガラス基板１をAl(CH3)3雰囲気とH2O 雰囲気
に往復移動させ、この往復移動を３００回繰り返すこと
により、ガラス基板１上に膜厚５００Åの多結晶又は単
結晶の Al2O3膜１２を成長する（図３(a))。In this case, the steady flow of argon gas
Al (CH 3 ) 3 vapor and H 2 O vapor are separated and do not mix. Furthermore, the supply time of Al (CH 3 ) 3 and H 2 O is 1 second, respectively,
The glass substrate 1 on the transfer mechanism is reciprocated between the Al (CH 3 ) 3 atmosphere and the H 2 O atmosphere so that the purge time with the argon gas is 5 seconds, and this reciprocation is repeated 300 times to obtain a glass substrate. A polycrystal or single crystal Al 2 O 3 film 12 having a film thickness of 500 Å is grown on the film 1 (FIG. 3 (a)).
【００５２】この場合、成長の最終はAl(CH3)3雰囲気と
して Al2O3膜１２の最上層12ｎをAl層とする。この後
に、原子層体積装置の弁Ｖ3 を閉じ、続いて弁Ｖ1 、Ｖ
2 を閉じ、ロードロックＬを開いてガラス基板１をプラ
ズマＣＶＤ装置の反応チャンバＣ2 に搬送してから、再
びロードロックＬを閉める。この場合、図示しないガス
導入口を通して反応チャンバＣ2 内にAl(CH3)3を導入し
た状態にするとともに、ガラス基板１を Al2O3膜１２の
成長温度よりも低い温度、例えば３５０℃の温度に設定
してAlの成長を生じさせないようにする。In this case, at the end of the growth, an Al (CH 3 ) 3 atmosphere is used and the uppermost layer 12n of the Al 2 O 3 film 12 is used as an Al layer. After this, the valve V 3 of the atomic layer volume device is closed, followed by the valves V 1 , V
2 is closed, the load lock L is opened, the glass substrate 1 is conveyed to the reaction chamber C 2 of the plasma CVD apparatus, and then the load lock L is closed again. In this case, Al (CH 3 ) 3 is introduced into the reaction chamber C 2 through a gas introduction port (not shown), and the glass substrate 1 is kept at a temperature lower than the growth temperature of the Al 2 O 3 film 12, for example, 350 ° C. To prevent the growth of Al.
【００５３】図３(b) は、ＡＬＤ装置からプラズマＣＶ
Ｄ装置に移動されるガラス基板１周囲の雰囲気を示す概
略図であって、Al2O3 膜１２の最上層12ｎのAl層は、Al
(CH3)3ガスの雰囲気に曝されたままでプラズマＣＶＤ装
置に移動され、H2Oとの反応が阻止される。FIG. 3B shows the plasma CV from the ALD device.
FIG. 3 is a schematic view showing an atmosphere around the glass substrate 1 transferred to the D device, in which the Al layer of the uppermost layer 12n of the Al 2 O 3 film 12 is Al.
While being exposed to the atmosphere of (CH 3 ) 3 gas, it is moved to the plasma CVD apparatus and the reaction with H 2 O is blocked.
【００５４】次に、プラズマＣＶＤ装置内へのAl(CH3)3
ガスの導入を停止した後に、弁Ｖ4 と弁Ｖ5 を開いて、
流量１０sccmでシラン（SiH4）、流量５００sccmで水素
（H2) を導入するとともに、基板温度を３５０℃に設定
する。また、反応チャンバ内圧力を0.５Torr、放電電力
を２００Ｗ、放電時間を３０分として Al2O3膜膜１２の
Al層12ｎ上に厚さ１０００Åの結晶シリコン膜１３を成
長する（図３(c))。Next, Al (CH 3 ) 3 was put into the plasma CVD apparatus.
After stopping the introduction of gas, open the valves V 4 and V 5 ,
Silane (SiH 4 ) is introduced at a flow rate of 10 sccm, hydrogen (H 2 ) is introduced at a flow rate of 500 sccm, and the substrate temperature is set to 350 ° C. Further, the reaction chamber pressure 0.5 Torr, the discharge power 200 W, the Al 2 O 3 film film 12 discharge time of 30 minutes
A 1000 Å thick crystalline silicon film 13 is grown on the Al layer 12n (FIG. 3 (c)).
【００５５】このように成長した Al2O3膜１２上の結晶
シリコン膜１３の膜質を調べたところ、結晶粒の大きな
多結晶や単結晶のような結晶性の良いものが得られた。
そして、 Al2O3膜１２と結晶シリコン膜１３の成長面の
結晶方位を調べると、 Al2O3膜１２の少なくとも一部に
(-1 0 1 2)面の優先配向が生じ、その上の結晶シリコン
膜３に（１００）面の優先配向が見られた。When the film quality of the crystalline silicon film 13 on the Al 2 O 3 film 12 thus grown was examined, it was found that a crystalline material having a large crystal grain, such as a polycrystal or a single crystal, had good crystallinity.
Then, when the crystal orientations of the growth surfaces of the Al 2 O 3 film 12 and the crystalline silicon film 13 are examined, it is found that at least a part of the Al 2 O 3 film 12
The (-1 0 1 2) plane was preferentially oriented, and the crystalline silicon film 3 thereon had the (100) plane.
【００５６】なお、 Al2O3膜１２上の結晶シリコン膜１
３の成長は、第１実施例と同様に、低圧ＣＶＤ法やスパ
ッタ法により形成してもよいが、ガラス基板１をシラン
ガス雰囲気中に置くまでは Al2O3膜１２上面のAl層12ｎ
をAl(CH3)3の雰囲気に曝しておく必要がある。The crystalline silicon film 1 on the Al 2 O 3 film 12
Similarly to the first embodiment, the growth of No. 3 may be performed by the low pressure CVD method or the sputtering method, but until the glass substrate 1 is placed in a silane gas atmosphere, the Al layer 12n on the upper surface of the Al 2 O 3 film 12 is grown.
Must be exposed to the atmosphere of Al (CH 3 ) 3 .
【００５７】（ｃ）本発明の第３実施例の説明 上記した２つの実施例により形成するAl2O3 の膜質をさ
らに良くするためには、基板とのヘテロ界面を良好にす
ることが重要であり、このためには成膜初期の条件を広
範に制御するとともに、それ以降の成膜条件を安定した
条件で行う必要がある。(C) Description of Third Embodiment of the Present Invention In order to further improve the quality of the Al 2 O 3 film formed by the above-mentioned two embodiments, it is important to make the hetero interface with the substrate good. Therefore, for this purpose, it is necessary to widely control the initial conditions of the film formation and to perform the subsequent film formation conditions under stable conditions.
【００５８】ところで、１つの反応チャンバＣ1 を有す
る上記した原子層堆積装置だけでは安定したガス供給、
温度設定、圧力調整等は容易であるが、条件の広範な制
御は難しく、そのままではヘテロ界面を良くすることが
できない。By the way, a stable gas supply is achieved only by the above-mentioned atomic layer deposition apparatus having one reaction chamber C 1 .
Although it is easy to set the temperature and adjust the pressure, it is difficult to control a wide range of conditions and the hetero interface cannot be improved as it is.
【００５９】そこで以下に、第３の実施例として、成膜
初期条件の制御が容易な薄膜形成装置を説明する。図４
は、本発明の第３実施例を示す概要構成図で、その一部
には図１に示す原子層堆積装置とプラズマＣＶＤ装置を
使用する。そして、原子層堆積装置のうちプラズマＣＶ
Ｄ装置と反対側には、第１〜第４の反応室Ｃ11〜Ｃ14が
それぞれロードロックＬ11〜Ｌ14を介して順に連結さ
れ、そのうち原子層堆積装置から最も離れた第１の反応
室Ｃ11にはガラス基板１を基板移動機構（不図示）に取
り付けるためのローディング室ＬＤがロードロックＬＤ
を介して配置されている。Therefore, as a third embodiment, a thin film forming apparatus in which initial conditions of film formation can be easily controlled will be described below. Figure 4
3 is a schematic configuration diagram showing a third embodiment of the present invention, in which the atomic layer deposition apparatus and the plasma CVD apparatus shown in FIG. 1 are used. And the plasma CV of the atomic layer deposition apparatus
First to fourth reaction chambers C 11 to C 14 are sequentially connected to the side opposite to the D apparatus via load locks L 11 to L 14, and the first reaction farthest from the atomic layer deposition apparatus A loading chamber LD for attaching the glass substrate 1 to a substrate moving mechanism (not shown) is provided in the chamber C 11 as a load lock LD.
Are located through.
【００６０】また、第一〜第四の反応室Ｃ11〜Ｃ14は、
弁Ｖ11〜Ｖ14を有するガス導入口Ｎ 11〜Ｎ14、真空排気
系の機器（不図示）、基板加熱器（不図示）等を装備し
ており、各反応室Ｃ11〜Ｃ14内には、それぞれローディ
ング室LDから近い順に H2O、AlCl3、H2O 、Al(CH3)3が
各々に供給されるように構成されている。Further, the first to fourth reaction chambers C11~ C14Is
Valve V11~ V14Gas inlet N having 11~ N14, Vacuum exhaust
Equipped with system equipment (not shown), substrate heater (not shown), etc.
Each reaction chamber C11~ C14Inside each is a roadie
H from the room LD2O, AlCl3, H2O, Al (CH3)3But
It is configured to be supplied to each.
【００６１】なお、原子層堆積装置及びプラズマＣＶＤ
装置における反応チャンバＣ1 、Ｃ 2 内のガス導入や基
板加熱温度等の諸条件は第２実施例に述べた条件とす
る。次に、上記した装置を使用してガラス基板１にAl2O
3 膜を形成する工程を説明する。Atomic layer deposition apparatus and plasma CVD
Reaction chamber C in apparatus1, C 2Introduce gas inside
Various conditions such as the plate heating temperature are the same as those described in the second embodiment.
It Next, Al is applied to the glass substrate 1 using the above device.2O
3The step of forming a film will be described.
【００６２】まず、ローディング室ＬＤ内の基板移動機
構（不図示）にガラス基板１を設定し、その室内を１×
１０-5Torrまで減圧した後に、第一の反応室Ｃ11内の間
に設けたロードロックＬを通してガラス基板１を第一の
反応室Ｃ11に搬送する。First, the glass substrate 1 is set in the substrate moving mechanism (not shown) in the loading chamber LD, and the inside of the chamber is set to 1 ×.
After the pressure was reduced to 10 -5 Torr, to transport the glass substrate 1 to the first reaction chamber C 11 through load lock L provided between the first reaction chamber C 11.
【００６３】そして、第一の反応室Ｃ11内でガラス基板
１を４５０℃に加熱し、その表面にH2O を２秒間曝して
その上面に水素（H)と酸素（O)の元素をガス吸着させる
（図５）。Then, the glass substrate 1 is heated to 450 ° C. in the first reaction chamber C 11 , and H 2 O is exposed to the surface of the glass substrate 1 for 2 seconds to expose the elements of hydrogen (H) and oxygen (O) to the upper surface thereof. Gas is adsorbed (FIG. 5).
【００６４】次に、次段のロードロックＬ11を通して第
二の反応室Ｃ12にガラス基板１を搬送し、このガラス基
板１を４３０℃にした状態で、その上面を１．５秒間Al
Cl3 に曝して、表面で生成された HClを昇華させるとと
もにガラス基板１上面の酸素（Ｏ）層14ａの上にAl層14
ｂを形成する（図５(b))。ここで、Al(CH3)3でなくAlCl
3 を用いたのは、Clが反応を促進させる性質があるから
である。Next, the glass substrate 1 is conveyed to the second reaction chamber C 12 through the next-stage load lock L 11 , and the upper surface of the glass substrate 1 is kept at 430 ° C. for 1.5 seconds with Al.
When exposed to Cl 3 , the HCl generated on the surface is sublimated, and the Al layer 14 is formed on the oxygen (O) layer 14 a on the upper surface of the glass substrate 1.
b is formed (FIG. 5B). Where AlCl instead of Al (CH 3 ) 3
3 was used because Cl has the property of promoting the reaction.
【００６５】次に、次段のロードロックＬ12を通して第
三の反応室Ｌ13にガラス基板１を移動し、その温度を４
２０℃に加熱した状態で、その上面を１秒間 H2Oに曝し
て、Al層14ｂの上に残存していたClを HClとして昇華さ
せるとともにAl層14ｂの上にＯ層14ｃを形成する（図５
(c))。Next, the glass substrate 1 is moved to the third reaction chamber L 13 through the next stage load lock L 12 , and the temperature thereof is set to 4
While being heated to 20 ° C., the upper surface is exposed to H 2 O for 1 second to sublimate Cl remaining on the Al layer 14b as HCl and form an O layer 14c on the Al layer 14b ( Figure 5
(c)).
【００６６】この後に、次のロードロックＬ13を通して
第四の反応室Ｃ14にガラス基板１を移動し、その基板温
度を４１０℃にし、その上のＯ層１４ｃにAl(CH3)3を１
秒間照射し、その上にAl層14ｄを積層した後に、次段の
ロードロックＬ14を通して原子層堆積装置にガラス基板
１を設置する。After that, the glass substrate 1 is moved to the fourth reaction chamber C 14 through the next load lock L 13 , the substrate temperature is set to 410 ° C., and Al (CH 3 ) 3 is placed on the O layer 14c thereon. 1
After irradiating for a second and laminating the Al layer 14d thereon, the glass substrate 1 is set in the atomic layer deposition apparatus through the load lock L 14 in the next stage.
【００６７】この後に、第２実施例と同様にしてＯ層及
びAl層を交互に複数層形成し、最終層としてAl層１４ｎ
を形成する。この後に、真空を破らずに第２実施例と同
様にして、プラズマＣＶＤ装置により結晶シリコン膜１
５を１０００Å程度形成する（図５(f))。Thereafter, a plurality of O layers and Al layers are alternately formed in the same manner as in the second embodiment, and the Al layer 14n is formed as the final layer.
To form. After that, the crystalline silicon film 1 is formed by the plasma CVD apparatus in the same manner as in the second embodiment without breaking the vacuum.
5 is formed on the order of 1000Å (Fig. 5 (f)).
【００６８】以上述べたように、ガラス基板１との界面
に条件を変えてＯ層14ａ，14ｂとAl層14ｃ，14ｄの４原
子層を形成した後に、固定した条件でＯ層とAl層を形成
すると、ガラス基板１の上に形成されるAl2O3 膜１４の
膜質が良くなり、（-1 0 1 2) 面の優先配向がさらに生
じ易くなり、結晶シリコン膜１５の（１００）面の優先
配向が生じ易くなる。As described above, after forming four atomic layers of O layers 14a and 14b and Al layers 14c and 14d under different conditions at the interface with the glass substrate 1, the O layer and Al layer were fixed under fixed conditions. When formed, the film quality of the Al 2 O 3 film 14 formed on the glass substrate 1 is improved, the preferential orientation of the (-1 0 12) plane is more likely to occur, and the (100) plane of the crystalline silicon film 15 is formed. The preferential orientation of is likely to occur.
【００６９】なお、各反応質Ｌ11〜Ｌ14の基板温度等の
条件は成長しようとする膜によって変えられるような機
構にする。 （ｄ）本発明の第４実施例の説明 次に、第４の実施例として、以上のようにして得られた
シリコン薄膜を使用して、プレーナ型シリコン薄膜トラ
ンジスタを製造する工程を、図を参照しながら説明す
る。The conditions such as the substrate temperature of each of the reactants L 11 to L 14 are set so that they can be changed depending on the film to be grown. (D) Description of Fourth Embodiment of the Present Invention Next, as a fourth embodiment, referring to the drawings, a process of manufacturing a planar type silicon thin film transistor using the silicon thin film obtained as above While explaining.
【００７０】まず、図６(a) に示す断面図は、図２(b)
と同じで、ここまでの工程は上述の第１の実施例と同じ
である。この状態から、図６(b) に示すように、プラズ
マＣＶＤ法により、ゲート絶縁膜となる厚さ１０００Å
のSiO2膜４を形成する。その形成条件は、基板温度３０
０℃、シラン(SiH4)流量２０sccm、亜酸化窒素(N2O）流
量２０００sccm、圧力0.３Torr、放電電力１００Ｗ、放
電時間５分である。このゲート絶縁膜は、スパッタ法、
ＣＶＤ法、熱酸化法で形成してもよい。First, the cross-sectional view shown in FIG. 6 (a) is shown in FIG. 2 (b).
The steps up to this point are the same as those in the first embodiment. From this state, as shown in FIG. 6 (b), a thickness of 1000 Å to be a gate insulating film is formed by a plasma CVD method.
SiO 2 film 4 is formed. The formation condition is a substrate temperature of 30.
0 ° C., silane (SiH 4 ) flow rate 20 sccm, nitrous oxide (N 2 O) flow rate 2000 sccm, pressure 0.3 Torr, discharge power 100 W, discharge time 5 minutes. This gate insulating film is formed by the sputtering method,
It may be formed by a CVD method or a thermal oxidation method.
【００７１】次に、図６(c) に示すように、モリブデン
（Mo）をスパッタ法により５００Åの厚さに形成し、フ
ォトエッチングプロセスによりゲート電極５を形成す
る。ゲート電極５をマスクにしてSiO2膜４をエッチング
除去し、その後、リン（Ｐ + ) イオン注入し、ソース・
ドレイン６を形成する。Next, as shown in FIG. 6 (c), molybdenum
(Mo) is formed by sputtering to a thickness of 500Å,
Forming the gate electrode 5 by a photo-etching process
It SiO using the gate electrode 5 as a mask2Etching film 4
And then phosphorus (P +) Ion implantation and source
The drain 6 is formed.
【００７２】さらに、図６(d) に示すように、層間絶縁
膜として厚さ３０００ÅでSiO2膜７を形成し、そのSiO2
膜７にコンタクト部の開孔８を形成する。最後に、図６
(e) に例示するように、スパッタ法により厚さ１０００
ÅのAlを堆積し、それをパターニングしてソース電極9
a、ドレイン電極9bを形成する。[0072] Further, as shown in FIG. 6 (d), the SiO 2 film 7 is formed with a thickness 3000Å as an interlayer insulating film, the SiO 2
The opening 8 of the contact portion is formed in the film 7. Finally, Figure 6
As illustrated in (e), the thickness is 1000 by the sputtering method.
Deposit Å Al, pattern it and source electrode 9
a, the drain electrode 9b is formed.
【００７３】以上のようにして完成されたプレーナ型Ｔ
ＦＴのゲート電極５の下の結晶シリコン膜３の膜質が良
いので、チャネル領域のキャリアの移動度が大きくな
り、トランジスタの特性が改善される。The planar type T completed as described above
Since the quality of the crystalline silicon film 3 under the gate electrode 5 of the FT is good, the mobility of carriers in the channel region is increased and the transistor characteristics are improved.
【００７４】（ｅ）本発明の第５実施例の説明 上記した第４の実施例では、ガラス基板の上に、第１実
施例に示すAl2O3 膜を形成し、その上に結晶シリコン膜
を積層してプレーナー型ＴＦＴを形成したが、ガラス基
板とAl2O3 膜との間にSiN、SiO2、SiON等の膜を入れて
もよい。(E) Description of Fifth Embodiment of the Invention In the fourth embodiment described above, the Al 2 O 3 film shown in the first embodiment is formed on a glass substrate, and crystalline silicon is formed on the Al 2 O 3 film. Although the film is laminated to form the planar type TFT, a film of SiN, SiO 2 , SiON or the like may be inserted between the glass substrate and the Al 2 O 3 film.
【００７５】そこで次に、第５の実施例として、ガラス
基板の上に SiN膜、Al2O3 膜を順に積層し、その上にＴ
ＦＴを形成する工程を説明する。なお、この実施例にお
いても図１に示す装置を使用する。Then, as a fifth embodiment, a SiN film and an Al 2 O 3 film are sequentially stacked on a glass substrate, and a T film is formed thereon.
The process of forming the FT will be described. The device shown in FIG. 1 is also used in this embodiment.
【００７６】まず、プラズマＣＶＤ装置の反応チャンバ
Ｃ2 内にガラス基板１を設置し、図７(a) に示すよう
に、その上に SiN膜１６を３０００Åの厚さに形成す
る。この場合の成膜条件は、ガラス基板１を温度４００
℃に加熱し、反応チャンバＣ2 内にSiH4を５０sccm、NH
3 を１００sccm、N2を２sccmの量で導入する。また、内
部圧力を１００Pa、放電電力を３００Ｗとする。First, the glass substrate 1 is placed in the reaction chamber C 2 of the plasma CVD apparatus, and the SiN film 16 is formed thereon with a thickness of 3000 Å as shown in FIG. 7 (a). The film forming conditions in this case are as follows:
The reaction chamber C 2 is heated to 50 ° C. and SiH 4 is added at 50 sccm, NH
3 is introduced in an amount of 100 sccm and N 2 is introduced in an amount of 2 sccm. The internal pressure is 100 Pa and the discharge power is 300 W.
【００７７】ついで、ロードロックＬを通してガラス基
板１を原子層堆積装置の反応チャンバＣ1 に移設し、 S
iN膜１６の上に多結晶又は単結晶のAl2O3 膜１７を形成
する。この場合、第２実施例と同様な成膜条件とし、そ
の最上層をAl層とする（図７(a))。Then, the glass substrate 1 is transferred to the reaction chamber C 1 of the atomic layer deposition apparatus through the load lock L, and S
A polycrystalline or single crystal Al 2 O 3 film 17 is formed on the iN film 16. In this case, the film forming conditions are the same as in the second embodiment, and the uppermost layer is the Al layer (FIG. 7 (a)).
【００７８】これに続いて、真空を破らずにロードロッ
クＬを通してガラス基板１をプラズマＣＶＤ装置の反応
チャンバＣ2 に移動し、Al2O3 膜１７の上に結晶シリ
コン膜１８を形成する。その形成条件は、第２実施例と
同様にして膜厚を１０００Åとする。なお、結晶シリコ
ン膜１８は減圧ＣＶＤ法、スパッタ法でも形成可能であ
る。Subsequently, the glass substrate 1 is moved to the reaction chamber C 2 of the plasma CVD apparatus through the load lock L without breaking the vacuum, and the crystalline silicon film 18 is formed on the Al 2 O 3 film 17. The film forming conditions are set to 1000 Å as in the second embodiment. The crystalline silicon film 18 can also be formed by a low pressure CVD method or a sputtering method.
【００７９】以上により形成されたAl2O3 膜１７は（-1
1 0 2）面に優先配向し、また、その上の結晶シリコン
膜１８は（１００）面に優先配向する。次に、プラズマ
ＣＶＤ装置の反応チャンバＣ2内で、結晶シリコン膜１
８の上にゲート絶縁膜となるSiO2膜１９を１０００Åの
厚さに成長する（図７(c))。その成長条件は、基板温度
３００℃とするとともに、SiH4を２０sccm、N2O を２０
００sccmの量で反応チャンバＣ2 に導入する。また、プ
ラズマ生成用の放電電力を１００Ｗ、放電時間を５分と
し、反応チャンバＣ2 内の圧力を０．３Torrとする。The Al 2 O 3 film 17 formed as above is (-1
The 10 2) plane is preferentially oriented, and the crystalline silicon film 18 thereon is preferentially oriented to the (100) plane. Next, in the reaction chamber C 2 of the plasma CVD apparatus, the crystalline silicon film 1
A SiO 2 film 19 serving as a gate insulating film is grown on the substrate 8 to a thickness of 1000Å (FIG. 7 (c)). The growth conditions were that the substrate temperature was 300 ° C., SiH 4 was 20 sccm, and N 2 O was 20 sccm.
A volume of 00 sccm is introduced into the reaction chamber C 2 . The discharge power for plasma generation is 100 W, the discharge time is 5 minutes, and the pressure in the reaction chamber C 2 is 0.3 Torr.
【００８０】なお、SiO2膜１９はＣＶＤ法、スパッタ法
又は熱酸化法により形成することもできる。次に、プラ
ズマＣＶＤ装置の反応チャンバＣ2 からガラス基板１を
取り出し、スパッタ法により膜厚５００Åのモリブデン
（Mo）膜２０を形成し（図７(d))、これをフォトリソグ
ラフィー法によりパターニングしてゲート電極２１を形
成する（図８(e))。さらに、ゲート電極２１を形成した
後に、エッチングガスを変えてSiO2膜１９も連続してパ
ターニングする。The SiO 2 film 19 can also be formed by the CVD method, the sputtering method or the thermal oxidation method. Next, the glass substrate 1 is taken out from the reaction chamber C 2 of the plasma CVD apparatus, and a molybdenum (Mo) film 20 having a film thickness of 500 Å is formed by the sputtering method (FIG. 7 (d)), which is patterned by the photolithography method. To form the gate electrode 21 (FIG. 8 (e)). Further, after forming the gate electrode 21, the etching gas is changed and the SiO 2 film 19 is also continuously patterned.
【００８１】この後に、ゲート電極２１をマスクにして
燐（Ｐ）をイオンインプランテーションしてソース層２
２及びドレイン層２３を形成した後に、層間絶縁となる
SiO2膜２４をＣＶＤ法等により３０００Åの厚さに形成
し、その後に、フォトリソグラフィー法によりSiO2膜２
４をパターニングしてソース層２２及びドレイン層２３
の上にコンタクトホール２４ａ，２４ｂを形成する。After that, phosphorus (P) is ion-implanted by using the gate electrode 21 as a mask to form the source layer 2
2 and the drain layer 23 are formed, and then interlayer insulation is performed.
The SiO 2 film 24 is formed to a thickness of 3000 Å by the CVD method or the like, and then the SiO 2 film 2 is formed by the photolithography method.
4 is patterned to form a source layer 22 and a drain layer 23.
Contact holes 24a and 24b are formed on the above.
【００８２】最後に、スパッタ法によりAl膜を１０００
Åの厚さに形成し、これをフォトリソグラフィー法によ
りパターニングしてソース電極２５ａとドレイン電極２
５ｂを形成してＴＦＴを完成させる。Finally, the Al film is sputtered to 1000
It is formed to a thickness of Å and patterned by photolithography to form the source electrode 25a and the drain electrode 2
5b is formed to complete the TFT.
【００８３】以上のように、Al2O3 膜１７の下に相性の
良いSi3N4 、SiON、SiO2等を形成しているので、Al2O3
膜１７の密着性が良くなるとともに、その膜質に大きな
影響のある初期の形成状態が良くなって（-1 0 12）面
が優先配向し易くなり、その上に形成される結晶シリコ
ン膜１８の膜質がさらに良くなり、ＴＦＴの特性が向上
する。[0083] As described above, Al 2 O 3 film with good compatibility under the 17 Si 3 N 4, SiON, since the form of SiO 2 or the like, Al 2 O 3
The adhesion of the film 17 is improved, and the initial formation state, which has a great influence on the film quality, is improved and the (-1012) plane is easily preferentially oriented, and the crystalline silicon film 18 formed thereon is The film quality is further improved and the TFT characteristics are improved.
【００８４】（ｆ）本発明の第６実施例の説明 次に、第６の実施例として、逆スタガー型シリコン薄膜
トランジスタを製造する例について説明する。(F) Description of Sixth Embodiment of the Present Invention Next, as a sixth embodiment, an example of manufacturing an inverted stagger type silicon thin film transistor will be described.
【００８５】図９(a) 〜(d) は、逆スタガー型シリコン
薄膜トランジスタを製造する工程順断面図であり、以
下、これらの図を参照しながら説明する。まず、図９
(a) に示すように、ガラス基板1a上にスパッタ法により
厚さ 500Åのモリブデン（Ｍｏ）を堆積し、フォトエッ
チングプロセスによりゲート電極1bを形成する。ガラス
基板1aとゲート電極1bはその上にAl2O3 膜を成長する基
体となる。FIGS. 9A to 9D are cross-sectional views in order of the steps for manufacturing an inverted stagger type silicon thin film transistor, which will be described below with reference to these drawings. First, FIG.
As shown in (a), molybdenum (Mo) having a thickness of 500 Å is deposited on the glass substrate 1a by a sputtering method, and a gate electrode 1b is formed by a photoetching process. The glass substrate 1a and the gate electrode 1b serve as a base on which an Al 2 O 3 film is grown.
【００８６】その基体1a、1bを図１に示す原子層堆積装
置の真空チャンパＣ1 内に配置する。基体1a、1bはアル
ゴンバリアガスが流れている層を横切って左右に往復移
動する機構（図示せず）に取り付けられている。The substrates 1a and 1b are placed in the vacuum chamfer C 1 of the atomic layer deposition apparatus shown in FIG. The substrates 1a and 1b are attached to a mechanism (not shown) that reciprocates left and right across the layer in which the argon barrier gas is flowing.
【００８７】以下、前述の第１の実施例と同様にして、
基体1a、1b上に厚さ4000ÅのAl2O3 膜２を成長した。成
長の最終は塩化アルミニウム蒸気雰囲気としてAl2O3 膜
２の最上層にはＡ１層を形成した。このAl2O3 膜２はゲ
ート絶縁膜となる。Hereinafter, in the same manner as the above-mentioned first embodiment,
An Al 2 O 3 film 2 having a thickness of 4000Å was grown on the substrates 1a and 1b. At the end of growth, an Al1 layer was formed on the uppermost layer of the Al 2 O 3 film 2 in an aluminum chloride vapor atmosphere. This Al 2 O 3 film 2 becomes a gate insulating film.
【００８８】つづいて、ロードロックＬを開いて基体1
a、1bをプラズマＣＶＤ装置の真空チャンパＣ2 に搬送
し、以下、前述の第１の実施例と同様にして、図９(b)
に示すように、Al2O3 膜２上に厚さ1000Åの結晶シリコ
ン膜３を得た。Subsequently, the load lock L is opened to open the base 1
9a and 9b are transferred to the vacuum chamfer C 2 of the plasma CVD apparatus, and thereafter, in the same manner as in the first embodiment described above.
As shown in, a crystalline silicon film 3 having a thickness of 1000 Å was obtained on the Al 2 O 3 film 2.
【００８９】次に、プラズマＣＶＤ法により、図９(c)
に示すようにコンタクト層となる厚さ５００Åの n+ -
Si膜１０を形成する。形成条件は、シラン流量３０scc
m、水素流量500sccm 、ホスフィン流量１sccm、圧力１T
orr、放電電力 200Ｗ、放電時間５分である。Next, as shown in FIG. 9C by the plasma CVD method.
As shown in Fig. 5, n + -with a thickness of 500Å to be the contact layer
The Si film 10 is formed. The formation condition is a silane flow rate of 30 scc
m, hydrogen flow rate 500sccm, phosphine flow rate 1sccm, pressure 1T
orr, discharge power 200 W, discharge time 5 minutes.
【００９０】つづいてスパッタ法によりソース・ドレイ
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。形成
条件は、Ａｒ流量50sccm、圧力0.03Torr、放電電力 2 k
Ｗ、放電時間５分である。Then, a Ti film 11 having a thickness of 1000 Å to be the source / drain electrodes is formed by the sputtering method. The formation conditions are as follows: Ar flow rate 50 sccm, pressure 0.03 Torr, discharge power 2 k
W, discharge time 5 minutes.
【００９１】最後に、図９(d) に示すように、チャネル
上のＴｉ膜１１とｎ+ - Si膜１０を反応性イオンエッチ
ングによりエッチングして除去し、コンタクト層10ａ、
ソース電極11a 、ドレイン電極11ｂを形成する。Finally, as shown in FIG. 9D, the Ti film 11 and the n + -Si film 10 on the channel are etched and removed by reactive ion etching to remove the contact layer 10a,
A source electrode 11a and a drain electrode 11b are formed.
【００９２】このようにして、逆スタガー型シリコン薄
膜トランジスタが完成し、そのＴＦＴは、第４実施例と
同様に、高い移動度を有しトランジスタ特性のよいもの
が得られた。In this way, the inverted stagger type silicon thin film transistor was completed, and the TFT thereof had a high mobility and good transistor characteristics as in the fourth embodiment.
【００９３】（ｇ）本発明の第７実施例の説明 上記した第６実施例に示す逆スタガー型ＴＦＴは、ゲー
ト電極の上にAl2O3 膜を形成したものであるが、第５実
施例と同様に、Al2O3 膜の下地として SiN、SiON、SiO2
等の膜を用いてもよい。(G) Description of the Seventh Embodiment of the Present Invention In the inverted stagger type TFT shown in the sixth embodiment, the Al 2 O 3 film is formed on the gate electrode. Similar to the example, SiN, SiON, and SiO 2 are used as the base of the Al 2 O 3 film.
You may use a film such as.
【００９４】そこで次に、第７実施例として、Al2O3 膜
の下地として SiN膜を形成する工程を含む逆スタガー型
ＴＦＴの形成工程を説明する。まず、第６実施例と同様
に、ガラス基板１ａの上にゲート電極１ｂを形成した後
に、第５実施例と同じような条件により、プラズマＣＶ
Ｄ法等によってガラス基板１ａの上に SiN膜１６を３０
００Åの厚さに形成する（図１０(a))。Then, as a seventh embodiment, a reverse stagger type TFT forming process including a process of forming a SiN film as an underlayer of an Al 2 O 3 film will be described. First, similarly to the sixth embodiment, after the gate electrode 1b is formed on the glass substrate 1a, plasma CV is performed under the same conditions as in the fifth embodiment.
The SiN film 16 is formed on the glass substrate 1a by the D method or the like.
It is formed to a thickness of 00Å (Fig. 10 (a)).
【００９５】ついで、第５実施例と同様に、ガラス基板
１ａを原子層堆積装置の反応チャンバＣ1 に移設し、第
５実施例と同様な条件により、 SiN膜１６の上に膜厚５
００Åの単結晶又は多結晶の Al2O3膜２を形成し（図１
０(b))、これに続いて真空を破らずにプラズマＣＶＤ装
置の反応チャンバＣ2 にガラス基板１ａを搬送して、第
５実施例と同様な条件により結晶シリコン膜３を１００
０Åの厚さに形成する（図１０(c))。なお、上記した実
施例で述べたと同様に Al2O3膜２の最上面をAlとする。Then, as in the fifth embodiment, the glass substrate 1a is transferred to the reaction chamber C 1 of the atomic layer deposition apparatus, and a film thickness of 5 is formed on the SiN film 16 under the same conditions as in the fifth embodiment.
A 00Å single crystal or polycrystal Al 2 O 3 film 2 is formed (see FIG.
0 (b)), and subsequently, the glass substrate 1a is transferred to the reaction chamber C 2 of the plasma CVD apparatus without breaking the vacuum, and the crystalline silicon film 3 is grown to 100
It is formed to a thickness of 0Å (Fig. 10 (c)). In addition, the uppermost surface of the Al 2 O 3 film 2 is made of Al as described in the above-mentioned embodiment.
【００９６】このように形成された Al2O3膜２は少なく
とも一部が（-1 1 0 2）面に優先配向し、また、その上
の結晶シリコン膜３は（１００）面に優先配向する。次
に、図１０(c) に示すように、プラズマＣＶＤ法によ
り、コンタクト層となる厚さ５００Åの n+ - Si膜１０
を形成する。さらに、スパッタ法によりソース・ドレイ
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。これ
らの膜の形成条件は第６実施例に示すように設定する。At least a part of the Al 2 O 3 film 2 thus formed is preferentially oriented to the (-1 102) plane, and the crystalline silicon film 3 thereon is preferentially oriented to the (100) plane. To do. Next, as shown in FIG. 10 (c), an n + -Si film 10 having a thickness of 500 Å to be a contact layer is formed by a plasma CVD method.
To form. Further, a Ti film 11 having a thickness of 1000 Å to be the source / drain electrodes is formed by the sputtering method. The conditions for forming these films are set as shown in the sixth embodiment.
【００９７】最後に、ゲート電極１ｂの上の領域にある
Ｔｉ膜１１とｎ+- Si膜１０を反応性イオンエッチング
法によりに選択的にエッチングして除去し、ソース電極
11a、ドレイン電極11ｂを形成する。Finally, the Ti film 11 and the n + -Si film 10 in the region above the gate electrode 1b are selectively etched and removed by the reactive ion etching method to remove the source electrode.
11a and drain electrode 11b are formed.
【００９８】このようにして、逆スタガー型ＴＦＴが完
成する。そのＴＦＴにおいは、 SiN膜１６を下地にして
Al2O3膜１７を形成しているので、第５実施例で説明し
たように結晶シリコンの膜質がさらに向上し、第６実施
例よりも移動度がさらに大きなトランジスタ特性が得ら
れる。In this way, the inverted stagger type TFT is completed. The TFT uses the SiN film 16 as a base.
Since the Al 2 O 3 film 17 is formed, the film quality of crystalline silicon is further improved as described in the fifth embodiment, and the transistor characteristics having a mobility higher than that in the sixth embodiment can be obtained.
【００９９】（ｈ）本発明の第８実施例の説明 上記した第４〜第７の実施例では、結晶シリコン膜の下
地としてAl2O3 膜を用いたが、第１実施例で説明した G
aP、 AlP等のような２元系半導体材料を適用することも
でき、これを適用した第８実施例のスタガー型ＴＦＴを
説明する。(H) Description of Eighth Embodiment of the Invention In the fourth to seventh embodiments described above, the Al 2 O 3 film was used as the underlayer of the crystalline silicon film, but it was explained in the first embodiment. G
A binary semiconductor material such as aP or AlP can also be applied, and the stagger type TFT of the eighth embodiment to which this is applied will be described.
【０１００】図１１は、第８実施例のスタガー型ＴＦＴ
の形成工程を示す断面図である。まず、スパッタ法によ
ってガラス基板１の上に膜厚５００ÅのAl膜を形成した
後に、これをフォトリソグラフィー法によりパターニン
グしてソース電極３１とドレイン電極３２を形成する。FIG. 11 shows a stagger type TFT of the eighth embodiment.
FIG. 6 is a cross-sectional view showing the forming process of First, after forming an Al film having a film thickness of 500 Å on the glass substrate 1 by the sputtering method, the Al film is patterned by the photolithography method to form the source electrode 31 and the drain electrode 32.
【０１０１】次に、ガラス基板１を図１に示すような原
子層堆積装置の反応チャンバＣ1 内に配置し、アルゴン
ガスが流れている層を横切って左右に往復移動する機構
（不図示）に取付ける。Next, the glass substrate 1 is placed in the reaction chamber C 1 of the atomic layer deposition apparatus as shown in FIG. 1, and a mechanism for reciprocating left and right across the layer in which the argon gas is flowing (not shown). To install.
【０１０２】そして、基板温度を４００℃に加熱し、タ
ーボポンプＰ1 により５×１０-7Torrまで排気し、つい
で、弁Ｖ1を開いてアルゴンガスを５００sccm流し、
０．０１Torrになるようにオリフィス弁OFを調整してア
ルゴンガスの定常流れを作る。Then, the substrate temperature was heated to 400 ° C., the turbo pump P 1 evacuated to 5 × 10 −7 Torr, and then the valve V 1 was opened to flow argon gas at 500 sccm.
The orifice valve OF is adjusted so as to be 0.01 Torr to create a steady flow of argon gas.
【０１０３】この後に、弁Ｖ2 を開いてGa(CH3)3をガス
導入口Ｎ2 から導入し、ついで、弁Ｖ3 を開いてPH3 を
ガス導入口Ｎ3 から導入する。この場合、アルゴンガス
の定常流によってGa(CH3)3とPH3 は混合しない。この時
の反応チャンバＣ1 内の真空度を０．０１Torrに維持す
る。Thereafter, the valve V 2 is opened to introduce Ga (CH 3 ) 3 from the gas inlet N 2 , and then the valve V 3 is opened to introduce PH 3 from the gas inlet N 3 . In this case, Ga (CH 3 ) 3 and PH 3 do not mix due to the steady flow of argon gas. At this time, the degree of vacuum in the reaction chamber C 1 is maintained at 0.01 Torr.
【０１０４】これにより、ガラス基板１の上面には、パ
ージ時間をおいてGa(CH3)3とPH3 が交互に供給される。
その供給時間は、それぞれ１秒とし、また、パージ時間
は５秒である。As a result, Ga (CH 3 ) 3 and PH 3 are alternately supplied to the upper surface of the glass substrate 1 after a purging time.
The supply time is 1 second, and the purge time is 5 seconds.
【０１０５】これらの供給を２００回繰り返して図１１
(a) に示すように膜厚５００ÅのGaP 層３３を形成す
る。ついで、真空を破らずにロードロックＬを通してガ
ラス基板１をプラズマＣＶＤ装置の反応チャンバＣ2 に
移し、GaP 層３３を下地にして結晶シリコン膜３４を１
０００Åの厚さに積層する。この場合のシリコン成膜条
件は、基板温度を４００℃、SiH4を１０sccm、H2を５０
０sccm、圧力を0.５Torr、放電電力を２００Ｗ、放電時
間を３０分とする。These supplies were repeated 200 times, and FIG.
As shown in (a), a GaP layer 33 having a film thickness of 500Å is formed. Then, the glass substrate 1 is transferred to the reaction chamber C 2 of the plasma CVD apparatus through the load lock L without breaking the vacuum, and the GaP layer 33 is used as a base to form the crystalline silicon film 34 in 1
Stack to a thickness of 000Å. The silicon film formation conditions in this case are: substrate temperature of 400 ° C., SiH 4 of 10 sccm, and H 2 of 50.
0 sccm, pressure 0.5 Torr, discharge power 200 W, discharge time 30 minutes.
【０１０６】次に、ゲート絶縁膜となるSiO2膜３５をプ
ラズマＣＶＤ法により１０００Åの厚さに成長する。そ
のSiO2膜３５の成長条件は、基板温度を３００℃、SiH4
を２０sccm、N2O を２０００sccmの量で供給し、反応チ
ャンバＣ2 内の圧力を０．３Torrにするとともに、プラ
ズマ発生用の放電電力を１００Ｗ、その放電時間を５分
とする。Next, a SiO 2 film 35 to be a gate insulating film is grown to a thickness of 1000 Å by the plasma CVD method. The growth conditions for the SiO 2 film 35 are that the substrate temperature is 300 ° C., SiH 4
Of 20 sccm and N 2 O of 2000 sccm, the pressure in the reaction chamber C 2 is set to 0.3 Torr, the discharge power for plasma generation is 100 W, and the discharge time is 5 minutes.
【０１０７】この後に、モリブデン（Mo）膜をスパッタ
法により５００Åの厚さに形成し、そのMo膜をフォトリ
ソグラフィー法によりパターニングし、ソース電極３１
とドレイン電極３２の間の領域にMo膜を残存させてこれ
をゲート電極３６にすれば、これによりスタガー型ＴＦ
Ｔが完成する。After that, a molybdenum (Mo) film is formed to a thickness of 500 Å by the sputtering method, and the Mo film is patterned by the photolithography method to form the source electrode 31.
By leaving the Mo film in the region between the drain electrode 32 and the drain electrode 32 and using it as the gate electrode 36, the stagger type TF can be obtained.
T is completed.
【０１０８】このスタガー型ＴＦＴにおいては、チャネ
ル領域を形成するシリコン膜３４の下地として上記した
方法によりGaP 膜３３を形成している。このGaP 膜３３
は、配向性が高く、しかも、シリコンと格子定数が非常
に近いので、その上に成長するシリコン膜３４は大きな
結晶粒を持つ多結晶となる。この結果、シリコン膜３４
のチャネル領域を通るキャリアの移動度が、GaP 膜３３
を設けない場合に比べて大きくなり、トランジスタ特性
が向上する。In this stagger type TFT, the GaP film 33 is formed as the base of the silicon film 34 forming the channel region by the above method. This GaP film 33
Has a high orientation and has a lattice constant very close to that of silicon, so that the silicon film 34 grown thereon becomes a polycrystal having large crystal grains. As a result, the silicon film 34
The mobility of carriers passing through the channel region of the GaP film 33
The transistor characteristics are improved as compared with the case where no transistor is provided, and the transistor characteristics are improved.
【０１０９】なお、結晶シリコン膜３４の下地としては
GaP の他に、シリコンと格子定数が近いAlP 等の二元系
半導体材料を原子層堆積法により配向性を高くして形成
したものを適用してもよい。As a base of the crystalline silicon film 34,
In addition to GaP, a binary semiconductor material such as AlP having a lattice constant close to that of silicon and having high orientation by an atomic layer deposition method may be applied.
【０１１０】また、上記した結晶シリコン膜３４やゲー
ト絶縁膜用のSiO2膜３５についての成膜方法は、プラズ
マＣＶＤ法に限るものではなく、減圧ＣＶＤ法、スパッ
タ法等によって形成してもよい。Further, the method of forming the above-mentioned crystalline silicon film 34 and the SiO 2 film 35 for the gate insulating film is not limited to the plasma CVD method, and it may be formed by a low pressure CVD method, a sputtering method or the like. ..
【０１１１】[0111]
【発明の効果】以上述べたように本発明によれば、基体
に原子層堆積法により二元系材料膜を成長し、その上に
シリコン膜を成長する。このようにすれば、結晶性の良
いシリコン膜を得ることができる。As described above, according to the present invention, the binary material film is grown on the substrate by the atomic layer deposition method, and the silicon film is grown thereon. By doing so, a silicon film with good crystallinity can be obtained.
【０１１２】また、二元系材料膜上でのシリコン膜の成
長を、真空を破らずに行うようにすれば、汚染のない結
晶性の良いシリコン膜を形成することができる。その二
元系材料膜としては、Al2O3 膜、III 族とＶ族の元素か
らなる半導体膜等があり、その優先配向は（-1 0 1 2）
面で、その上には（１００）面に優先配向して結晶粒の
大きな多結晶又は単結晶のシリコン膜が形成できる。If the growth of the silicon film on the binary material film is performed without breaking the vacuum, a silicon film with good crystallinity free of contamination can be formed. As the binary material film, there are an Al 2 O 3 film, a semiconductor film made of a group III element and a group V element, and the preferred orientation is (-1 0 1 2)
In this plane, a polycrystalline or single crystal silicon film having large crystal grains can be formed on the (100) plane by preferential orientation.
【０１１３】さらに、原子層堆積法により形成した二元
系材料膜の上にシリコン膜を形成する場合に、基体温度
を４００℃以下にしても良質な膜が形成されるので、基
体の変形を抑制できる。Further, when the silicon film is formed on the binary material film formed by the atomic layer deposition method, a good film is formed even if the temperature of the base is 400 ° C. or lower. Can be suppressed.
【０１１４】なお、シリコン膜の形成方法としては例え
ばシランと水素を含むガスを用いたプラズマＣＶＤ法が
あり、これによれば、低温でシリコン成長が可能にな
り、基体の変形の発生を防止できる。As a method of forming a silicon film, there is, for example, a plasma CVD method using a gas containing silane and hydrogen. According to this method, silicon can be grown at a low temperature and deformation of a substrate can be prevented. ..
【０１１５】また、Al2O3 膜の下地としてSiO2、 SiN、
SiONの絶縁膜を形成すると、そのAl 2O3 膜が（-1 0 1
2）面に優先配向して成長し易くなり、その上に形成さ
れるシリコン膜の膜質をさらに向上することができる。In addition, Al2O3SiO as the base of the film2, SiN,
When the insulating film of SiON is formed, its Al 2O3The membrane is (-1 0 1
2) Oriented preferentially to the surface to facilitate growth and
The quality of the formed silicon film can be further improved.
【０１１６】また、本発明では、基体に原子層堆積法に
よりAl2O3 膜を成長し、つづいて大気に曝すことなくそ
の上に結晶シリコン膜を成長するようにしているので、
汚染のない結晶性の良いシリコン膜を得ることができ
る。この場合、Al2O3 膜の最終の成長をアルミニウムを
含む雰囲気に曝しているので、この上に質の良いシリコ
ン膜を成長できる。Further, in the present invention, the Al 2 O 3 film is grown on the substrate by the atomic layer deposition method, and then the crystalline silicon film is grown thereon without exposing to the atmosphere.
It is possible to obtain a silicon film having good crystallinity without contamination. In this case, since the final growth of the Al 2 O 3 film is exposed to the atmosphere containing aluminum, a high-quality silicon film can be grown thereon.
【０１１７】また、Al2O3 膜を形成した後に、基体をア
ルミニウム含有ガスに曝しながらシリコン膜を形成する
領域まで移動しているので、その表面への他の元素の付
着を阻止できる。そのアルミニウム含有ガスをAl(CH3)3
とすれば、アルミニウムの反応が生じにくくなり、アル
ミニウムの成長を抑制できる。Further, after the Al 2 O 3 film is formed, the substrate is moved to the region where the silicon film is formed while exposing it to the aluminum-containing gas, so that the adhesion of other elements to the surface can be prevented. The aluminum-containing gas is replaced with Al (CH 3 ) 3
Then, the reaction of aluminum is less likely to occur and the growth of aluminum can be suppressed.
【０１１８】ところで、Al2O3 膜の膜質を向上するため
には、基体との界面状態が重要である。この場合、複数
の反応室でAl2O3 膜の初期の数原子層を形成するように
すると、その制御範囲が広くなって良好なヘテロ界面が
得られこの上に形成するAl2O 3 膜とシリコン膜の膜質を
さらに向上できる。By the way, Al2O3To improve the quality of the film
For this reason, the state of the interface with the substrate is important. In this case, multiple
In the reaction chamber of Al2O3To form the initial few atomic layers of the film
Then, the control range becomes wider and a good hetero interface is formed.
Al obtained and formed on this2O 3The quality of the film and the silicon film
It can be further improved.
【０１１９】また、原子層堆積法により形成された二元
系材料膜の上のシリコン膜をチャネル領域としたシリコ
ン薄膜トランジスタを形成すると、その領域のキャリア
の移動度が大きくなり、トランジスタ特性を向上でき
る。Further, when a silicon thin film transistor in which a silicon film on a binary material film formed by the atomic layer deposition method is used as a channel region is formed, carrier mobility in that region is increased, and transistor characteristics can be improved. ..
【０１２０】また、スタガー型シリコン薄膜トランジス
タを形成する場合には、原子層堆積法によりAlP 、GaP
等の二元系半導体層を形成し、その上にシリコン膜を積
層すると、その膜は配向性が良く、しかもシリコンと格
子定数が非常に近いためにシリコン膜の膜質が良好にな
り、ここに形成されるトランジスタの特性をさらに良く
することができる。When forming a stagger type silicon thin film transistor, AlP and GaP are formed by an atomic layer deposition method.
When a binary semiconductor layer such as is formed and a silicon film is laminated on it, the film has good orientation, and since the lattice constant is very close to that of silicon, the film quality of the silicon film becomes good. The characteristics of the formed transistor can be further improved.
【図１】シリコン薄膜を形成する第１の装置の概念図で
あるFIG. 1 is a conceptual diagram of a first apparatus for forming a silicon thin film.
【図２】シリコン薄膜の形成工程の第１例を示す断面図
であるFIG. 2 is a cross-sectional view showing a first example of a process for forming a silicon thin film.
【図３】シリコン薄膜の形成工程の第２例を示す概念図
であるFIG. 3 is a conceptual diagram showing a second example of a process of forming a silicon thin film.
【図４】シリコン薄膜を形成する第２の装置の概要構成
図であるFIG. 4 is a schematic configuration diagram of a second apparatus for forming a silicon thin film.
【図５】シリコン薄膜の形成工程の第３例を示す断面図
であるFIG. 5 is a cross-sectional view showing a third example of the process of forming a silicon thin film.
【図６】プレーナ型シリコン薄膜トランジスタの第１例
を製造する工程順断面図であるFIG. 6 is a cross-sectional view in order of the steps of manufacturing a first example of a planar silicon thin film transistor.
【図７】プレーナ型シリコン薄膜トランジスタの第２例
を製造する工程順断面図（その１）であるFIG. 7 is a sectional view (No. 1) in the order of steps of manufacturing a second example of the planar silicon thin film transistor.
【図８】プレーナ型シリコン薄膜トランジスタの第２例
を製造する工程順断面図（その２）であるFIG. 8 is a sectional view (No. 2) in the order of steps of manufacturing a second example of the planar silicon thin film transistor.
【図９】逆スタガー型シリコン薄膜トランジスタの第１
例を製造する工程順断面図であるFIG. 9 is a first reverse stagger type silicon thin film transistor.
It is a process order sectional view of manufacturing an example.
【図１０】逆スタガー型シリコン薄膜トランジスタの第
２例を製造する工程順断面図であるFIG. 10 is a cross-sectional view in order of the steps of manufacturing a second example of the inverted stagger type silicon thin film transistor.
【図１１】スタガー型シリコン薄膜トランジスタを製造
する工程順断面図であるFIG. 11 is a cross-sectional view in order of the steps for manufacturing a stagger type silicon thin film transistor.
１ ガラス基板（基体） １ａ 透明絶縁性基板（基体） １ｂ ゲート電極 ２ 二元系材料膜（酸化アルミニウム膜、Al2O3
膜） ２ａ〜２ｎ 原子層 ２ｎ Ａ１層 ３ 結晶シリコン膜 ４ SiO2膜（ゲート絶縁膜） ５ ゲート電極 ６ ソース・ドレイン ７ SiO2膜（絶縁膜） ８ 開孔 ９ａ ソース電極 ９ｂ ドレイン電極 １０ ｎ+ −Ｓｉ膜 １１ Ｔｉ膜 １１ａ ソース電極 １１ｂ ドレイン電極 １２ｂ、１２ｎ Al層 １２ａ Ｏ層 １２ Al2O3 膜 １３ 結晶シリコン膜 １４ Al2O3 膜（二元系材料膜） １４ａ、１４ｃ Ｏ層（原子層） １４ｂ、１４ｄ Al層（原子層） １５ 結晶シリコン膜 １６ SiN 膜（絶縁膜） １７ Al2O3 膜（二元系材料膜） １８ 結晶シリコン膜 １９ SiO2膜 ２０ Mo膜 ２１ ゲート電極 ２２ ソース層 ２３ ドレイン層 ３１ ソース電極 ３２ ドレイン電極 ３３ GaP膜（半導体膜） ３４ 結晶シリコン膜 ３５ SiO2膜 ３６ ゲート電極 Ｃ1 ，Ｃ2 反応チャンバ Ｌ ロードロック Ｎ1 〜Ｎ5 ガス導入口 ＯＦ オリフィス弁 Ｐ1 、Ｐ2 真空排気系 Ｖ1 〜Ｖ5 弁 Ｃ11〜Ｃ14 反応室 Ｌ10〜Ｌ14、Ｌ0 ロードロック ＬＤ ローディング室 Ｖ11〜Ｖ14 弁 Ｎ11〜Ｎ14 ガス導入口1 glass substrate (base) 1a transparent insulating substrate (base) 1b gate electrode 2 binary material film (aluminum oxide film, Al 2 O 3)
Film) 2a to 2n Atomic layer 2n A1 layer 3 Crystalline silicon film 4 SiO 2 film (gate insulating film) 5 Gate electrode 6 Source / drain 7 SiO 2 film (insulating film) 8 Opening 9a Source electrode 9b Drain electrode 10 n + -Si film 11 Ti film 11a Source electrode 11b Drain electrode 12b, 12n Al layer 12a O layer 12 Al 2 O 3 film 13 Crystal silicon film 14 Al 2 O 3 film (binary material film) 14a, 14c O layer (atoms) Layer) 14b, 14d Al layer (atomic layer) 15 crystalline silicon film 16 SiN film (insulating film) 17 Al 2 O 3 film (binary material film) 18 crystalline silicon film 19 SiO 2 film 20 Mo film 21 gate electrode 22 source layer 23 drain layer 31 source electrode 32 drain electrode 33 GaP film (semiconductor film) 34 crystalline silicon film 35 SiO 2 film 36 gate electrode C 1, C 2 the reaction chamber L Rodoro' N 1 to N 5 gas inlet OF orifice valve P 1, P 2 evacuation system V 1 ~V 5 valve C 11 -C 14 reaction chamber L 10 ~L 14, L 0 loadlock LD loading chamber V 11 ~V 14 Valve N 11 to N 14 Gas inlet
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/205 7454−4Ｍ (72)発明者 村田 祐司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡部 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 長広 紀雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 甫立 真理 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡部 正博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01L 21/205 7454-4M (72) Inventor Yuji Murata 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Inside the corporation (72) Inventor Junichi Watanabe 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Norio Nagahiro 1015 Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture (72) Inventor, Fujitsu Ltd. (72) Shintachi Mari 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Kenichi Oki 1015, Kamikodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (72) Masahiro Okabe Nakahara, Kawasaki City, Kanagawa Prefecture 1015, Kamitadanaka, within Fujitsu Limited
Claims (17)
２つの雰囲気に基体（１）を交互に曝す原子層堆積法に
より、該基体（１）上に二元系材料膜（２）を成長し、
つづいて該二元系材料膜（２）の上にシリコン膜（３）
を成長することを特徴とする薄膜形成方法。1. A binary material film (2) is formed on a base material (1) by an atomic layer deposition method in which the base material (1) is alternately exposed to two atmospheres containing the respective atoms constituting the binary material. ) Grows,
Then, a silicon film (3) is formed on the binary material film (2).
A method for forming a thin film, which comprises growing a film.
（３）の成長は、前記二元系材料膜（２）の形成後に真
空を破らずに行われることを特徴とする請求項１記載の
薄膜形成方法。2. The growth of the silicon film (3) on the binary material film (2) is performed without breaking the vacuum after the formation of the binary material film (2). The thin film forming method according to claim 1.
ることを特徴とする請求項１記載の薄膜形成方法。3. The thin film forming method according to claim 1, wherein the binary material film (2) is an Al 2 O 3 film.
の元素よりなる半導体膜であることを特徴とする請求項
１記載の薄膜形成方法。4. The thin film forming method according to claim 1, wherein the binary material film (2) is a semiconductor film made of a group III or group V element.
０℃以下で形成されることを特徴とする請求項１記載の
薄膜形成方法。5. The silicon film (3) has a substrate temperature of 40.
The thin film forming method according to claim 1, wherein the thin film is formed at 0 ° C. or lower.
とシランを含むガスを用いるプラズマ化学気相堆積法に
より行うことを特徴とする請求項１記載の薄膜形成方
法。6. The method for forming a thin film according to claim 1, wherein the growth of the crystalline silicon film (2) is performed by a plasma chemical vapor deposition method using a gas containing hydrogen and silane.
れかよりなる絶縁膜（１６）を形成する工程と、 二元系材料を構成する各原子を別々に含む２つの雰囲気
に交互に曝す原子層堆積法によって前記絶縁膜（１６）
の上にAl2O3 膜（１７）を成長し、つづいて該Al2O3 膜
（１７）の上にシリコン膜（１８）を成長することを特
徴とする薄膜形成方法。7. A step of forming an insulating film (16) made of any one of SiO 2 , SiON and SiN on a substrate (1), and two atmospheres containing each atom constituting a binary material separately. Insulating film (16) by an atomic layer deposition method that is alternately exposed to
A method for forming a thin film, which comprises growing an Al 2 O 3 film (17) on the Al 2 O 3 film, and then growing a silicon film (18) on the Al 2 O 3 film (17).
囲気に交互に基体（１）を曝す原子層堆積法により、該
基板（１）の上にAl2O3 膜（２、１２）を成長するとと
もに、アルミニウムを含む雰囲気で該Al2O3 膜（２、１
２）の成長を終了し、つづいて該基板（１）を大気に曝
すことなく、該Al2O3 膜（２、１２）の上に結晶シリコ
ン膜（３、１３）を形成することを特徴とする薄膜形成
方法。8. An Al 2 O 3 film (2, 12) is grown on the substrate (1) by an atomic layer deposition method in which the substrate (1) is alternately exposed to an atmosphere containing oxygen and an atmosphere containing aluminum. In addition, the Al 2 O 3 film (2, 1,
The growth of 2) is completed, and then the crystalline silicon film (3, 13) is formed on the Al 2 O 3 film (2, 12) without exposing the substrate (1) to the atmosphere. A method for forming a thin film.
（１３）の形成位置に移動されるまでアルミニウム含有
ガスに曝されていることを特徴とする請求項８記載の薄
膜形成方法。9. The thin film formation according to claim 8, wherein the Al 2 O 3 film (12) is exposed to an aluminum-containing gas until it is moved to a position where the silicon film (13) is formed. Method.
であることを特徴とする請求項９記載の薄膜形成方法。10. The aluminum-containing gas is Al (CH 3 ) 3
The thin film forming method according to claim 9, wherein
交互に含みかつ基板加熱温度が異なる複数のガス雰囲気
中に、基体（１）を順次移動させて該基体（１）の上に
異なる２つの原子層（14ａ〜14ｄ）を交互に積層する工
程と、 前記最終の雰囲気から取り出した前記基体（１）を、前
記二元系材料を構成する各原子を別々に含む２つの雰囲
気に交互に曝す原子層堆積法によって前記原子層（14ａ
〜14ｄ）の上に二元系材料層を成長する工程を有するこ
とを特徴とする薄膜形成方法。11. A substrate (1) is sequentially moved into a plurality of gas atmospheres containing one and the other of the atoms of a binary material alternately and having different substrate heating temperatures, and the substrate (1) is placed on the substrate (1). Alternately stacking two different atomic layers (14a to 14d), and the substrate (1) taken out from the final atmosphere, the two atmospheres separately containing each atom constituting the binary material. The atomic layer (14a
To 14d), a step of growing a binary material layer on the thin film forming method.
二元系材料層の上にシリコン膜（１５）を成長する工程
を有することを特徴とする薄膜形成方法。12. A method for forming a thin film, comprising the step of growing a silicon film (15) on the binary material layer formed by the method according to claim 11.
るAl2O3 膜（２）の上に、（１００）面に優先配向して
シリコンが積層されていることを特徴とするシリコン薄
膜。13. A silicon is laminated on the Al 2 O 3 film (2) formed with preferential orientation on the (-1 0 1 2) plane, with preferential orientation on the (100) plane. Characteristic silicon thin film.
法によって基体（１）の上にAl2O3 膜（２）を介してシ
リコン膜（３）を形成する工程と、 前記シリコン膜（３）の上にゲート絶縁膜（４）を介し
てゲート電極（５）を形成する工程と、 前記ゲート電極（５）の両側の前記シリコン膜（３）に
ソース層（６）及びドレイン層（６）を形成する工程と
を有することを特徴とするシリコン薄膜トランジスタの
形成方法。14. A step of forming a silicon film (3) on a substrate (1) via an Al 2 O 3 film (2) by the method according to claim 1, 2, 8, 9 or 12. Forming a gate electrode (5) on the silicon film (3) via a gate insulating film (4); and forming a source layer (6) and a source layer (6) on the silicon film (3) on both sides of the gate electrode (5). And a step of forming a drain layer (6).
（１ｂ）を形成する工程と、 前記絶縁性基体（１ａ）と前記ゲート電極（１ｂ）の上
に、請求項１、２、８、９又は１２記載の方法によって
Al2O3 膜（２）及びシリコン膜（３）を形成する工程
と、 前記シリコン膜（３）の上にソース電極（１１ａ）及び
ドレイン電極（１１ｂ）を形成する工程とを有すること
を特徴とするシリコン薄膜トランジスタの形成方法。15. A method of forming a gate electrode (1b) on an insulating substrate (1a), and forming a gate electrode (1b) on the insulating substrate (1a) and the gate electrode (1b). , 9 or 12
It has a step of forming an Al 2 O 3 film (2) and a silicon film (3), and a step of forming a source electrode (11a) and a drain electrode (11b) on the silicon film (3). A method for forming a silicon thin film transistor.
SiO2、SiON、 SiNのいずれかよりなる絶縁膜（１６）を
形成する工程を含むことを特徴とする請求項１４、１５
記載のシリコン薄膜トランジスタの形成方法。16. Before forming the Al 2 O 3 film (17),
16. The method according to claim 14, further comprising a step of forming an insulating film (16) made of any one of SiO 2 , SiON and SiN.
A method for forming a silicon thin film transistor as described above.
１）及びドレイン電極（３２）を形成する工程と、 前記絶縁性基体（１）、ソース電極（３１）及びドレイ
ン電極（３２）の上に、請求項１、２又は３記載の方法
により二元系半導体層（３３）及びシリコン膜（３４）
を形成する工程と、 該シリコン膜（３４）の上に絶縁膜（３５）を介してゲ
ート電極（３６）を形成する工程とを有することを特徴
とするシリコン薄膜トランジスタの形成方法。17. A source electrode (3) on an insulating substrate (1).
1) and a step of forming a drain electrode (32), and a binary method by the method according to claim 1, 2 or 3 on the insulating substrate (1), the source electrode (31) and the drain electrode (32). -Based semiconductor layer (33) and silicon film (34)
And a step of forming a gate electrode (36) on the silicon film (34) via an insulating film (35).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023986A JP2828152B2 (en) | 1991-08-13 | 1992-02-10 | Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor |
| US08/015,512 US5480818A (en) | 1992-02-10 | 1993-02-09 | Method for forming a film and method for manufacturing a thin film transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20208891 | 1991-08-13 | ||
| JP3-202088 | 1991-08-13 | ||
| JP4023986A JP2828152B2 (en) | 1991-08-13 | 1992-02-10 | Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102189A true JPH05102189A (en) | 1993-04-23 |
| JP2828152B2 JP2828152B2 (en) | 1998-11-25 |
Family
ID=26361438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023986A Expired - Fee Related JP2828152B2 (en) | 1991-08-13 | 1992-02-10 | Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828152B2 (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001172767A (en) * | 1999-10-14 | 2001-06-26 | Asm Microchemistry Oy | Method of growing oxide thin film |
| JP2001284344A (en) * | 2000-03-30 | 2001-10-12 | Tokyo Electron Ltd | Method of forming dielectric film |
| JP2003515674A (en) * | 1999-12-03 | 2003-05-07 | エイエスエム マイクロケミストリ オーワイ | Atomic layer chemical vapor deposition of films containing silicon dioxide. |
| US6825134B2 (en) | 2002-03-26 | 2004-11-30 | Applied Materials, Inc. | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow |
| US7078302B2 (en) | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| US7132338B2 (en) | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
| JP2006352109A (en) * | 2005-06-01 | 2006-12-28 | Interuniv Micro Electronica Centrum Vzw | Ald method and reactor for manufacturing high quality layer |
| US7166528B2 (en) | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| JP2007262551A (en) * | 2006-03-30 | 2007-10-11 | Toray Eng Co Ltd | Method of forming silicon type thin film |
| JP2007294898A (en) * | 2006-04-25 | 2007-11-08 | Samsung Electronics Co Ltd | Formation method for highly oriented silicon thin film, three-dimensional semiconductor element and manufacturing method therefor |
| JP2008227338A (en) * | 2007-03-15 | 2008-09-25 | Toyohashi Univ Of Technology | Multilayer-structure wafer and manufacturing method thereof |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| JP2011184799A (en) * | 1999-04-14 | 2011-09-22 | Asm Internatl Nv | Sequential chemical vapor deposition |
| US8387557B2 (en) | 2005-06-21 | 2013-03-05 | Applied Materials | Method for forming silicon-containing materials during a photoexcitation deposition process |
| US8501594B2 (en) | 2003-10-10 | 2013-08-06 | Applied Materials, Inc. | Methods for forming silicon germanium layers |
| JP2013258383A (en) * | 2012-06-14 | 2013-12-26 | Tokyo Electron Ltd | Deposition method |
| JP2018152457A (en) * | 2017-03-13 | 2018-09-27 | 株式会社デンソー | Semiconductor substrate and method for manufacturing the same |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| JP2020528107A (en) * | 2017-07-27 | 2020-09-17 | エヴァテック・アーゲー | Permeation barrier |
| CN114729452A (en) * | 2019-09-25 | 2022-07-08 | Beneq有限公司 | Method and apparatus for treating a surface of a semiconductor substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006176826A (en) | 2004-12-22 | 2006-07-06 | Canon Anelva Corp | Thin film treatment device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
| JPS5929460A (en) * | 1982-08-11 | 1984-02-16 | Seiko Epson Corp | Thin film transistor |
| JPS629623A (en) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | Semiconductor substrate |
| JPS62179717A (en) * | 1986-02-03 | 1987-08-06 | Nippon Telegr & Teleph Corp <Ntt> | Thin film forming method |
| JPS63302571A (en) * | 1987-06-02 | 1988-12-09 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPH01231024A (en) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | Thin-film transistor array |
-
1992
- 1992-02-10 JP JP4023986A patent/JP2828152B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
| JPS5929460A (en) * | 1982-08-11 | 1984-02-16 | Seiko Epson Corp | Thin film transistor |
| JPS629623A (en) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | Semiconductor substrate |
| JPS62179717A (en) * | 1986-02-03 | 1987-08-06 | Nippon Telegr & Teleph Corp <Ntt> | Thin film forming method |
| JPS63302571A (en) * | 1987-06-02 | 1988-12-09 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPH01231024A (en) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | Thin-film transistor array |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8323737B2 (en) | 1996-08-16 | 2012-12-04 | Asm International N.V. | Sequential chemical vapor deposition |
| JP2011184799A (en) * | 1999-04-14 | 2011-09-22 | Asm Internatl Nv | Sequential chemical vapor deposition |
| JP2001172767A (en) * | 1999-10-14 | 2001-06-26 | Asm Microchemistry Oy | Method of growing oxide thin film |
| US9514956B2 (en) | 1999-12-03 | 2016-12-06 | Asm International N.V. | Method of growing oxide thin films |
| JP2003515674A (en) * | 1999-12-03 | 2003-05-07 | エイエスエム マイクロケミストリ オーワイ | Atomic layer chemical vapor deposition of films containing silicon dioxide. |
| JP2001284344A (en) * | 2000-03-30 | 2001-10-12 | Tokyo Electron Ltd | Method of forming dielectric film |
| JP4493796B2 (en) * | 2000-03-30 | 2010-06-30 | 東京エレクトロン株式会社 | Method for forming dielectric film |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US6825134B2 (en) | 2002-03-26 | 2004-11-30 | Applied Materials, Inc. | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow |
| US7132338B2 (en) | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
| US7166528B2 (en) | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US8501594B2 (en) | 2003-10-10 | 2013-08-06 | Applied Materials, Inc. | Methods for forming silicon germanium layers |
| US7439142B2 (en) | 2003-10-10 | 2008-10-21 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using a selective deposition process |
| US7078302B2 (en) | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| US7611976B2 (en) | 2004-02-23 | 2009-11-03 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing |
| JP2006352109A (en) * | 2005-06-01 | 2006-12-28 | Interuniv Micro Electronica Centrum Vzw | Ald method and reactor for manufacturing high quality layer |
| US8387557B2 (en) | 2005-06-21 | 2013-03-05 | Applied Materials | Method for forming silicon-containing materials during a photoexcitation deposition process |
| JP2007262551A (en) * | 2006-03-30 | 2007-10-11 | Toray Eng Co Ltd | Method of forming silicon type thin film |
| JP2007294898A (en) * | 2006-04-25 | 2007-11-08 | Samsung Electronics Co Ltd | Formation method for highly oriented silicon thin film, three-dimensional semiconductor element and manufacturing method therefor |
| JP2008227338A (en) * | 2007-03-15 | 2008-09-25 | Toyohashi Univ Of Technology | Multilayer-structure wafer and manufacturing method thereof |
| JP2013258383A (en) * | 2012-06-14 | 2013-12-26 | Tokyo Electron Ltd | Deposition method |
| JP2018152457A (en) * | 2017-03-13 | 2018-09-27 | 株式会社デンソー | Semiconductor substrate and method for manufacturing the same |
| JP2020528107A (en) * | 2017-07-27 | 2020-09-17 | エヴァテック・アーゲー | Permeation barrier |
| CN114729452A (en) * | 2019-09-25 | 2022-07-08 | Beneq有限公司 | Method and apparatus for treating a surface of a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828152B2 (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828152B2 (en) | Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor | |
| US5480818A (en) | Method for forming a film and method for manufacturing a thin film transistor | |
| US4579609A (en) | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition | |
| JPH02256238A (en) | Method and apparatus for growing thin metallic film | |
| JP2000223419A (en) | Method of forming single crystal silicon layer, and semiconductor device and manufacture thereof | |
| JP2000012870A (en) | Multistage cvd method for thin-film transistor | |
| KR970006723B1 (en) | Formation of polycrystalline silicon thin films with large grain | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JP2001110750A5 (en) | ||
| JPH05160152A (en) | Manufacture of film transistor | |
| JPH0645606A (en) | Manufacture of thin-film transistor matrix | |
| JPH06224219A (en) | Manufacture of film transistor | |
| JPS603148A (en) | Substrate for single crystal silicon semiconductor device and manufacture thereof | |
| JP3157280B2 (en) | Method for manufacturing semiconductor device | |
| JPS6143412A (en) | Manufacture of semiconductor device | |
| JPH0722130B2 (en) | Silicon thin film and method for producing the same | |
| JPH04336468A (en) | Fabrication of thin film transistor | |
| JPH07135319A (en) | Thin film transistor and its fabrication | |
| KR20240082156A (en) | Semiconductor device and method for manufacturing the same | |
| JPH021124A (en) | Manufacture of dielectric film | |
| JP2005203656A (en) | Thin-film transistor and its manufacturing method | |
| JP3203772B2 (en) | Semiconductor film forming method and thin film semiconductor device manufacturing method | |
| JPH02191319A (en) | Method of forming soi structure | |
| KR100786801B1 (en) | The method for fabricating high-quality polycrystalline silicon thin films by applying the epitaxial silicon layer and electronic device comprising the same | |
| JPH0270061A (en) | Production of superconducting thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951017 |
|
| LAPS | Cancellation because of no payment of annual fees |