JPH05108194A - 低消費電力型半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、低電源電圧で高速で動作し、
なおかつ動作を停止した待機モード時の消費電流が少な
い半導体集積回路を提供することである。 【構成】ＭＯＳ型回路を用いた半導体集積回路において
ＭＯＳトランジスタのしきい値を低く設定して低電源電
圧における高速動作を可能にし、待機モード時にはプロ
グラム命令あるいは外部信号により基板バイアスを印加
することによりしきい値を上昇させ、クロックの供給も
停止してリーク電流を減少させる。 【効果】本発明によれば、低電源電圧での高速動作と待
機モード時の低消費電力性を両立させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は低消費電力型半導体集積
回路に関し、特に電池で動作するとともにＭＯＳトラン
ジスタを用いたマイクロプロセッサなどの情報処理装置
に関する。

【０００２】

【従来の技術】従来より、基板バイアスを印加した半導
体回路の例としては、昭和６２年２月１０日培風館より
発行の「超高速ＭＯＳデバイス」第２５９頁乃至第２６
１頁（菅野卓雄監修）に述べられているものがある。

【０００３】従来の一般的な基板バイアスの印加は、こ
の従来例のように、ｐｎ接合容量を低減することにより
高速化することを目的としている。一方、基板バイアス
の印加時にはｎチャネルＭＯＳＦＥＴのしきい値が上昇
して０.６〜１.０Ｖ程度の実用的な値になるように設計
されている。この例によれば基板バイアスの値が高いほ
どドレインの空乏層が広がり、ｐｎ接合の容量が減少し
て高速化をすることができる。

【０００４】一方、ＣＭＯＳ型回路を用いたプロセッサ
の低消費電力化について対策した例として、特開昭56−
42827 号公報に述べられているように、プログラム命令
によりＣＰＵ部分および動作しない回路へのクロック供
給を停止して待機モードに入り、消費電力を抑えようと
するものがある。ＣＭＯＳ型回路ではクロックを停止し
て全てのスイッチングを停止すれば、消費電力はＭＯＳ
トランジスタのサブスレッショルド電流によるリーク電
流のみとなるので、待機モード時の消費電流を動作時よ
りも３桁以上低減させることができる。

【０００５】

【発明が解決しようとする課題】現状のしきい値(０.５
Ｖ程度）のＭＯＳ型トランジスタを用いたマイクロプロ
セッサでも５Ｖの電源電圧を用いれば高速で動作させる
ことが可能であり、従来のように基板バイアスの印加に
よるｐｎ接合容量の低減により高速化も可能であった。
しかし、低消費電力の観点からは、消費電力が電源電圧
の２乗に比例するため電源電圧を５Ｖ以下に下げる必要
がある。特に電池動作の場合には１Ｖ程度の低電圧化が
必要となる。また、ＭＯＳトランジスタの微細化が進む
につれて素子耐圧も低下するため、電源電圧を下げる必
要がでてきている。

【０００６】一方、ＣＭＯＳ回路の遅延時間は負荷容量
の電荷をドレイン電流で充放電する時間であり、電源電
圧／(電源電圧−しきい値)２乗に比例する。従って、し
きい値が無視できるような高い電源電圧では遅延時間は
電源電圧に反比例するが、しきい値が無視できなくなる
低電圧では電源電圧の低下に伴って遅延時間が急激に増
加する。このような低電圧の動作時には基板バイアスを
印加するとしきい値が上昇するため、かえって動作速度
が低下してしまう問題がある。従って、低電圧動作時に
は基本的に基板バイアスを印加せず、ＭＯＳトランジス
タのしきい値を低く保たなければならない。

【０００７】一方、しきい値電圧を低下させることは、
ＭＯＳトランジスタのサブスレッショルド電流によるリ
ーク電流の増加につながると言う別の問題を生じる。こ
のリーク電流は、室温においてしきい値を０.１Ｖ 低下
させるごとに約４７倍と指数関数で増加する。たとえば
０.５Ｖから０.３Ｖまでしきい値を低下させるとリーク
電流は約２２００倍となる。数十万素子規模のマイクロ
プロセッサの場合、動作時の電流と比較するとこのリー
ク電流は１割以下でありあまり消費電力は増加しない。
しかしながら、従来例のようにクロックのみを停止する
待機モード時の消費電流はまさにこのリーク電流による
ものなので、０.５Ｖから０.３Ｖまでしきい値を低下さ
せるとリーク電流は直接２２００倍になる。従ってしき
い値電圧を低下した場合は、クロックを止めるだけでは
消費電流の低減は十分でなく、待機モード時の電池バッ
クアップ時間が著しく短縮されると言う問題が生ずる。

【０００８】本発明は上述の如き本発明者等による検討
結果を基礎としてなされたものであり、その目的とする
ところは動作時は低電源電圧でも高速な動作が可能であ
り、かつ待機モード時にはリーク電流による消費電力が
少ない情報処理装置を提供することである。

【０００９】

【課題を解決するための手段】前記の問題点は、スイッ
チング動作をしない待機モード時にもＭＯＳトランジス
タのしきい値が低いことが原因である。

【００１０】従って、動作時にはしきい値を低くして低
電源電圧でも高速動作を可能にし、待機モード時にはし
きい値を高くしてリーク電流を低減できれば、低電源電
圧による動作時の高速動作性と待機モード時の低消費電
力性との両立が可能である。そのため、ＭＯＳトランジ
スタそのもののしきい値は低く設定し、待機モード時に
は基板バイアスを印加することによりしきい値を上昇さ
せる。

【００１１】尚、この時の基板バイアスはしきい値の上
昇によるリーク電流の低減量が基板バイアス回路の消費
電流よりも大きくなるように設定する必要があることは
言うまでもない。

【００１２】

【作用】動作時はしきい値が低いので低電圧でも高速動
作が可能になり、一方、待機モード時にはしきい値電圧
が高くなるのでリーク電流を大幅に減少させることがで
きる。

【００１３】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００１４】図１は本発明の代表的な実施例であり、そ
の基本的な概念を説明する。まず、低電源電圧での高速
動作を保つために、ＭＯＳトランジスタ（ＭＮ，ＭＰ）
のしきい値は低く設定されている。一方、キーボード入
力が一定時間以上無い場合や、最低消費電力の状態が一
定時間以上続いた場合を判定して、プログラム命令ある
いは外部の制御信号によって待機モードに入る。

【００１５】待機モードではクロック制御回路３により
ＭＰＵ（マイクロプロセッサ・ユニット）１に供給する
クロックＣｋｍを停止し、同時に動作モード切替信号Ａ
により基板バイアス回路２−１，２−２を作動させて、
ＮＭＯＳトランジスタ(ＭＮ)には負の基板バイアス
Ｖ_Bn，ＰＭＯＳトランジスタ（ＭＰ）には電源よりも正
の基板バイアスＶ_Bpを印加する。基板バイアスを印加す
ることによりＭＯＳトランジスタのしきい値は上昇し、
リーク電流はしきい値上昇分の指数関数で減少する。す
なわち、基板バイアスを印加すると、サブスレッショル
ド特性が改善されてリーク電流が減少する。素子数の多
いマイクロプロセッサであるほどリーク電流の低減量は
大きく、基板バイアス回路２−１，２−２の消費電流以
上の値となる。以上の作用により、低電圧での高速動作
が可能で待機モード時には低消費電力の少ない情報処理
装置が可能になる。

【００１６】次に図１の実施例を図面を参照して詳細に
説明する。図１に示すように、MPU1，基板バイアス回路
２−１，２−２，クロック制御回路３等が１チップ上に
集積化されることにより、マイクロプロセッサが構成さ
れている。ＭＰＵ１は同業者に周知のように、命令フェ
ッチユニット，命令デコーダ，命令実行部等から構成さ
れている。ＭＰＵ１はＣＭＯＳ回路で構成され、ＮＭＯ
Ｓトランジスタのしきい値は０.３Ｖ，ＰＭＯＳトラン
ジスタのしきい値は−０.３Ｖに設定して、電源電圧Ｖc
cが１Ｖの低電圧でも高速な動作を可能にしている。
尚、マイクロプロセッサのチップの電源電圧Ｖccの供給
端子は電池（図示せず）に接続されており、電源電圧Ｖ
ccは電池から供給されている。また、基板バイアス印加
のために、ＭＰＵ１のＮＭＯＳとＰＭＯＳの各基板（ま
たはウェル領域）には端子が出ている。

【００１７】プログラム命令あるいは外部信号に応答し
た動作モード切換信号ＡがＮＭＯＳ，ＰＭＯＳ用の基板
バイアス回路２−１，２−２が印加され、基板バイアス
Ｖ_Bp,V_Bnのレベルを制御する。モードの切替は、キーボ
ードからの入力の有無や、消費電流の大小などの条件で
行うことが出来る。クロック制御回路３を動作モード切
換信号Ａと周波数切換信号Ｂで制御することにより、Ｍ
ＰＵ１に供給されるクロックのオン・オフおよび周波数
が制御される。

【００１８】通常動作モード，低消費電力モード，待機
モードの各動作モードにおけるクロックと基板バイアス
の変化を、図２に示す。

【００１９】通常動作モードでは１６ＭＨｚの高速クロ
ックが供給され、基板バイアスは印加されない。従って
Ｎ，Ｐの各チャネルＭＯＳトランジスタのしきい値の絶
対値は０.３Ｖ のままであるので、１Ｖの低電源電圧Ｖ
ccでも高速動作が可能である。一方、しきい値が低いの
でサブスレッショルド電流による定常的なリーク電流は
流れているが、１０万ゲートのマイクロプロセッサの場
合、定常的なリーク電流による消費電流はスイッチング
動作による消費電流の１／１０以下なので動作時の消費
電流はあまり変化しない。

【００２０】低消費電力モードではスイッチングによる
消費電力を抑えるため、クロック制御回路３は周波数切
換信号Ｂに応答して、クロック周波数は２分周の８ＭＨ
ｚに低下する。基板バイアス回路２−１，２−２により
−０.５ＶのＮＭＯＳ用基板バイアスＶ_Bnと＋１.５Ｖ
のＰＭＯＳ用基板バイアスＶ_Bpを印加してＭＯＳトラン
ジスタのしきい値を絶対値で０.５Ｖ 程度まで上昇させ
る。動作速度が遅いのでしきい値を上げても動作上問題
が無い。この低消費電力モードによりスイッチング電流
は１／２、リーク電流は約１／２２００に低減すること
ができる。

【００２１】待機モードでは動作を行わないため、クロ
ックを停止させる。クロックを停止すれば、スイッチン
グ動作は一切停止する。また、絶対値で上昇されたしき
い値を得るため、同様に基板バイアスＶ_Bn, Ｖ_Bpを印加
する。従って、ＣＭＯＳ回路の消費電流は高いしきい値
に対応する極めて微小のサブスレッショルド電流による
リーク電流のみになる。基板バイアス印加によりしきい
値の絶対値が０.５Ｖ程度に上昇しているので、リーク
電流は動作時の約１／２２００に抑えることができる。

【００２２】次に、基板バイアス回路２−１, ２−２の
実施例を、図３に示す。動作モード切換信号が１になる
と基板バイアス回路にクロック信号が供給され動作が開
始する。チャージポンピング回路を用いて、ＮＭＯＳ用
に負電圧，ＰＭＯＳ用に電源電圧より高い電圧を発生さ
せている。電源電圧Ｖccが１Ｖの場合ＮＭＯＳ用に−
０.５Ｖ程度，ＰＭＯＳ用に＋１.５Ｖ程度のバイアス電
圧Ｖ_Bn，Ｖ_Bpが発生できる。このクロック信号は時計，
マイクロプロセッサなどのために常時動作させる基本ク
ロックを用いるので、新たな発振回路は不必要であり、
基板バイアス印加のための消費電流は１００μＡ程度で
ある。本実施例では、単一電源を基本に考え基板バイア
ス回路を設けたが、電池動作の場合には基板バイアス専
用の電池を設けても良い。

【００２３】次に、クロック制御回路３の実施例を図４
に示す。基本クロック信号は動作モード切換信号Ａが０
のときにクロック制御回路３を通してクロック出力ＣＫ
ｍとしてＭＰＵ１に供給される。待機モード時には動作
モード切替信号が１となり、クロック出力はＭＰＵ１に
供給されない。クロック入力の一方はＴフリップフロッ
プによる分周回路に入り、他方は素通りしてクロック周
波数切換回路に入る。クロック周波数切換信号Ｂが１の
ときには高速のクロックがそのままＭＰＵ１に供給さ
れ、クロック周波数切換信号Ｂが０のときには１／２に
分周された低消費電力モード用の低速クロックが供給さ
れる。

【００２４】ＣＭＯＳトランジスタに基板バイアスを印
加するための素子構造の実施例を図５に示す。通常のＣ
ＭＯＳ構造でも基板を接地せずにバイアスを印加するこ
とは可能であるが、パッケージングが複雑になったり、
ノイズ等を拾いやすい問題がある。Ｐ型半導体基板１を
接地した状態でＮ，Ｐ両チャネルＭＯＳトランジスタに
基板バイアスＶ_Bn，Ｖ_Bpを加えるために、ＮチャネルＭ
ＯＳの基板ｐウェル３は基板１からＰチャネルＭＯＳの
基板ｎエピタキシャル層２により絶縁されている。ｐウ
ェル３には基板バイアス端子５−１を通してＮＭＯＳ基
板バイアスＶ_Bnとして負の電圧が、ｎエピタキシャル層
２には基板バイアス端子５−２を通してＰＭＯＳ基板バ
イアスＶ_Bpとして正の電圧が印加されるが、全てのバイ
アス関係はｐｎ接合の逆バイアスなのでお互いに絶縁さ
れる。

【００２５】低電源電圧では発生できる基板バイアス電
圧も低いため、デバイス構造を工夫している。Ｎチャネ
ルＭＯＳのゲート電極直下のｐ形高濃度領域７およびＰ
チャネルＭＯＳのゲート電極直下のｎ形高濃度領域８は
それぞれチャネル反転層形成時の表面空乏層の厚さより
も深い位置に設けている。従って、基板バイアスが印加
されないときにはしきい値に影響を与えない。基板バイ
アスを印加すると空乏層は高濃度領域７，８に広がり、
実効的な基板濃度が高いためしきい値は基板バイアスに
より大きく変化する。基板バイアスとしきい値の変化量
を図６に示す。ｐ形ウェル３の表面濃度は５×１０¹⁶／
cm³ ，ｐ形高濃度領域７の濃度は３×１０¹⁷／cm³ にし
てある。ｐ形高濃度領域７が無い場合は基板定数が小さ
いために基板バイアスを印加してもしきい値の変化は少
なく、低電源電圧ではしきい値の制御幅が小さすぎる。
ｐ形高濃度領域７を設けることにより、基板定数が２倍
以上になってしきい値を大きく制御することができる。
基板バイアス０.５Ｖ の印加により、しきい値を約０.
２Ｖ 上昇させることができる。

【００２６】次に本発明の他の実施例として、クロック
周波数により自動的に基板バイアスを切り換える基本構
成を図７に示す。クロック信号の周波数の変化を基板バ
イアス制御回路２−０が検出して基板バイアス回路２−
１，２−２から発生される基板バイアスＶ_Bn，Ｖ_Bpの値
を切り換える。これによりクロック信号のみで、基板バ
イアスの通常モード，低消費電力モード，待機モードの
切換ができる。

【００２７】基板バイアス制御回路２−０の実施例を図
８に示す。クロック信号からチャージポンプ回路により
電圧Ｖc を発生させる。Ｖc の値はクロックの周波数に
比例し、結合容量Ｃ_cおよび負荷抵抗Ｒ_bによって調整す
ることができる。クロック周波数が高周波の時にはＶc
の値が高くＭＯＳトランジスタＭＮ１が同通してａ点の
信号はローレベルとなるため、リングオシレータは発振
せず基板バイアスＶ_Bn，Ｖ_Bpは印加されない。次にクロ
ック周波数が低周波の時には、Ｖc 値が低くＭＮ１が同
通しないため、ａ点はハイレベルになり、リングオシレ
ータが発振して基板バイアスＶ_Bn，Ｖ_Bpが印加される。
もちろんクロック信号が停止したときにはａ点がハイに
なり、基板バイアスＶ_Bn，Ｖ_Bpが印加される。本実施例
では基板バイアス発生用にリングオシレータを発振させ
るため、待機モード時の消費電力が３００μＡ程度と大
きくなるが、リーク電流の低減量の方が大きいので効果
はある。また、クロック周波数により自動的に基板バイ
アスＶ_Bn，Ｖ_Bpが変化するので、特定の命令や制御信号
を設ける必要が無い。

【００２８】図９は、ＭＯＳトランジスタのドレイン電
流特性のしきい値による変化を示す。リーク電流とはゲ
ート電圧が０Ｖの時のドレイン電流である。しきい値を
0.3Ｖから０.５Ｖ に上昇させると、リーク電流は４４
ｎＡから約２２００分の１に低下する。しきい値電圧が
０.３Ｖ でリーク電流が４４ｎＡのＭＯＳトランジスタ
でマイクロプロセッサを構成することを考えると、マイ
クロプロセッサのゲート数が約１０万ゲートの場合、そ
のリーク電流はマイクロプロセッサ全体では４.４ｍＡ
に達する。基板バイアスを０.５Ｖ印加すると、しきい
値は０.５Ｖ まで上昇し、リーク電流はもともとのしき
い値が０.５Ｖ のトランジスタとほぼ同じ２０ｐＡ程度
まで減少する。一方、基板バイアス回路の消費電流が１
００μＡ程度あるので、総合で１０２μＡの消費電流と
なる。図１０は、マイクロプロセッサの最大動作周波数
と消費電流に関して、しきい値０.５Ｖおよび０.３Ｖの
従来例と本実施例の比較をまとめて示したものである。

【００２９】

【発明の効果】本発明によれば、しきい値電圧を低く設
定できるので低電源電圧でも高速動作が可能であり、低
速動作時や待機モード時には基板バイアスを印加してし
きい値電圧を上昇させるので消費電力を小さく抑えるこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体集積回路のブロ
ック図を示す。

【図２】図１の半導体集積回路の各モードにおける各部
の波形変化を示す。

【図３】図１の半導体集積回路の基板バイアス回路の実
施例を示す。

【図４】図１の半導体集積回路のクロック制御回路の実
施例を示す。

【図５】図１の半導体集積回路のＣＭＯＳ構造の断面図
を示す。

【図６】ＭＯＳトランジスタの基板バイアスとしきい値
電圧の関係を示す。

【図７】本発明の他の実施例による半導体集積回路のブ
ロック図を示す。

【図８】図７の基板バイアス制御回路と基板バイアス回
路の実施例を示す。

【図９】ＮチャネルＭＯＳトランジスタとしきい値電圧
とリーク電流の関係を示す。

【図１０】マイクロプロセッサの最大動作周波数と消費
電流に関して、従来と本発明とを比較し、まとめて示し
たものである。

【符号の説明】

Ｖ_Bn…ＮチャネルＭＯＳ用基板バイアス、Ｖ_Bp…Ｐチャ
ネルＭＯＳ用基板バイアス、ＣＫｍ…マイクロプロセッ
サ用クロック信号、ＣＫｂ…基板バイアス発生用クロッ
ク信号。

フロントページの続き (72)発明者 関 浩一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＭＯＳトランジスタ回路と、該ＭＯＳトラ
   ンジスタ回路のＭＯＳトランジスタのしきい値電圧を制
   御する制御回路とを有し、第１動作モードでは上記制御
   回路は上記ＭＯＳトランジスタ回路のＭＯＳトランジス
   タのしきい値電圧を低く設定することにより上記ＭＯＳ
   トランジスタ回路が高速動作を実行し、第２動作モード
   では上記制御回路は上記ＭＯＳトランジスタ回路のＭＯ
   Ｓトランジスタのしきい値電圧を高く設定することによ
   り上記ＭＯＳトランジスタ回路が低消費電力化されるこ
   とを特徴とする半導体集積回路。
2. 【請求項２】上記第１動作モードと上記第２動作モード
   とでは上記制御回路から上記ＭＯＳトランジスタへ供給
   される基板バイアスが異なることによってしきい値電圧
   が設定されることを特徴とする請求項１記載の半導体集
   積回路。
3. 【請求項３】上記第１動作モードでは所定の周波数のク
   ロックを上記ＭＯＳ回路に供給し、上記第２動作モード
   では上記所定の周波数より低い周波数を上記ＭＯＳ回路
   に供給することを特徴とする請求項２記載の半導体集積
   回路。
4. 【請求項４】上記第１動作モードでは所定の周波数のク
   ロックを上記ＭＯＳ回路に供給し、上記第２動作モード
   では上記ＭＯＳ回路へのクロックの供給を停止すること
   を特徴とする請求項２記載の半導体集積回路。
5. 【請求項５】上記ＭＯＳ回路はマイクロプロセッサ・ユ
   ニットであることを特徴とする請求項１から請求項４ま
   でのいずれかに記載の半導体集積回路。
6. 【請求項６】上記半導体集積回路の電源電圧供給端子は
   電池に接続されてなり、上記ＭＯＳ回路の電源電圧は上
   記電池から供給されてなることを特徴とする請求項１か
   ら請求項５までのいずれかに記載の半導体集積回路。