JPH0510784B2 - - Google Patents
Info
- Publication number
- JPH0510784B2 JPH0510784B2 JP444184A JP444184A JPH0510784B2 JP H0510784 B2 JPH0510784 B2 JP H0510784B2 JP 444184 A JP444184 A JP 444184A JP 444184 A JP444184 A JP 444184A JP H0510784 B2 JPH0510784 B2 JP H0510784B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- reed
- voltage
- test
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 39
- 239000011159 matrix material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 101100141719 Human cytomegalovirus (strain Merlin) RL13 gene Proteins 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 102100031854 60S ribosomal protein L14 Human genes 0.000 description 1
- 101710187795 60S ribosomal protein L15 Proteins 0.000 description 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101000704267 Homo sapiens 60S ribosomal protein L14 Proteins 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101100195396 Human cytomegalovirus (strain Merlin) RL11 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
(a) 産業上の利用分野
本発明は集積回路の特性測定装置（ICテスタ）
等で使用されるリレーマトリクスの試験方法に関
する。
等で使用されるリレーマトリクスの試験方法に関
する。
(b) 従来技術
従来から、ウエーハ上に形成された集積回路
（IC）の特性を測定するために、電圧計、電流
計、直流電源およびマトリクス構成されたリレー
群を具備するICテスタが使用されている。
（IC）の特性を測定するために、電圧計、電流
計、直流電源およびマトリクス構成されたリレー
群を具備するICテスタが使用されている。
通常、前記リレーマトリクスは、絶縁特性、寿
命等の点から数十個のリードリレーで構成されて
いる。
命等の点から数十個のリードリレーで構成されて
いる。
前記リードリレーが正常に動作するか否かによ
つて、測定精度が大きく影響されるため、測定開
始前に前記リレーマトリクスの動作試験が行なわ
れる。
つて、測定精度が大きく影響されるため、測定開
始前に前記リレーマトリクスの動作試験が行なわ
れる。
第１図は、従来のリレーマトリクス試験方法に
使用される装置の概略ブロツク図である。
使用される装置の概略ブロツク図である。
第１図において、直流電源１、電圧計２、電流
計３およびリレーマトリクス４はIC測定部を構
成しており、直流電源１の出力端子にはスイツチ
S1を介して比較器５が接続されている。比較器５
の出力端子には表示器６が接続されている。
計３およびリレーマトリクス４はIC測定部を構
成しており、直流電源１の出力端子にはスイツチ
S1を介して比較器５が接続されている。比較器５
の出力端子には表示器６が接続されている。
比較器５および表示器６はリレーマトリクスの
良否検出部を構成している。また、リレーマトリ
クス４はリードリレーRL1〜RL15で構成されて
いる。
良否検出部を構成している。また、リレーマトリ
クス４はリードリレーRL1〜RL15で構成されて
いる。
IC特性を測定する場合は、スイツチS1は開状
態にされ、図示しないリレー制御回路によつて所
定のリードリレーが閉結される。また、スイツチ
S101，S102は閉状態にある。これによつて、ウエ
ーハ上のICの所定端子へ直流電源１から直流電
圧が印加され、所定端子の電圧・電流特性が電圧
計２、電流計３によつて測定され、ICの特性測
定が行なわれる。
態にされ、図示しないリレー制御回路によつて所
定のリードリレーが閉結される。また、スイツチ
S101，S102は閉状態にある。これによつて、ウエ
ーハ上のICの所定端子へ直流電源１から直流電
圧が印加され、所定端子の電圧・電流特性が電圧
計２、電流計３によつて測定され、ICの特性測
定が行なわれる。
ここで、第１図の装置を使用して素子の電圧・
電流特性を測定する方法を説明する。説明の都合
上、図１中の線に以下のように名前を付ける： リードリレーRL１，RL４等が接続されてい
る横方向の線：ラインＸ１ リードリレーRL２，RL５等が接続されてい
る横方向の線：ラインＸ２ リードリレーRL３，RL６等が接続されてい
る横方向の線：ラインＸ３ リードリレーRL１，RL２等が接続されてい
る縦方向の線：ラインＹ１ リードリレーRL４，RL５等が接続されてい
る縦方向の線：ラインＹ２ リードリレーRL７，RL８等が接続されてい
る縦方向の線：ラインＹ３ リードリレーRL１０，RL１１等が接続され
ている縦方向の線：ラインＹ３ リードリレーRL１３，RL１４等が接続され
ている縦方向の線：ラインＹ３ また、被測定素子の１つの端子がラインＸ１に
接続され、他方の端子は接地されているものとす
るものとする。
電流特性を測定する方法を説明する。説明の都合
上、図１中の線に以下のように名前を付ける： リードリレーRL１，RL４等が接続されてい
る横方向の線：ラインＸ１ リードリレーRL２，RL５等が接続されてい
る横方向の線：ラインＸ２ リードリレーRL３，RL６等が接続されてい
る横方向の線：ラインＸ３ リードリレーRL１，RL２等が接続されてい
る縦方向の線：ラインＹ１ リードリレーRL４，RL５等が接続されてい
る縦方向の線：ラインＹ２ リードリレーRL７，RL８等が接続されてい
る縦方向の線：ラインＹ３ リードリレーRL１０，RL１１等が接続され
ている縦方向の線：ラインＹ３ リードリレーRL１３，RL１４等が接続され
ている縦方向の線：ラインＹ３ また、被測定素子の１つの端子がラインＸ１に
接続され、他方の端子は接地されているものとす
るものとする。
このとき、リードリレーRL１〜RL１５の中の
以下のものを閉じ、残りを開けることにより、電
圧計２では被測定素子の端子に印加される電圧
が、また電流計３では被測定素子を流れる電流が
測定できる：リードリレーRL５，RL７，RL１
１，RL１３。すなわち、直流電源１から出る電
流は次のような経路を流れる：直流電源１→ライ
ンＹ２→リードリレーRL５→ラインＸ２→リー
ドリレー１１→ラインＹ４→電流計３→ラインＹ
５→リードリレーRL１３→ラインＸ１→被測定
素子→接地→直流電源１。この時、リードリレー
RL７を閉じているので、電圧計２は被測定素子
の一方の端子と接地との間の電圧を測定する。
以下のものを閉じ、残りを開けることにより、電
圧計２では被測定素子の端子に印加される電圧
が、また電流計３では被測定素子を流れる電流が
測定できる：リードリレーRL５，RL７，RL１
１，RL１３。すなわち、直流電源１から出る電
流は次のような経路を流れる：直流電源１→ライ
ンＹ２→リードリレーRL５→ラインＸ２→リー
ドリレー１１→ラインＹ４→電流計３→ラインＹ
５→リードリレーRL１３→ラインＸ１→被測定
素子→接地→直流電源１。この時、リードリレー
RL７を閉じているので、電圧計２は被測定素子
の一方の端子と接地との間の電圧を測定する。
次に、リレーマトリクスの良否を試験する場
合、例えばリードリレーRL１，RL４を試験する
場合、リードリレーRL１およびRL４が閉結され
る。また、スイツチS1は閉、S101，S102は開状態
にされる。また、図示しないスイツチにより、直
流電源１がリレーマトリクス４から切離される。
更に、図示しない試験用電源が比較器５の反転入
力端子に接続される。これにより、試験用電源か
らリードリレーRL1，RL4へ電流が流れる。閉結
状態では、リードリレーRL1，RL4は正常時、数
十ｍΩ程度の接点接触抵抗を有し又、開状態では
数MΩ以上の絶縁抵抗を有しているので、試験用
電源からの電流とリードリレーの接点間抵抗の大
きさに関連する電圧がリードリレーRL1，RL4に
生じる。前記電圧の和は、スイツチS1を介して比
較器５に入力され、前もつて設定された基準電圧
VREF1と比較され、各リードリレーが正常か否か
が表示器６で表示される。
合、例えばリードリレーRL１，RL４を試験する
場合、リードリレーRL１およびRL４が閉結され
る。また、スイツチS1は閉、S101，S102は開状態
にされる。また、図示しないスイツチにより、直
流電源１がリレーマトリクス４から切離される。
更に、図示しない試験用電源が比較器５の反転入
力端子に接続される。これにより、試験用電源か
らリードリレーRL1，RL4へ電流が流れる。閉結
状態では、リードリレーRL1，RL4は正常時、数
十ｍΩ程度の接点接触抵抗を有し又、開状態では
数MΩ以上の絶縁抵抗を有しているので、試験用
電源からの電流とリードリレーの接点間抵抗の大
きさに関連する電圧がリードリレーRL1，RL4に
生じる。前記電圧の和は、スイツチS1を介して比
較器５に入力され、前もつて設定された基準電圧
VREF1と比較され、各リードリレーが正常か否か
が表示器６で表示される。
第１図に示した装置においては、リレー試験を
行う際には、直流電源１をリレーマトリクスから
切離して、試験に適した特性を有する試験用電源
をその代りに接続している。しかし、直流電源１
の切離しを行うスイツチも通常はリレーが使用さ
れるため、このリレーが故障してリレー試験中で
も閉じたままになつてしまうと、この間に意図し
ない電圧がリードリレーに印加されてしまう。す
なわち、第１図の構成では、直流電源１の切離し
用の１個のリレーの故障が全体に波及して、誤つ
た試験結果を得たり、更には試験中のリレーに大
電流が流れてこのリレーの故障／寿命の短縮とい
う不都合を引き起こす恐れが大きい。
行う際には、直流電源１をリレーマトリクスから
切離して、試験に適した特性を有する試験用電源
をその代りに接続している。しかし、直流電源１
の切離しを行うスイツチも通常はリレーが使用さ
れるため、このリレーが故障してリレー試験中で
も閉じたままになつてしまうと、この間に意図し
ない電圧がリードリレーに印加されてしまう。す
なわち、第１図の構成では、直流電源１の切離し
用の１個のリレーの故障が全体に波及して、誤つ
た試験結果を得たり、更には試験中のリレーに大
電流が流れてこのリレーの故障／寿命の短縮とい
う不都合を引き起こす恐れが大きい。
更に、この装置であるリレーの試験を終了して
試験対象を次のリレーに切り換える際には、試験
用電源から電圧を供給したままでこの切り換えを
行つていた。リードリレーに電源を供給したまま
の状態で、リードリレーの開閉を行なうとリレー
接点にスパークが発生し、接点寿命が短かくなる
という欠点がある。前記欠点を除去する方法とし
て試験用電源から供給する電流を小さくする方法
が考えられるが、この方法では、各リードリレー
RL1〜RL15に生じる閉時の電圧降下が小さくな
る。したがつて、リードリレーが開状態か閉状態
かの検出は可能であるが、各リードリレーの特性
が劣化し、接点の接触抵抗が数十Ω程度になつた
ときの不良は判別困難という欠点がある。
試験対象を次のリレーに切り換える際には、試験
用電源から電圧を供給したままでこの切り換えを
行つていた。リードリレーに電源を供給したまま
の状態で、リードリレーの開閉を行なうとリレー
接点にスパークが発生し、接点寿命が短かくなる
という欠点がある。前記欠点を除去する方法とし
て試験用電源から供給する電流を小さくする方法
が考えられるが、この方法では、各リードリレー
RL1〜RL15に生じる閉時の電圧降下が小さくな
る。したがつて、リードリレーが開状態か閉状態
かの検出は可能であるが、各リードリレーの特性
が劣化し、接点の接触抵抗が数十Ω程度になつた
ときの不良は判別困難という欠点がある。
(c) 発明の目的
本発明は前記欠点に鑑みなされたもので、各リ
ードリレーを損なうことなく且つ、高精度にリー
ドリレーの良否判別試験を行なうようにしたリレ
ー試験方法を提供することを目的とする。
ードリレーを損なうことなく且つ、高精度にリー
ドリレーの良否判別試験を行なうようにしたリレ
ー試験方法を提供することを目的とする。
(d) 発明の構成
本発明のリレー試験方法は、リレーマトリクス
内の所望のリレーを閉若しくは開状態にし、次に
スイツチを閉じることによつて前記リレーマトリ
クスに電流源からの電流を供給し、前記所望のリ
レーの降下電圧と前もつて設定された電圧とを比
較することにより前記リレーの良否を判別するこ
とを特徴としている。
内の所望のリレーを閉若しくは開状態にし、次に
スイツチを閉じることによつて前記リレーマトリ
クスに電流源からの電流を供給し、前記所望のリ
レーの降下電圧と前もつて設定された電圧とを比
較することにより前記リレーの良否を判別するこ
とを特徴としている。
(e) 実施例
第２図は本発明のリレー試験方法に使用する装
置のブロツク図である。
置のブロツク図である。
第２図において、第１図と同一部分には同一符
号を付している。
号を付している。
スイツチS2およびリレーテスト回路７が設けら
れている点で第１図と相異する。
れている点で第１図と相異する。
第３図はリレーテスト回路７の詳細回路図であ
る。
る。
以下、第２，３図を参照して説明する。
第２図、第３図において、IC特性測定開始時
には、スイツチS2，S101，S102は閉状態、スイツ
チS3，S4，S5は開状態にある。この状態では、第
１図に関して説明したのと同様に、直流電源１か
らスイツチS2および所望のリードリレーを介し
て、ウエーハ上のICに電圧が印加される。電圧
計２および電流計３によつて、ICの所望の点の
特性が測定される。次に、リレーマトリクス４の
良否判別試験を行なう場合、まずスイツチS2，
S3，S4，S101，S102を開状態、スイツチS5を閉状
態にする。スイツチS2が完全に開状態になつてい
るか否かを比較器８は検出する。
には、スイツチS2，S101，S102は閉状態、スイツ
チS3，S4，S5は開状態にある。この状態では、第
１図に関して説明したのと同様に、直流電源１か
らスイツチS2および所望のリードリレーを介し
て、ウエーハ上のICに電圧が印加される。電圧
計２および電流計３によつて、ICの所望の点の
特性が測定される。次に、リレーマトリクス４の
良否判別試験を行なう場合、まずスイツチS2，
S3，S4，S101，S102を開状態、スイツチS5を閉状
態にする。スイツチS2が完全に開状態になつてい
るか否かを比較器８は検出する。
即ち、直流電源１から異常に大きな電圧が出力
されている場合比較器９等が故障する恐れがあり
又、直流電源１から電流が供給された状態で各リ
レーRL1〜RL15を切り換えた場合、前述したよ
うに接点を損なう恐れがあるため、それを防止す
るために比較器８は設けられている。S2を開状態
に設定したとき、スイツチS2がこの設定通りには
動作せず、直流電源１からの電圧が漏れ出し、ス
イツチS5を介して比較器８の反転入力端子に印加
されると、比較器８の出力端子に電圧が生じる。
この電圧の発生により、表示器１１はスイツチS8
が、設定とは異なり、閉じていることを表示す
る。これにより、スイツチS2に異常があることが
診断できる。スイツチS2が開であることが表示器
１１によつて表示された場合に、リレーマトリク
スの試験が開始される。
されている場合比較器９等が故障する恐れがあり
又、直流電源１から電流が供給された状態で各リ
レーRL1〜RL15を切り換えた場合、前述したよ
うに接点を損なう恐れがあるため、それを防止す
るために比較器８は設けられている。S2を開状態
に設定したとき、スイツチS2がこの設定通りには
動作せず、直流電源１からの電圧が漏れ出し、ス
イツチS5を介して比較器８の反転入力端子に印加
されると、比較器８の出力端子に電圧が生じる。
この電圧の発生により、表示器１１はスイツチS8
が、設定とは異なり、閉じていることを表示す
る。これにより、スイツチS2に異常があることが
診断できる。スイツチS2が開であることが表示器
１１によつて表示された場合に、リレーマトリク
スの試験が開始される。
まず、リードリレーRL1〜RL15の中、所望の
リードリレーが図示しない制御回路により閉状態
にされる。次にスイツチS3，S4が閉状態にされ
る。前記所望のリードリレーには電流源１０から
の電流が流れる。リードリレーに生じる降下電圧
は比較器９により基準電圧VREF2と比較され、そ
の比較結果に応じてリレーの良否が表示器６で表
示される。さらにリレーマトリクスの試験を行な
う場合、スイツチS4が開状態にされる。次に新た
に所望のリードリレーを閉じた後スイツチS4を閉
じる。リードリレーの降下電圧は比較器９で比較
され、リードリレーの良否が表示器６で表示され
る。
リードリレーが図示しない制御回路により閉状態
にされる。次にスイツチS3，S4が閉状態にされ
る。前記所望のリードリレーには電流源１０から
の電流が流れる。リードリレーに生じる降下電圧
は比較器９により基準電圧VREF2と比較され、そ
の比較結果に応じてリレーの良否が表示器６で表
示される。さらにリレーマトリクスの試験を行な
う場合、スイツチS4が開状態にされる。次に新た
に所望のリードリレーを閉じた後スイツチS4を閉
じる。リードリレーの降下電圧は比較器９で比較
され、リードリレーの良否が表示器６で表示され
る。
(f) 発明の効果
本発明のリレー試験方法によれば、スイツチマ
トリクスの試験等、各リレーの切換え前に供給電
源を切り離しているので、リレーの接点を損なう
ことがない。又、大電流を流して試験できるの
で、リレーの良否判別を高精度に行ない得る。
トリクスの試験等、各リレーの切換え前に供給電
源を切り離しているので、リレーの接点を損なう
ことがない。又、大電流を流して試験できるの
で、リレーの良否判別を高精度に行ない得る。
第１図は従来のリレー試験方法に使用する装置
のブロツク図。第２図は本発明のリレー試験方法
に使用する装置のブロツク図。第３図は本発明の
リレー試験方法に使用するリレーテスト回路の詳
細回路図。 １……直流電源、２……電圧計、３……電流
計、４……リレーマトリクス、５，８，９……比
較器、６，１１……表示器、７……リレーテスト
回路。
のブロツク図。第２図は本発明のリレー試験方法
に使用する装置のブロツク図。第３図は本発明の
リレー試験方法に使用するリレーテスト回路の詳
細回路図。 １……直流電源、２……電圧計、３……電流
計、４……リレーマトリクス、５，８，９……比
較器、６，１１……表示器、７……リレーテスト
回路。
Claims (1)
- 【特許請求の範囲】 １ 被試験デバイスであるリレーの接点に試験用
電源から電流を流し、前記接点に生じる電圧を所
定の第１の電圧と比較することにより前記リレー
の良否判定を行うリレー試験方法であつて、 前記リレーの通常の使用時に前記リレーの接点
に電圧を印加する通常時電源を前記リレーから切
離し、 前記接点の電圧を所定の第２の電圧と比較する
ことにより、前記通常時電源の前記リレーからの
切離しが正常に行われたことを確認して前記リレ
ーの良否判定を開始する ことを特徴とするリレー試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP444184A JPS60148022A (ja) | 1984-01-13 | 1984-01-13 | リレ−試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP444184A JPS60148022A (ja) | 1984-01-13 | 1984-01-13 | リレ−試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148022A JPS60148022A (ja) | 1985-08-05 |
| JPH0510784B2 true JPH0510784B2 (ja) | 1993-02-10 |
Family
ID=11584295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP444184A Granted JPS60148022A (ja) | 1984-01-13 | 1984-01-13 | リレ−試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148022A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2441788B (en) | 2006-09-15 | 2011-11-09 | Studor Sa | Method and equipment for detecting sealing deficiencies in drainage and vent systems for buildings |
-
1984
- 1984-01-13 JP JP444184A patent/JPS60148022A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60148022A (ja) | 1985-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396172A (en) | Transformer fault analyzer | |
| CN101363895B (zh) | 检测直流回路故障的方法及系统 | |
| CN101191811B (zh) | 基板检查装置和基板检查方法 | |
| JPH0653299A (ja) | バーンイン装置 | |
| WO2008041678A1 (fr) | Appareil de test de carte et procédé de test de carte | |
| JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH0510784B2 (ja) | ||
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP4467373B2 (ja) | 抵抗測定方法およびその装置 | |
| US11467204B2 (en) | Testing an integrated capacitor | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| KR102714344B1 (ko) | 절연 검사 장치 및 절연 검사 방법 | |
| JPH03154879A (ja) | 基板検査装置 | |
| KR20230089428A (ko) | 절연 검사 장치 | |
| JPH0110616Y2 (ja) | ||
| JPH10339756A (ja) | ピン間ショート検査方法及びその検査方法を用いたｌｓｉ試験装置 | |
| JP2023121874A (ja) | 絶縁試験装置 | |
| KR20230089426A (ko) | Ai를 이용한 기판 검사 장치 | |
| JPH03229171A (ja) | 半導体装置の試験装置 | |
| JPH04109177A (ja) | 半導体回路の電源短絡検査方法 | |
| JPH01240873A (ja) | 半導体集積回路の試験方法 | |
| JP2008008716A (ja) | 接触試験装置および接触試験方法 | |
| JPH1131728A (ja) | 基板検査装置における半導体素子検査方法 | |
| JPH0737954A (ja) | コンタクト不良検出装置 |