JPH0497122A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0497122A JPH0497122A JP2210940A JP21094090A JPH0497122A JP H0497122 A JPH0497122 A JP H0497122A JP 2210940 A JP2210940 A JP 2210940A JP 21094090 A JP21094090 A JP 21094090A JP H0497122 A JPH0497122 A JP H0497122A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltages
- liquid crystal
- signal line
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶表示装置にに関し、例えば8色カラー
表示を行うアクティブマトリックス構成の液晶表示装置
に利用して有効な技術に関するものである。
表示を行うアクティブマトリックス構成の液晶表示装置
に利用して有効な技術に関するものである。
TPT (薄膜トランジスタ)を搭載したアクティブマ
トリックス構成の液晶表示装置に関しては、例えば日経
マグロウヒル社、1984年9月10日付「日経エレク
トロニクス」頁211等がある。
トリックス構成の液晶表示装置に関しては、例えば日経
マグロウヒル社、1984年9月10日付「日経エレク
トロニクス」頁211等がある。
TPT液晶表示装置は、小型低消費電力のデイスプレィ
装置として、主としてマイクロコンピュータシステムに
おけるモニター等に用いられているが、オフィスオート
メーション用機器におけるデイスプレィ装置としてカラ
ー表示の要求が強い。
装置として、主としてマイクロコンピュータシステムに
おけるモニター等に用いられているが、オフィスオート
メーション用機器におけるデイスプレィ装置としてカラ
ー表示の要求が強い。
従来のTPTにおいてはパネル上にチラッキが生じると
いう問題がある。本願発明者において、上記チラッキの
原因を検討した結果、以下のことが判明した。TPT液
晶表示装置においては液晶に印加される駆動電圧に直流
成分があってはならないため、第4図の波形図に示すよ
うに、書き込み電圧をフレーム毎に正と負極性に交互に
極性反転させて交流駆動を行うことが必要である。この
場合、TPTのゲートに供給される走査タイミング信号
が、TPTをオフ状態にするとき寄生容量を介して画素
電極側にリークしてしまう。例えばTPTのドレインに
正電圧Vlを供給してそれを画素電極に保持させようと
しても実際に保持される電圧は、上記カンプリングによ
りレベル低下されてしまう。同様に、負電圧v4を書き
込もうとしても実際に保持される電圧は上記同様にカッ
プリングによってレベル低下させられる。上記正書込の
ときには、カップリングによって保持電圧が絶対値的に
低下するように作用するのに対して、負書込のときには
カップリングによって保持電圧が絶対値的に増大するよ
うに作用する。このようにして、実際に画素電極に保持
される保持電圧は、全体として低い電位にシフトする。
いう問題がある。本願発明者において、上記チラッキの
原因を検討した結果、以下のことが判明した。TPT液
晶表示装置においては液晶に印加される駆動電圧に直流
成分があってはならないため、第4図の波形図に示すよ
うに、書き込み電圧をフレーム毎に正と負極性に交互に
極性反転させて交流駆動を行うことが必要である。この
場合、TPTのゲートに供給される走査タイミング信号
が、TPTをオフ状態にするとき寄生容量を介して画素
電極側にリークしてしまう。例えばTPTのドレインに
正電圧Vlを供給してそれを画素電極に保持させようと
しても実際に保持される電圧は、上記カンプリングによ
りレベル低下されてしまう。同様に、負電圧v4を書き
込もうとしても実際に保持される電圧は上記同様にカッ
プリングによってレベル低下させられる。上記正書込の
ときには、カップリングによって保持電圧が絶対値的に
低下するように作用するのに対して、負書込のときには
カップリングによって保持電圧が絶対値的に増大するよ
うに作用する。このようにして、実際に画素電極に保持
される保持電圧は、全体として低い電位にシフトする。
このシフト量は、TPTのゲートに供給される走査タイ
ミング信号の立ち下がりレベルが等しくとも、ドレイン
(信号線)に供給される正と負書込の電圧がVlと■4
のように異なるから等しくならないから、共通電極■。
ミング信号の立ち下がりレベルが等しくとも、ドレイン
(信号線)に供給される正と負書込の電圧がVlと■4
のように異なるから等しくならないから、共通電極■。
。、の電圧補正では限界がある。
この発明の目的は、フレーム周期でのパネル上でのチラ
ッキの発生を防止した液晶表示装置を提供することにあ
る。
ッキの発生を防止した液晶表示装置を提供することにあ
る。
この発明の前記ならひにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、共通電極用の電圧を基準にしてスイッチ素子
を介して接続される画素電極保持される正極性と負極性
の点灯電圧か相対的に等しくなるように、TPTのドレ
イン(信号線)に供給される駆動電圧を可変抵抗素子を
含む分圧回路により形成して調整可能にする。
を介して接続される画素電極保持される正極性と負極性
の点灯電圧か相対的に等しくなるように、TPTのドレ
イン(信号線)に供給される駆動電圧を可変抵抗素子を
含む分圧回路により形成して調整可能にする。
上記した手段によれば、走査タイミング信号の画素電極
側へのカンプリングによる保持電圧の変動分を補償する
ようにして駆動電圧を形成することができるからフレー
ム周期でのパネル上のチランキを防止することができる
。
側へのカンプリングによる保持電圧の変動分を補償する
ようにして駆動電圧を形成することができるからフレー
ム周期でのパネル上のチランキを防止することができる
。
第1図には、この発明に係る液晶表示装置に用いられる
駆動電圧発生回路の一実施例の回路図が示されている。
駆動電圧発生回路の一実施例の回路図が示されている。
同図には、上記駆動電圧発生回路とそれにより駆動され
る液晶画素の等価回路も合わせて描かれている。
る液晶画素の等価回路も合わせて描かれている。
正極性の点灯電圧■1、正極性の非点灯電圧V2及び負
極性の点灯電圧V4、負極性の非点灯電圧■3は、それ
ぞれ調整抵抗R1〜R4と、固定抵抗R5〜R8からな
る分圧回路により形成される。上記各分圧電圧は、ボル
テージフォロワ形態の演算増幅回路OPI〜OP4を介
して上記駆動電圧V1〜■4として出力される。
極性の点灯電圧V4、負極性の非点灯電圧■3は、それ
ぞれ調整抵抗R1〜R4と、固定抵抗R5〜R8からな
る分圧回路により形成される。上記各分圧電圧は、ボル
テージフォロワ形態の演算増幅回路OPI〜OP4を介
して上記駆動電圧V1〜■4として出力される。
なお、図示しないが、液晶表示パネルの共通電極側に供
給されるコモン電圧■。o、Sも上記調整抵抗と固定抵
抗の分圧回路により形成され、上記同様なボルテージフ
ォロワ形態の演算増幅回路を通して出力される。
給されるコモン電圧■。o、Sも上記調整抵抗と固定抵
抗の分圧回路により形成され、上記同様なボルテージフ
ォロワ形態の演算増幅回路を通して出力される。
特に制限されないが、上記分割抵抗回路の動作電圧V
LCDは、25Vのような高い電圧とされ、駆動電圧■
1は約21Vに、駆動電圧■2とV3は約13Vに、駆
動電圧V4は約5V程度にそれぞれ設定される。また、
上記コモン電圧■。Oイも約13Vのような中間電圧に
設定される。
LCDは、25Vのような高い電圧とされ、駆動電圧■
1は約21Vに、駆動電圧■2とV3は約13Vに、駆
動電圧V4は約5V程度にそれぞれ設定される。また、
上記コモン電圧■。Oイも約13Vのような中間電圧に
設定される。
上記のような駆動電圧Vl〜■4は、後述するような信
号線駆動回路DDにより、表示データに対応して1つが
選ばれて、代表とし、で示された信号線VDに供給され
る。この信号線VDには、TPT)ランジスタのドレイ
ンが接続される。TPTトランジスタのゲートには、走
査タイミング信号■、が供給される。TPT )ランジ
スタのソースには画素電極が接続される。1つの画素P
Xは、等価的には画素電極と共通電極及び両電極間にお
ける誘電体しての液晶からなるキャパシタCと、それと
並列形態にされるリーク抵抗Rから構成される。上記T
FT l−ランジスタのゲートに供給される走査タイミ
ング信号VGの選択レベル(ハイレベル)は、上記電源
電圧VCIIL (約25■)のような高いレベルに
され、非選択レベル(ロウレベル)は回路の接地電位の
ようなOVにされる。
号線駆動回路DDにより、表示データに対応して1つが
選ばれて、代表とし、で示された信号線VDに供給され
る。この信号線VDには、TPT)ランジスタのドレイ
ンが接続される。TPTトランジスタのゲートには、走
査タイミング信号■、が供給される。TPT )ランジ
スタのソースには画素電極が接続される。1つの画素P
Xは、等価的には画素電極と共通電極及び両電極間にお
ける誘電体しての液晶からなるキャパシタCと、それと
並列形態にされるリーク抵抗Rから構成される。上記T
FT l−ランジスタのゲートに供給される走査タイミ
ング信号VGの選択レベル(ハイレベル)は、上記電源
電圧VCIIL (約25■)のような高いレベルに
され、非選択レベル(ロウレベル)は回路の接地電位の
ようなOVにされる。
第3図には、この発明に係る液晶表示装置における信号
線駆動回路DDの要部概略ブロック図が示されている。
線駆動回路DDの要部概略ブロック図が示されている。
同図の信号線駆動回路は、公知の半導体集積回路の製造
技術によって、特に制限されないが、単結晶シリコンの
ような1個の半導体基板上において形成される。
技術によって、特に制限されないが、単結晶シリコンの
ような1個の半導体基板上において形成される。
この実施例の信号線駆動回路は、工ないしmからなるm
本の信号線を駆動する機能を持つ。特に制限されないが
、上記信号線の数mは、120本のように多数からなる
。
本の信号線を駆動する機能を持つ。特に制限されないが
、上記信号線の数mは、120本のように多数からなる
。
ラッチ回路FFIないしFFmは、入力端子Dinから
供給される画素データをシリアルに取り込みそれをパラ
レルに出力させる。すなわち、ランチ回路FFIないし
FFmは、シリアル/パラレル変換機能を持つシフトレ
ジスタ&ランチを構成するものである。
供給される画素データをシリアルに取り込みそれをパラ
レルに出力させる。すなわち、ランチ回路FFIないし
FFmは、シリアル/パラレル変換機能を持つシフトレ
ジスタ&ランチを構成するものである。
上記各ランチ回路FFIないしFFmは、それぞれ複数
からなるフリップフロップ回路から構成され、例えば8
色のカラー表示を行う場合には3ビツトを単位とするカ
ラー画素データのシリアル/パラレル変換動作と保持動
作を行う。ラッチ回路FFIないしFFmから出力され
る画素データは、レベルシフタLSIないしLSmに伝
えられる。レベルシフタLSIないしLSmは、前記の
ような駆動電圧発生回路により形成された駆動電圧V1
ないし■4を上記各カラーデータに対応させて選択的に
出力させるスイッチMO3FETQ〜Q4 (Q3は省
略)の制御信号を形成する。すなわち、上記シフトレジ
スタ&ラッチを構成するラッチ回路FFIないしFFn
は、特に制限されないが、約5■のような電源電圧を受
けて動作するようにされるため、約5■のようなハイレ
ベルと、OVのようなロウレベルからなる信号を出力す
る。これに対して、液晶表示パネルに供給される駆動電
圧V1ないしv4は21V〜5■の比較的高いレベルに
される。それ故、上記のようなレベル(5V、OV)で
は、スイッチMO5FETQ1〜Q4をオン状態やオフ
状態にすることができない場合があるので、レベルシフ
タLSIないしLSmによりそれに見合ったレベルにレ
ベル変換するものである。
からなるフリップフロップ回路から構成され、例えば8
色のカラー表示を行う場合には3ビツトを単位とするカ
ラー画素データのシリアル/パラレル変換動作と保持動
作を行う。ラッチ回路FFIないしFFmから出力され
る画素データは、レベルシフタLSIないしLSmに伝
えられる。レベルシフタLSIないしLSmは、前記の
ような駆動電圧発生回路により形成された駆動電圧V1
ないし■4を上記各カラーデータに対応させて選択的に
出力させるスイッチMO3FETQ〜Q4 (Q3は省
略)の制御信号を形成する。すなわち、上記シフトレジ
スタ&ラッチを構成するラッチ回路FFIないしFFn
は、特に制限されないが、約5■のような電源電圧を受
けて動作するようにされるため、約5■のようなハイレ
ベルと、OVのようなロウレベルからなる信号を出力す
る。これに対して、液晶表示パネルに供給される駆動電
圧V1ないしv4は21V〜5■の比較的高いレベルに
される。それ故、上記のようなレベル(5V、OV)で
は、スイッチMO5FETQ1〜Q4をオン状態やオフ
状態にすることができない場合があるので、レベルシフ
タLSIないしLSmによりそれに見合ったレベルにレ
ベル変換するものである。
代表として例示的に示されているスイッチMO3F E
TQ 1ないしQ4は、1つの信号線D1に対応した単
位の駆動回路を構成し、前記のように形成された駆動電
圧■1ないし■4の中から1つを選んで信号線D1に伝
える。
TQ 1ないしQ4は、1つの信号線D1に対応した単
位の駆動回路を構成し、前記のように形成された駆動電
圧■1ないし■4の中から1つを選んで信号線D1に伝
える。
なお、他の例示的に示されている信号線D2ないしDm
に対しても上記同様なスイッチMO3FETが設けられ
る。
に対しても上記同様なスイッチMO3FETが設けられ
る。
同図において、液晶表示パネルLCDの左側に、走査線
駆動回路GDVが配置されている。この走査線駆動回路
GVDは、液晶表示パネルLCDの横方向に延長される
走査線を順次選択し、TPTトランジスタの選択を行う
。これにより、信号線DIないしDmからパラレルに伝
えられた上記の各駆動電圧は、選択された走査線に対応
した液晶画素に書き込まれる。液晶画素PXは、前記の
ように等価的にキャパシタとリーク抵抗から構成され、
上記書き込まれた駆動電圧を次の駆動電圧が書き込まれ
るまで保持する。
駆動回路GDVが配置されている。この走査線駆動回路
GVDは、液晶表示パネルLCDの横方向に延長される
走査線を順次選択し、TPTトランジスタの選択を行う
。これにより、信号線DIないしDmからパラレルに伝
えられた上記の各駆動電圧は、選択された走査線に対応
した液晶画素に書き込まれる。液晶画素PXは、前記の
ように等価的にキャパシタとリーク抵抗から構成され、
上記書き込まれた駆動電圧を次の駆動電圧が書き込まれ
るまで保持する。
なお、液晶表示パネルが大型化された場合、それに応じ
て上記のような信号線駆動回路及び走査線駆動回路が複
数個設けられるものであることはいうまでもないであろ
う。
て上記のような信号線駆動回路及び走査線駆動回路が複
数個設けられるものであることはいうまでもないであろ
う。
第2図には、上記駆動電圧発生回路を用いた液晶表示動
作の一例を説明するための波形図が示されている。
作の一例を説明するための波形図が示されている。
画素を点灯状態にするとき、正書込ではドレイン電圧■
1をTFTトランジスタをオン状態からオフ状態にする
ときのカンプリングによる電圧低下分を見込んで、上記
調整抵抗R1により高めに設定する。これにより、画素
PXのキャパシタCに保持される正極性側の保持電圧の
調整が行われる。この保持電圧は、上記リーク抵抗によ
り次のフレームでの負書込までの間にコモン電極に与え
られる中点電圧V、。1に向かって低下する。そして、
負書込ではドレイン電圧■4をTPT)ランジスタをオ
ン状態からオフ状態にするときのカンプリングによる電
圧低下分を見込んで、言い換えるならば、保持電圧が絶
対値的に増大してしまうのを見込んで上記調整抵抗R4
により高めに設定する。これにより、画素PXのキャパ
シタCに保持される負極性側の保持電圧の調整が行われ
る。
1をTFTトランジスタをオン状態からオフ状態にする
ときのカンプリングによる電圧低下分を見込んで、上記
調整抵抗R1により高めに設定する。これにより、画素
PXのキャパシタCに保持される正極性側の保持電圧の
調整が行われる。この保持電圧は、上記リーク抵抗によ
り次のフレームでの負書込までの間にコモン電極に与え
られる中点電圧V、。1に向かって低下する。そして、
負書込ではドレイン電圧■4をTPT)ランジスタをオ
ン状態からオフ状態にするときのカンプリングによる電
圧低下分を見込んで、言い換えるならば、保持電圧が絶
対値的に増大してしまうのを見込んで上記調整抵抗R4
により高めに設定する。これにより、画素PXのキャパ
シタCに保持される負極性側の保持電圧の調整が行われ
る。
この保持電圧は、上記リーク抵抗Rにより次のフレーム
での正書込みまで間にコモン電極に与えられる中点電圧
V camに向かって上昇し、絶対値的には低下する。
での正書込みまで間にコモン電極に与えられる中点電圧
V camに向かって上昇し、絶対値的には低下する。
このようにして画素を点灯状態にする保持電圧が、正と
負のフレームにおいて等しいレベルに設定できるから、
表示パネル上においてチラッキの発生が防止でき、高品
質の表示動作が行われるようになる。
負のフレームにおいて等しいレベルに設定できるから、
表示パネル上においてチラッキの発生が防止でき、高品
質の表示動作が行われるようになる。
また、第1図の実施例では、非点灯に対応した正及び負
の書込電圧V2.V3も前記同様に調整抵抗R2,R3
により調整可能にされる。これにより、第2図において
、非点灯の保持電圧V2’及びV3’ もコモン電極
の中点電圧V C0IIに対して等しいレベルを持つよ
うにされる。このようにすることによって、キャパシタ
Cには直流的なオフセット電圧が生しなくできるから、
液晶寿命を長くすることができる。
の書込電圧V2.V3も前記同様に調整抵抗R2,R3
により調整可能にされる。これにより、第2図において
、非点灯の保持電圧V2’及びV3’ もコモン電極
の中点電圧V C0IIに対して等しいレベルを持つよ
うにされる。このようにすることによって、キャパシタ
Cには直流的なオフセット電圧が生しなくできるから、
液晶寿命を長くすることができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (it共通電極用の電圧を基準にしてスイッチ素子を介
して接続される画素電極保持される正極性と負極性の点
灯電圧が相対的に等しくなるように、TPTのドレイン
(信号線)に供給される駆動電圧を可変抵抗素子を含む
分圧回路により形成して調整可能にする。この構成にお
いては、走査タイミング信号の画素電極側へのカンプリ
ングによる保持電圧の変動分を見込んでそれを補償する
ようにして駆動電圧を形成することができるからフレム
周期でのパネル上のチラッキを防止することかできると
いう効果が得られる。
る。すなわち、 (it共通電極用の電圧を基準にしてスイッチ素子を介
して接続される画素電極保持される正極性と負極性の点
灯電圧が相対的に等しくなるように、TPTのドレイン
(信号線)に供給される駆動電圧を可変抵抗素子を含む
分圧回路により形成して調整可能にする。この構成にお
いては、走査タイミング信号の画素電極側へのカンプリ
ングによる保持電圧の変動分を見込んでそれを補償する
ようにして駆動電圧を形成することができるからフレム
周期でのパネル上のチラッキを防止することかできると
いう効果が得られる。
(2)上記(1)により、高品質のカラー表示を行うよ
うにすることができる。
うにすることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能であることはいうまでもない。例えば、第1図にお
いて、非点灯レベルに対応した駆動電圧■2と■3は、
共通の分圧回路により形成してもよい。すなわち、非点
灯レベルは、走査タイミング信号によるカップリングの
影響をはヌ同様に受けるからである。また、調整抵抗は
、正又は負側の点灯レベルを形成する分圧回路にのみ設
けてもよい。例えば、負側の駆動電圧V4を固定抵抗回
路により形成した場合、それにより保持される負極性側
の保持電圧と絶対値的に一致するように、調整抵抗R1
により正側の駆動電圧■1を形成するようにしてもよい
。このようにすると、調整個所を1つにすることができ
るものとなる。
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能であることはいうまでもない。例えば、第1図にお
いて、非点灯レベルに対応した駆動電圧■2と■3は、
共通の分圧回路により形成してもよい。すなわち、非点
灯レベルは、走査タイミング信号によるカップリングの
影響をはヌ同様に受けるからである。また、調整抵抗は
、正又は負側の点灯レベルを形成する分圧回路にのみ設
けてもよい。例えば、負側の駆動電圧V4を固定抵抗回
路により形成した場合、それにより保持される負極性側
の保持電圧と絶対値的に一致するように、調整抵抗R1
により正側の駆動電圧■1を形成するようにしてもよい
。このようにすると、調整個所を1つにすることができ
るものとなる。
液晶表示装置を駆動する動作電圧は、接地電位に代えて
適当な負電圧を用いるものであってもよい。例えば、中
点電圧V conを2V程度とし、それを基準にして絶
対値的に等しくされた正と負極性の駆動電圧を形成する
ようにしてもよい。カラー表示を行う場合のカラーフィ
ルタの配列の一例としては、各信号線に対応して赤、青
及び緑の縦ストライブ状を設ける。この構成では、それ
に対応したカラー画素データをシリアルに供給するだけ
で、多色のカラー表示が可能になるものである。
適当な負電圧を用いるものであってもよい。例えば、中
点電圧V conを2V程度とし、それを基準にして絶
対値的に等しくされた正と負極性の駆動電圧を形成する
ようにしてもよい。カラー表示を行う場合のカラーフィ
ルタの配列の一例としては、各信号線に対応して赤、青
及び緑の縦ストライブ状を設ける。この構成では、それ
に対応したカラー画素データをシリアルに供給するだけ
で、多色のカラー表示が可能になるものである。
また、信号線をジグザグ(波状)に形成して、カラーフ
ィルタが設けられる画素電極が横方向にずれるようにし
て、見掛は上カラーフィルタが格子模様になるように配
列させるようにするものであってもよい。このようにす
ると、カラー表示動作の簡素化を図りつつ、表示品質の
向上も実現できる。
ィルタが設けられる画素電極が横方向にずれるようにし
て、見掛は上カラーフィルタが格子模様になるように配
列させるようにするものであってもよい。このようにす
ると、カラー表示動作の簡素化を図りつつ、表示品質の
向上も実現できる。
この発明は、アクティブマトリックス構成の液晶表示装
置に広く利用することができる。
置に広く利用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、共通電極用の電圧を基準にしてスイッチ素
子を介して接続される画素電極保持される正極性と負極
性の点灯電圧が相対的に等しくなるように、TPTのド
レイン(信号線)に供給される駆動電圧を可変抵抗素子
を含む分圧回路により形成して調整可能にする。この構
成においては、走査タイミング信号の画素電極側へのカ
ンプリングによる保持電圧の変動分を見込んでそれを補
償するようにして駆動電圧を形成することができるから
フレーム周期でのパネル上のチラッキを防止することが
できる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、共通電極用の電圧を基準にしてスイッチ素
子を介して接続される画素電極保持される正極性と負極
性の点灯電圧が相対的に等しくなるように、TPTのド
レイン(信号線)に供給される駆動電圧を可変抵抗素子
を含む分圧回路により形成して調整可能にする。この構
成においては、走査タイミング信号の画素電極側へのカ
ンプリングによる保持電圧の変動分を見込んでそれを補
償するようにして駆動電圧を形成することができるから
フレーム周期でのパネル上のチラッキを防止することが
できる。
第1図は、この発明に係る液晶表示装置に用いられる駆
動電圧発生回路の一実施例を示す回路図、第2図は、上
記駆動電圧発生回路を用いた液晶表示動作の一例を説明
するための波形図、第3図は、この発明か適用された液
晶表示装置における信号線駆動回路の一実施例を示す要
部概略ブロック図、 第4図は、従来の液晶表示動作の一例を示す波形図であ
る。 R1−R4・・調整抵抗、R5−R8・・固定抵抗、O
PI〜OP4・・演算増幅回路、DD・・信号線駆動回
路、TPT・・薄膜トランジスタ、C・・キャパシタ、
R・・リーク抵抗、PX・・画素、FFI〜FFm・・
シフトレジスタ及ラッチ回路、LSI〜LSm・・レベ
ルシフタ、Q1〜Q4・・スイッチMO3FET、LC
D・・液晶表示パネル、D1〜Dm・・信号線電極、G
DV・・走査線駆動回路、DD・・信号線駆動回路。
動電圧発生回路の一実施例を示す回路図、第2図は、上
記駆動電圧発生回路を用いた液晶表示動作の一例を説明
するための波形図、第3図は、この発明か適用された液
晶表示装置における信号線駆動回路の一実施例を示す要
部概略ブロック図、 第4図は、従来の液晶表示動作の一例を示す波形図であ
る。 R1−R4・・調整抵抗、R5−R8・・固定抵抗、O
PI〜OP4・・演算増幅回路、DD・・信号線駆動回
路、TPT・・薄膜トランジスタ、C・・キャパシタ、
R・・リーク抵抗、PX・・画素、FFI〜FFm・・
シフトレジスタ及ラッチ回路、LSI〜LSm・・レベ
ルシフタ、Q1〜Q4・・スイッチMO3FET、LC
D・・液晶表示パネル、D1〜Dm・・信号線電極、G
DV・・走査線駆動回路、DD・・信号線駆動回路。
Claims (1)
- 【特許請求の範囲】 1、共通電極用の電圧を基準にしてスイッチ素子を介し
て接続される画素電極保持される正極性と負極性の点灯
電圧が相対的に等しくなるように、正及び又は負極性の
点灯電圧に対応した駆動電圧を可変抵抗素子を含む分圧
回路により形成することを特徴とする液晶表示装置。 2、上記画素電極には、カラーフィルタが所定の規則性
をもって設けられるものであることを特徴とする特許請
求の範囲第1項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2210940A JPH0497122A (ja) | 1990-08-09 | 1990-08-09 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2210940A JPH0497122A (ja) | 1990-08-09 | 1990-08-09 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0497122A true JPH0497122A (ja) | 1992-03-30 |
Family
ID=16597611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2210940A Pending JPH0497122A (ja) | 1990-08-09 | 1990-08-09 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0497122A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457474A (en) * | 1993-11-11 | 1995-10-10 | Nec Corporation | Driving circuit for active-matrix type liquid crystal display |
US5587722A (en) * | 1992-06-18 | 1996-12-24 | Sony Corporation | Active matrix display device |
KR100495798B1 (ko) * | 1997-09-09 | 2005-09-20 | 삼성전자주식회사 | 액정표시장치및킥백전압보상회로 |
-
1990
- 1990-08-09 JP JP2210940A patent/JPH0497122A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587722A (en) * | 1992-06-18 | 1996-12-24 | Sony Corporation | Active matrix display device |
US5457474A (en) * | 1993-11-11 | 1995-10-10 | Nec Corporation | Driving circuit for active-matrix type liquid crystal display |
KR100495798B1 (ko) * | 1997-09-09 | 2005-09-20 | 삼성전자주식회사 | 액정표시장치및킥백전압보상회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100997978B1 (ko) | 액정 표시 장치 | |
KR100777705B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100767364B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
EP1667104A2 (en) | A system and method for driving an LCD | |
KR101026802B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20130100682A (ko) | 액정 표시 장치, 액정 표시 장치의 구동 방법 및 전자 기기 | |
JP4932365B2 (ja) | 表示装置の駆動装置及びこれを含む表示装置 | |
US8144096B2 (en) | Liquid crystal display device | |
KR20050061799A (ko) | 액정 표시 장치 및 그 구동 방법 | |
US6989811B2 (en) | Liquid crystal display device and driving circuit thereof | |
JP4062766B2 (ja) | 電子機器および表示装置 | |
KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JPH0497122A (ja) | 液晶表示装置 | |
KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
KR100931488B1 (ko) | 액정표시패널 | |
KR20070120351A (ko) | 신호 제어 장치 및 이를 포함하는 액정 표시 장치 | |
KR20030083310A (ko) | 액정표시장치 | |
KR100900540B1 (ko) | 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치 | |
KR100971390B1 (ko) | 감마 기준 전압 발생 회로 | |
KR101006447B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100951356B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR101012797B1 (ko) | 액정 표시 장치 | |
KR20050045094A (ko) | 액정 표시 장치의 구동 장치 | |
KR20060018396A (ko) | 액정 표시 장치 | |
KR20080000241A (ko) | 액정 표시 장치 |