JPH0496831A - Microprocessor peripheral circuit checking device - Google Patents
Microprocessor peripheral circuit checking deviceInfo
- Publication number
- JPH0496831A JPH0496831A JP2213973A JP21397390A JPH0496831A JP H0496831 A JPH0496831 A JP H0496831A JP 2213973 A JP2213973 A JP 2213973A JP 21397390 A JP21397390 A JP 21397390A JP H0496831 A JPH0496831 A JP H0496831A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- actual
- connector
- hold state
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 28
- 238000012360 testing method Methods 0.000 claims description 39
- 238000007689 inspection Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はMPU (マイクロプロセッサ)が組み込まれ
ている被試験体の動作を検査する装置に関する。更に詳
しく述べると、被試験体のMPUを被試験体に搭載した
ままホールド状態にして、MPUを取り外すことなく周
辺回路をアクセス可能としたマイクロプロセッサ周辺回
路検査装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an apparatus for inspecting the operation of a test object incorporating an MPU (microprocessor). More specifically, the present invention relates to a microprocessor peripheral circuit testing apparatus in which an MPU of a test object is placed in a hold state while being mounted on the test object, and peripheral circuits can be accessed without removing the MPU.
[従来の技術l
MPUと周辺回路(各種メモリ等)とを備えた機器の開
発において、実機デバッグには一般にICE(イン・サ
ーキット・エミュレータ)が用いられる。[Prior Art I] In the development of devices equipped with an MPU and peripheral circuits (such as various types of memory), an ICE (in-circuit emulator) is generally used for debugging the actual device.
ICEはプローブを被試験体の本来M P IJが装着
されるICソケットに差し込み、それを本来のMPUと
同型のエミュレーションMPUで制御することGこより
デバッグを可能とする0例えばプログラムの任意のアド
レスからのスタート、任意の点でのブレーク、その時の
レジスタ内容の表示/修正、実行中のプログラムのトレ
ース表示、メモリへのデータ転送や内容の表示/修正な
どが行なえる。このようなIcEは主にソフトウェアの
デバッグに用いられる。ICE allows debugging by inserting the probe into the IC socket of the test object where the original MP IJ is installed and controlling it with an emulation MPU of the same type as the original MPU.0 For example, from any address in the program. You can start the program, break at any point, display/modify the register contents at that time, display a trace of the program being executed, transfer data to memory, display/modify the contents, etc. Such IcE is mainly used for software debugging.
[発明が解決しようとする課B]
デバッグのためにICEのプローブをICソケットに装
着するにはICソケットからMPUを一旦取り外す必要
があるし、またデバッグ終了後にはMPUをICソケッ
トに取り付ける必要がある。つまり上記のような従来の
rCEは、被試験体へのMPUの搭載方式がICソケッ
トによるものでないと使用不可であった。[Question B to be solved by the invention] In order to attach the ICE probe to the IC socket for debugging, it is necessary to temporarily remove the MPU from the IC socket, and after debugging, it is necessary to attach the MPU to the IC socket. be. In other words, the conventional rCE described above cannot be used unless the MPU is mounted on the test object using an IC socket.
ところが、これらMPUの着脱作業は煩雑であり、無理
な力が加わることもあり、MPLIのビンを曲げたり折
ったりしてMPUを不良にしてしまうことがあった。ま
たICソケットの使用はコスト的にも高価となるし、信
転性向上の観点からも好ましくない。しかし、ICソケ
ットを使用することなくMPUを基板に直付けする方式
では、上記のような従来のICEが使用できなくなるた
め、そのような構成を採用できなかった。However, the work of attaching and detaching these MPUs is complicated and requires excessive force, which may bend or break the MPLI bottle, resulting in defective MPUs. Further, the use of an IC socket is expensive in terms of cost and is not preferable from the viewpoint of improving reliability. However, in a system in which the MPU is directly attached to the board without using an IC socket, such a configuration cannot be adopted because the conventional ICE as described above cannot be used.
本発明の目的は、上記のような従来技術の欠点を解消し
、被試験体にMPUを搭載したままの状態でMPUの周
辺回路をアクセス可能であリデハソグ等を行なえるマイ
クロプロセッサ周辺回路の検査装置を捷供することであ
る。The purpose of the present invention is to eliminate the drawbacks of the prior art as described above, and to provide an inspection method for microprocessor peripheral circuits in which the peripheral circuits of the MPU can be accessed while the MPU is mounted on the test object, and redephasizing, etc. can be performed. It is to provide equipment.
[課題を解決するための手段]
本発明は、ホールド状態設定用の端子を有するMPUと
その周辺回路を備えた被試験体に対して、外部から信号
を供給し動作を検査するマイクロプロセッサ周辺回路検
査装置である。上記の目的を達成するため本発明では、
被試験体に搭載されている実MPUに接続するためのコ
ネクタ手段と、該コネクタ手段を介して周辺回路をアク
セスする検査装置本体及び前記実MPUをホールド状態
にする実ホールド信号設定回路を具備している。それに
よって実MPUを被試験体に搭載したままホールド状態
にして周辺回路をアクセス可能になっている。[Means for Solving the Problems] The present invention provides a microprocessor peripheral circuit that externally supplies signals to test the operation of an MPU having a hold state setting terminal and its peripheral circuitry. It is an inspection device. In order to achieve the above object, the present invention includes:
The present invention includes a connector means for connecting to a real MPU mounted on a test object, an inspection device main body for accessing peripheral circuits through the connector means, and an actual hold signal setting circuit for setting the real MPU in a hold state. ing. This allows the actual MPU to be placed in a hold state while mounted on the device under test, allowing access to the peripheral circuits.
ここで[実MPUJとは被試験体に搭載されているMP
Uをいう。コネクタ手段は単一のコネクタでもよいし、
複数のコネクタの集合でもよい。Here, [actual MPUJ is the MP mounted on the test object.]
It means U. The connector means may be a single connector,
It may also be a collection of multiple connectors.
実ホールド信号設定回路は、被試験体のMPUの機種に
応してそのMPLIをホールド状態にする端子を「アク
ティブ」にできるプルアンプ又はプルダウンの回路であ
ってよい。The actual hold signal setting circuit may be a pull amplifier or a pull-down circuit that can activate a terminal that puts the MPLI in a hold state depending on the model of the MPU of the test object.
この装置は、従来のICEのようなソフトウェアのデバ
ッガ−のみならず、被試験体の周辺回路から読み出した
命令を解読し、それに従って実MPUと同しタイミング
で信号を送出するタイミング発生装置、及びそれを用い
て擬似的にプロセッシング動作を行わせる擬偵プロセフ
す装置などのハードウェアの検査装置にも適用できる。This device is not only a software debugger such as a conventional ICE, but also a timing generator that decodes instructions read from the peripheral circuit of the device under test and sends signals at the same timing as the actual MPU according to the instructions. It can also be applied to a hardware inspection device such as a spy processing device that uses it to perform a processing operation in a pseudo manner.
[作用]
被試験体に搭載されている実MPLIにコネクタ手段を
装着することにより、検査装置本体と被試験体とが電気
的に接続される。実ホールド信号設定回路によってMP
Uをホールド状態にする信号を供給すると、実MPUは
ホールド状態になり被試験体の周辺回路から切り離され
た状態になる。[Operation] By attaching the connector means to the actual MPLI mounted on the test object, the inspection apparatus main body and the test object are electrically connected. MP by actual hold signal setting circuit
When a signal that puts U in a hold state is supplied, the actual MPU goes into a hold state and is cut off from the peripheral circuits of the device under test.
従って検査装置本体からコネクタ手段を介して被試験体
をアクセスでき、周辺回路の各種検査を行うことが可能
となる。このためMPUが基板に直付けされている場合
でも、ICソケットに装着されている場合でも、そのま
ま検査できることになる。Therefore, the test object can be accessed from the test device main body via the connector means, and various tests on the peripheral circuits can be performed. Therefore, even if the MPU is directly attached to a board or installed in an IC socket, it can be inspected as is.
;實施例コ
第1財及び第4図は本発明に係る周辺回路検査装置を用
いたシステム構成例を示している。Embodiment 1 and FIG. 4 show an example of a system configuration using a peripheral circuit testing device according to the present invention.
検査装置本体10は、ホスト・コンピュータと回線で結
ばれ、また被試験体間ケーブル12の先端に取り付けら
れているコネクタ変換ボード14を介して、その下方に
設けられているコネクタ部16をiv試験体】8に搭載
されている実MPU20に装着できるようになっている
。つまり実MPU20を基板に実装したまま、コネクタ
部16を装着することで、対応する各信号線が相互接続
されるように構成している。The inspection device main body 10 is connected to a host computer via a line, and performs an iv test on a connector section 16 provided below via a connector conversion board 14 attached to the tip of a cable 12 between test objects. It can be attached to the actual MPU 20 installed in the MPU 8. In other words, by attaching the connector section 16 while the actual MPU 20 is mounted on the board, the corresponding signal lines are interconnected.
被試験体18は、前記実MPU20の他に、周辺回路(
例えばプログラム搭載EFROM22やRAM24など
を含む回路)が実装されるものである。In addition to the actual MPU 20, the test object 18 includes peripheral circuits (
For example, a circuit including a program-loaded EFROM 22, RAM 24, etc.) is mounted.
検査装置本体10は、例えば従来と同様のICE本体な
どであってもよい。その場合には、ホスト・コンピュー
タからの指令に基づき、前述したようなソフトウェアの
デバッグを行うことになる。The inspection device main body 10 may be, for example, a conventional ICE main body. In that case, the software will be debugged as described above based on instructions from the host computer.
本発明を適用できるMPUはホールド状態設定用の端子
を有するタイプであり、本実施例ではパッケージ構造が
PLCCで型番80286 (インテル株式会社製)
として知られる16ビントMPUを採用した場合である
。この被試験体18はMPUの実ホールド状態要求信号
()IOL[]信号)と実ホールド状態応答信号(HL
IIA信号)を使用している。回路例を第2図に示す。The MPU to which the present invention can be applied is of a type that has a terminal for setting the hold state, and in this example, the package structure is PLCC and the model number is 80286 (manufactured by Intel Corporation).
This is a case where a 16-bint MPU known as . This test object 18 receives the MPU's actual hold state request signal ()IOL[] signal) and actual hold state response signal (HL
IIA signal) is used. An example of the circuit is shown in FIG.
被試験体18の実ホールド状態要求信号′4g30と実
ホールド状態応答信号線32には、予めそれぞれ短絡−
開放を行なえるジャンパ端子34゜36を設けておく。The actual hold state request signal '4g30 and the actual hold state response signal line 32 of the test object 18 are short-circuited in advance.
Jumper terminals 34 and 36 that can be opened are provided.
それらのジャンパ端子34゜36にそれぞれコネクタ3
8.40が着脱可能である(第1図参照) コネクタ3
8のMPU側にはケーブル42を介してコネクタ変換ボ
ード14が接続されて、その上に設けられている実ホー
ルド信号設定回路44が接続される。実ホールド信号設
定回路44は、+5Vのラインとそれに接続されたプル
アップ抵抗Rとから構成される。他方のコネクタ40の
周辺回路側にはコネクタ変換ボード14からケーブル4
6を介して実ホールド状態応答信号が供給される。Connector 3 to those jumper terminals 34 and 36 respectively.
8.40 is removable (see Figure 1) Connector 3
A connector conversion board 14 is connected to the MPU side of 8 via a cable 42, and an actual hold signal setting circuit 44 provided thereon is connected. The actual hold signal setting circuit 44 is composed of a +5V line and a pull-up resistor R connected thereto. The cable 4 is connected from the connector conversion board 14 to the peripheral circuit side of the other connector 40.
An actual hold condition response signal is provided via 6.
通常動作では実ホールド状態要求信号線30と実ホール
ド状態応答信号線32のジャンパ端子34.36を短絡
する。ICE等を接続する検査時には、第1図及び第2
図に示すように、実ホールド状態要求信号線30と実ホ
ールド状態応答信号線32のジャンパ端子34.36を
開放にしてコネクタ38.40を接続する。コネクタ部
16は被試験体18の実MPU20に上から被せること
により実MPU20と接続する。この時、被試験体20
の実MPU20の110LD入力端子はコネクタ変換ボ
ード14例の実ホールト信号設定回路44によってrH
Jレベルになる。これによって被試験体18に搭載され
ている実MPU20はホールド状態となり、制御権を外
部に渡す。アドレスバスやデータバスは高インピーダン
スのフローティング状態になる。従って被試験体18に
実MPU20を搭載したままで、ICE等の検査装置本
体10からコツフタ部】6を介して周辺回路に対してア
クセスを行うことが可能となる。In normal operation, the jumper terminals 34 and 36 of the actual hold state request signal line 30 and the actual hold state response signal line 32 are shorted. When inspecting the connection of ICE, etc., please refer to Figures 1 and 2.
As shown in the figure, the jumper terminals 34.36 of the actual hold state request signal line 30 and the actual hold state response signal line 32 are opened and the connectors 38.40 are connected. The connector portion 16 is connected to the actual MPU 20 of the test object 18 by being placed over the actual MPU 20 from above. At this time, the test object 20
The 110LD input terminal of the actual MPU 20 is set to rH by the actual halt signal setting circuit 44 of the connector conversion board 14.
Become J level. As a result, the real MPU 20 mounted on the test object 18 enters a hold state and hands over control authority to the outside. The address bus and data bus are in a high impedance floating state. Therefore, while the real MPU 20 is mounted on the test object 18, it is possible to access the peripheral circuits from the inspection apparatus main body 10 such as an ICE via the lid 6.
なおコネクタ変換ボード14は、コネクタ部16のみを
交換するだけで複数機種(パフケージ構造が異なるもの
も含む)のMPUに対応できるようにするためのもので
、必須不可欠のものではない。実ホールド信号設定回路
44は検査装置本体10側に設けてもよい。Note that the connector conversion board 14 is provided so that it can be used with multiple types of MPUs (including those with different puff cage structures) by simply replacing the connector section 16, and is not indispensable. The actual hold signal setting circuit 44 may be provided on the inspection device main body 10 side.
第3図は本発明の他の適用例を示している。FIG. 3 shows another example of application of the present invention.
これは実ホールド状態要求信号(HOLD信号)と実ホ
ールド状態応答信号()ILDA信号)を使用していな
い場合の例である。通常状態では被試験体の実MPU2
0のHOLD入力端子はプルダウン抵抗R7によってr
LJレベルに落とされ、実MPUは「アクティブ」であ
る。この場合、コネクタ変換ボード側に+5Vラインと
プルア、7ブ砥抗R1とからなる実ホールド信号設定回
路44を設け、実MPUの上から被せるコア、フタ部を
介して実ホールド設定信号(「H」レヘル信号)を供給
するように構成しておけば、ヰ★査時のみ実MPUをホ
ールド状態にできることになる。つまり必ずしも実ホー
ルド状態要求信号線と実ホールド状態応答信号線に開放
−短絡のためのジャンパ端子等を設ける必要はない。This is an example where the actual hold state request signal (HOLD signal) and the actual hold state response signal (ILDA signal) are not used. Under normal conditions, the actual MPU2 of the test object
The HOLD input terminal of 0 is connected to r by pull-down resistor R7.
It is dropped to the LJ level and the real MPU is "active". In this case, a real hold signal setting circuit 44 consisting of a +5V line, a puller, and a 7-piece grinding resistor R1 is provided on the connector conversion board side, and the real hold setting circuit 44 (“H If the configuration is configured to supply a ``level signal'', the actual MPU can be placed in a hold state only during scanning. In other words, it is not necessarily necessary to provide a jumper terminal or the like for opening and shorting the actual hold state request signal line and the actual hold state response signal line.
HOLD入力端子がrHJレベルになると、前述のよう
に実MPUは周辺回路から切り離された状態(高インピ
ーダンス状a)になり、実MPUの端子に検査装置本体
から信号を直接印加しても実MPUには何ら支障は生し
ない。When the HOLD input terminal reaches the rHJ level, the real MPU becomes disconnected from the peripheral circuits (high impedance state a) as described above, and even if a signal is directly applied to the real MPU terminal from the test equipment main body, the real MPU There will be no hindrance.
本発明は被試験体のMPUがホールド状態設定用の端子
を有す′るものであれば適用できる。The present invention can be applied as long as the MPU of the device under test has a terminal for setting a hold state.
例えば68000 シリーズ(モトローラ株式会社)と
して知られるMPUには、ホールト()IALT)とい
う入力端子があり、これを操作することで同様に実MP
Uをホールド状態にできる。またパッケージ構造もPL
CCタイプに制限されるものではない。For example, an MPU known as the 68000 series (Motorola Corporation) has an input terminal called HALT ()IALT), and by operating this input terminal, the actual MP
You can put U into a hold state. Also, the package structure is PL.
It is not limited to CC type.
[発明の効果]
本発明は上記のように、被試験体に搭載されている実M
PUに接続するためのコネクタ手段と、該コネクタ手段
を介して周辺回路をアクセスする検査装置本体及び前記
実MPUをホールド状態にする実ホールド信号設定回路
を具備しているマイクロプロセッサ周辺回路検査装置で
あるから、被試験体にMPUを搭載したままの状態でM
PUの周辺回路をアクセス可能となりデバッグ等を行う
ことができる。従ってMPUをrcソケットから取り外
したり取り付ける必要がなく、ビンの破損それに伴う高
価なMPUの不良発生を防止できる。また検査のために
ICソケットを必須としないため、製作コストを低減し
信転性を向上できる。[Effects of the Invention] As described above, the present invention has the following advantages:
A microprocessor peripheral circuit testing device comprising a connector for connecting to a PU, a testing device main body for accessing peripheral circuits via the connector, and a real hold signal setting circuit for putting the real MPU in a hold state. Because of this, M
The peripheral circuits of the PU can be accessed and debugging etc. can be performed. Therefore, there is no need to remove or attach the MPU from the RC socket, and it is possible to prevent damage to the bottle and the occurrence of defects in the expensive MPU. Furthermore, since an IC socket is not required for inspection, manufacturing costs can be reduced and reliability can be improved.
第1図は本発明を適用した検査システムの側面方向から
みた説明図、第2図はその要部の回路図、第3図は他の
適用例における要部の回路図、第4図は本発明を適用し
た検査システムの全体構成図である。
1001.検査装置本体、12・・・被試験体間ケーブ
ル、14・・・コネクタ変換ボード、16・・・コネク
タ部、18・・・被試験体、20・・・実MPU、44
・・・実ホールド信号設定回路。
特許出願人 いわき電子株式会社
代 理 人 茂 見 穣第3図
+5VI44
第2図Fig. 1 is an explanatory diagram of an inspection system to which the present invention is applied seen from the side, Fig. 2 is a circuit diagram of its main parts, Fig. 3 is a circuit diagram of main parts in another application example, and Fig. 4 is a diagram of the present invention. 1 is an overall configuration diagram of an inspection system to which the invention is applied. 1001. Inspection device main body, 12... Cable between test objects, 14... Connector conversion board, 16... Connector section, 18... Test object, 20... Actual MPU, 44
...Actual hold signal setting circuit. Patent applicant: Iwaki Denshi Co., Ltd. Agent: Minoru Shigeru Figure 3 + 5VI44 Figure 2
Claims (1)
辺回路を備えた被試験体に対して、外部から信号を供給
し動作を検査する装置において、被試験体に搭載されて
いる実MPUに接続するためのコネクタ手段と、該コネ
クタ手段を介して周辺回路をアクセスする検査装置本体
及び前記実MPUをホールド状態にする実ホールド信号
設定回路を具備し、実MPUを被試験体に搭載したまま
ホールド状態にして周辺回路をアクセス可能としたマイ
クロプロセッサ周辺回路検査装置。1. Connect to the actual MPU mounted on the DUT in a device that supplies signals from the outside and tests the operation of the DUT, which is equipped with an MPU and its peripheral circuits that have terminals for setting the hold state. A test device body for accessing peripheral circuits through the connector means, and an actual hold signal setting circuit for setting the real MPU in a hold state, and holding the real MPU while it is mounted on the test object. A microprocessor peripheral circuit inspection device that enables peripheral circuits to be accessed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2213973A JPH0496831A (en) | 1990-08-13 | 1990-08-13 | Microprocessor peripheral circuit checking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2213973A JPH0496831A (en) | 1990-08-13 | 1990-08-13 | Microprocessor peripheral circuit checking device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0496831A true JPH0496831A (en) | 1992-03-30 |
Family
ID=16648133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2213973A Pending JPH0496831A (en) | 1990-08-13 | 1990-08-13 | Microprocessor peripheral circuit checking device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0496831A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10269101A (en) * | 1997-03-27 | 1998-10-09 | Nec Corp | Method for developing program of microcomputer, and microcomputer and debugging device used for the same method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6262357B2 (en) * | 1980-06-16 | 1987-12-25 | Victor Company Of Japan |
-
1990
- 1990-08-13 JP JP2213973A patent/JPH0496831A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6262357B2 (en) * | 1980-06-16 | 1987-12-25 | Victor Company Of Japan |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10269101A (en) * | 1997-03-27 | 1998-10-09 | Nec Corp | Method for developing program of microcomputer, and microcomputer and debugging device used for the same method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6983441B2 (en) | Embedding a JTAG host controller into an FPGA design | |
US6996747B2 (en) | Program counter trace stack, access port, and serial scan path | |
JP4126105B2 (en) | Digital processor test method | |
US6842865B2 (en) | Method and system for testing microprocessor based boards in a manufacturing environment | |
US6516428B2 (en) | On-chip debug system | |
US6522985B1 (en) | Emulation devices, systems and methods utilizing state machines | |
US6487610B2 (en) | Direct processor access via an external multi-purpose interface | |
US6760866B2 (en) | Process of operating a processor with domains and clocks | |
JPH02201549A (en) | Method for testing nucleus of unit to be tested of microprocessor base and method and apparatus for interface between main frame and unit to be tested of unit to be tested microprocessor base | |
JPS6134639A (en) | Electronic circuit tester | |
US20040250150A1 (en) | Devices, systems and methods for mode driven stops notice | |
US4174805A (en) | Method and apparatus for transmitting data to a predefined destination bus | |
US6349392B1 (en) | Devices, systems and methods for mode driven stops | |
US4156132A (en) | Automatic fault injection apparatus and method | |
JPH0496831A (en) | Microprocessor peripheral circuit checking device | |
US20010042181A1 (en) | Bus control system | |
US20040059973A1 (en) | Apparatus for testing a device under test using a high speed bus and method therefor | |
IES81009B2 (en) | An electronic test system for microprocessor based boards | |
KR930000209B1 (en) | Finding faults in circuit boards | |
KR0156061B1 (en) | Test apparatus of micro-processor board | |
JP2724055B2 (en) | System development support equipment | |
JP2002268911A (en) | Development support device for electronic computer | |
JPS6363928B2 (en) | ||
JPS60245052A (en) | Data processing system | |
JPH0137772B2 (en) |