JPH0488628A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH0488628A JPH0488628A JP20450490A JP20450490A JPH0488628A JP H0488628 A JPH0488628 A JP H0488628A JP 20450490 A JP20450490 A JP 20450490A JP 20450490 A JP20450490 A JP 20450490A JP H0488628 A JPH0488628 A JP H0488628A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- quantum
- crystal layer
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 20
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 238000005530 etching Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 5
- 238000003877 atomic layer epitaxy Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RAFGLQHBZPJKTR-UHFFFAOYSA-N 2,3-dihydroxybutanedioic acid;propane-1,2-diol Chemical compound CC(O)CO.OC(=O)C(O)C(O)C(O)=O RAFGLQHBZPJKTR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、エレクトロニクスの分野において、特に量
子効果を用いて優れた性能を得るのに必要な数十〜数n
mという寸法の縦型超格子層を再現性良く作製するため
の半導体装置の作製方法に関するものである。
子効果を用いて優れた性能を得るのに必要な数十〜数n
mという寸法の縦型超格子層を再現性良く作製するため
の半導体装置の作製方法に関するものである。
[従来の技術〕
第4図は例えば、フィジカル レビュー レターズ 1
988年 60巻 535〜537頁(Physica
l Review Letters、 Vol、60(
1988) pp、535〜537)に示された従来の
リード(Reed ) らによるリソグラフィー、エ
ツチング技術を用いた量子箱の作製方法を示す断面図で
あり、図において、1はCyaAs基板、2はAICy
aAS/CaAS超格子層、3はGaAs層、4は裏面
電極、5はオーミック電橋、6はポリイミド、7は裏面
電極である。
988年 60巻 535〜537頁(Physica
l Review Letters、 Vol、60(
1988) pp、535〜537)に示された従来の
リード(Reed ) らによるリソグラフィー、エ
ツチング技術を用いた量子箱の作製方法を示す断面図で
あり、図において、1はCyaAs基板、2はAICy
aAS/CaAS超格子層、3はGaAs層、4は裏面
電極、5はオーミック電橋、6はポリイミド、7は裏面
電極である。
本製造方法について説明すると、
まず、GaAs基板1上にA I G a A s /
G aAs超格子層2.GaAs層3を順次形成し、
基板1の裏面に電極4を形成する(第4図(a))。
G aAs超格子層2.GaAs層3を順次形成し、
基板1の裏面に電極4を形成する(第4図(a))。
その後、量子箱の作製箇所にオーミック電極5を設け(
第4図(b)、該オーミックti5をマスクとするエツ
チングにより所望の幅の量子箱を形成し、第4図(C)
の構造を得る。
第4図(b)、該オーミックti5をマスクとするエツ
チングにより所望の幅の量子箱を形成し、第4図(C)
の構造を得る。
その後、基板全面を覆うようにポリイミド6を設け(第
4図(d))、エッチバンクによりオーミック電8i5
の頭出しを行う。最後にポリイミド層6の表面にオーミ
ック電橋と電気的に接続して表面電極5を形成し、第4
図(f)の構造を得る。
4図(d))、エッチバンクによりオーミック電8i5
の頭出しを行う。最後にポリイミド層6の表面にオーミ
ック電橋と電気的に接続して表面電極5を形成し、第4
図(f)の構造を得る。
また、第5図は例えば、ジャーナル オブ バキューム
サイエンス アンド テクノロジー1988年、86
.1373〜1377頁(Journal of Va
cuum 5cience&Technology 、
B6.(1988)、pp、 1373〜1377)
に示された従来の傾斜基板上への分子層エピタキシャル
成長技術を用いた量子細線の作製原理、および作製した
量子細線の実構造を示す概念図であり、図において、1
はGaAs基板、3はCraAs層、8はAlAs1i
である。
サイエンス アンド テクノロジー1988年、86
.1373〜1377頁(Journal of Va
cuum 5cience&Technology 、
B6.(1988)、pp、 1373〜1377)
に示された従来の傾斜基板上への分子層エピタキシャル
成長技術を用いた量子細線の作製原理、および作製した
量子細線の実構造を示す概念図であり、図において、1
はGaAs基板、3はCraAs層、8はAlAs1i
である。
次に動作について説明する。
第4図および第5図に示した様な構造において、量子箱
や量子細線が数十〜数nmのサイズなので、共鳴トンネ
リング効果、電子波干渉効果、ハリスティック伝導効果
、電子の閉じ込め効果等のいわゆる量子効果が現われ、
例えば半導体レーザダイオードに応用した場合には、電
流の低しきい値化、広帯域化、狭スペクトル化がなされ
る。
や量子細線が数十〜数nmのサイズなので、共鳴トンネ
リング効果、電子波干渉効果、ハリスティック伝導効果
、電子の閉じ込め効果等のいわゆる量子効果が現われ、
例えば半導体レーザダイオードに応用した場合には、電
流の低しきい値化、広帯域化、狭スペクトル化がなされ
る。
またこれをトランジスタに応用した場合には多機能化及
び高速化がなされる。
び高速化がなされる。
しかしながら、第4図に示した従来のリソグラフィー、
エツチング技術を用いた量子箱の作製方法においては、
エツチングにより量子箱を形成しているので、量子箱側
面がエツチングにより荒れたり、量子箱間にポリイミド
が狭まっているために表面再結合が大きくなったりし、
良質のものが得られないという問題があった。
エツチング技術を用いた量子箱の作製方法においては、
エツチングにより量子箱を形成しているので、量子箱側
面がエツチングにより荒れたり、量子箱間にポリイミド
が狭まっているために表面再結合が大きくなったりし、
良質のものが得られないという問題があった。
また、第5図に示した従来の(頃斜基板上への分子層エ
ピタキシャル成長技術を用いた量子細線の作製方法にお
いては完全な分子層エピタキシャル成長は不可能なため
、量子細線構造のうねりや乱れが生じ、さらには基板の
傾斜角度の微細制御が不可能であるため、第4図(b)
に示したような量子細線に傾きが生し、良質なものが得
られないという問題があった。
ピタキシャル成長技術を用いた量子細線の作製方法にお
いては完全な分子層エピタキシャル成長は不可能なため
、量子細線構造のうねりや乱れが生じ、さらには基板の
傾斜角度の微細制御が不可能であるため、第4図(b)
に示したような量子細線に傾きが生し、良質なものが得
られないという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、荒れ、表面再結合、うねり、および乱れがな
く、形状、方向性が精密に制御された量子細線、および
量子箱を得ることができる半導体装置の作製方法を提供
することを目的とする。
たもので、荒れ、表面再結合、うねり、および乱れがな
く、形状、方向性が精密に制御された量子細線、および
量子箱を得ることができる半導体装置の作製方法を提供
することを目的とする。
〔課題を解決するための手段]
この発明に係る半導体装置の作製方法は、第−璽半導体
基板の表面に複数の凹凸を作製する工程、該凹凸部の最
上面部および底面部のみに誘電膜を形成する工程、第一
種半導体基板の露呈した該凹凸部の側面部にのみ第二種
半導体結晶層1あるいは第二種半導体結晶層と第一種半
導体結晶層の多層からなる結晶層を選択的にエピタキシ
ャル成長する工程、誘電膜のみを除去する工程、さらに
その上に第一種半導体結晶層を再成長する工程を含むも
のである。
基板の表面に複数の凹凸を作製する工程、該凹凸部の最
上面部および底面部のみに誘電膜を形成する工程、第一
種半導体基板の露呈した該凹凸部の側面部にのみ第二種
半導体結晶層1あるいは第二種半導体結晶層と第一種半
導体結晶層の多層からなる結晶層を選択的にエピタキシ
ャル成長する工程、誘電膜のみを除去する工程、さらに
その上に第一種半導体結晶層を再成長する工程を含むも
のである。
〔作用]
この発明においては、まず量子細線、量子箱の原形とな
る凹凸部を第一種半導体基板上に作製し、その側面部の
みに選択的に第二種半導体結晶層あるいは第二種半導体
結晶層と第一種半導体結晶層の多層からなる結晶層をエ
ピタキシャル成長させるので、第一種半導体基板と第一
種半導体結晶層とで挟まれた領域に、成長方向と垂直な
方向に形成されたいわゆる縦型超格子層からなる高品質
の量子細線や量子箱が容易に、制御性、再現性良く形成
される。
る凹凸部を第一種半導体基板上に作製し、その側面部の
みに選択的に第二種半導体結晶層あるいは第二種半導体
結晶層と第一種半導体結晶層の多層からなる結晶層をエ
ピタキシャル成長させるので、第一種半導体基板と第一
種半導体結晶層とで挟まれた領域に、成長方向と垂直な
方向に形成されたいわゆる縦型超格子層からなる高品質
の量子細線や量子箱が容易に、制御性、再現性良く形成
される。
〔実施例]
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例による半導体装置の作製方
法を示す断面構造図である。図において、lはGaAs
基板、3はGaAs層、8はAIAS層、9はSiO□
である。
法を示す断面構造図である。図において、lはGaAs
基板、3はGaAs層、8はAIAS層、9はSiO□
である。
次に製造方法について各製造工程に従って説明する。
まず、(too)GaAs基板表面りにエレクトロンビ
ームリソグラフィー&エツチング法で20nm/60n
m、深さ1100nの基板表面に対して垂直に掘れた溝
を設け、複数の凹凸部からなるラインアンドスペースを
形成する(第1図(a))次に、表面に垂直な方向から
スパッタ法によって誘電体膜、例えば、5iOz9をl
Onm堆積する。ここで、GaAs基板の凹凸部の側壁
部にはSiO□は堆積しない(第1図(b))。
ームリソグラフィー&エツチング法で20nm/60n
m、深さ1100nの基板表面に対して垂直に掘れた溝
を設け、複数の凹凸部からなるラインアンドスペースを
形成する(第1図(a))次に、表面に垂直な方向から
スパッタ法によって誘電体膜、例えば、5iOz9をl
Onm堆積する。ここで、GaAs基板の凹凸部の側壁
部にはSiO□は堆積しない(第1図(b))。
さらにその上に原子層エピタキシー法によって20nm
のAlAs層8を成長する。この時、AlAs層8はC
aAs基板1の凹凸部の側面部にのみ選択的に形成され
る(第1図(C))。
のAlAs層8を成長する。この時、AlAs層8はC
aAs基板1の凹凸部の側面部にのみ選択的に形成され
る(第1図(C))。
さらにHF溶液を用いてSiO□9のみを選択除去した
後(第1図(e)L最後にその上に通常のMOCVD法
によって2層mのGaAs層3を再成長する。
後(第1図(e)L最後にその上に通常のMOCVD法
によって2層mのGaAs層3を再成長する。
このような方法により、CraAs基板1とGaAs層
3とで挟まれた領域に成長方向と垂直な方間に形成され
た、いわゆる縦型超格子層を詳細に評価したところ、幅
100 nm、GaAs層20nm、AlAs層20n
mであり、うねり、乱れは見られず、形状、方向性に優
れたほぼ完全な量子細線構造が得られた。
3とで挟まれた領域に成長方向と垂直な方間に形成され
た、いわゆる縦型超格子層を詳細に評価したところ、幅
100 nm、GaAs層20nm、AlAs層20n
mであり、うねり、乱れは見られず、形状、方向性に優
れたほぼ完全な量子細線構造が得られた。
この量子細線構造は各層の厚みが20nmと薄く、かつ
原子層レベルで厚み制御がなされているため、いわゆる
量子効果が顕著に現われる。したがって、本量子細線構
造を例えばレーザダイオードの活性層や電界効果トラン
ジスタの電導層に応用した場合、従来のものを使用する
場合に比べ、特性が飛躍的に向上する。
原子層レベルで厚み制御がなされているため、いわゆる
量子効果が顕著に現われる。したがって、本量子細線構
造を例えばレーザダイオードの活性層や電界効果トラン
ジスタの電導層に応用した場合、従来のものを使用する
場合に比べ、特性が飛躍的に向上する。
なお、上記実施例では、原子層エピタキシーによる凹凸
部側壁への成長はA/!Asを1層だけ成長した場合に
ついて示したが、これは、予め表面に形成するラインア
ンドスペースを任意に変えることにより、凹凸部の側壁
に多層結晶成長をすることもできる。
部側壁への成長はA/!Asを1層だけ成長した場合に
ついて示したが、これは、予め表面に形成するラインア
ンドスペースを任意に変えることにより、凹凸部の側壁
に多層結晶成長をすることもできる。
第2図はそのような本発明の第2の実施例の半導体装置
の作製方法により得られた構造を示しており、図におい
て、1はGaAs基板、3はGaAs層、8はA!AS
7Iである。
の作製方法により得られた構造を示しており、図におい
て、1はGaAs基板、3はGaAs層、8はA!AS
7Iである。
以下、この場合の作製方法について説明する。
まず、GaAs基板1表面に複数の凹凸部からなる幅L
OOnmで20nm/140nmのラインアンドスペ
ースを形成し、CaAs基板1の凹凸部の側面部以外に
スパッタ法によりSiO□膜9を設けた後、GaAs基
板1の凹凸部の側面部のみに選択的に原子層エピタキシ
ー法によって20nmのAlAs層8.20nmのCa
As層20μmのAlAs層8を1層次成長させ、3層
構造のAlAs/GaAs/AlAs (20nm/
20 nm/20 nm)層を形成する。その後、HF
溶液を用いて5iOz9のみを選択除去し、その上に通
常のMOCVD法によってGaAs層3を成長させ、第
2図に示す構造を得る。
OOnmで20nm/140nmのラインアンドスペ
ースを形成し、CaAs基板1の凹凸部の側面部以外に
スパッタ法によりSiO□膜9を設けた後、GaAs基
板1の凹凸部の側面部のみに選択的に原子層エピタキシ
ー法によって20nmのAlAs層8.20nmのCa
As層20μmのAlAs層8を1層次成長させ、3層
構造のAlAs/GaAs/AlAs (20nm/
20 nm/20 nm)層を形成する。その後、HF
溶液を用いて5iOz9のみを選択除去し、その上に通
常のMOCVD法によってGaAs層3を成長させ、第
2図に示す構造を得る。
このような原子層エピタキシー法による多層成長を用い
た方法においても上記実施例の場合と同様に、うねり、
乱れがなく、形状、方向性に優れた、薄くて良好な量子
細線が形成された。
た方法においても上記実施例の場合と同様に、うねり、
乱れがなく、形状、方向性に優れた、薄くて良好な量子
細線が形成された。
また、上記実施例では、誘電膜形成に関し、誘電膜の材
料として5i02111を用い、その形成方法としてス
パッタ法を用いたが、これは他の方法でもよく、GaA
s基板の凹凸部の最上面部、底面部に選択的に形成でき
る方法で、これらを保護する材料であれば他の形成方法
、他の誘電膜材料を用いてもよい。
料として5i02111を用い、その形成方法としてス
パッタ法を用いたが、これは他の方法でもよく、GaA
s基板の凹凸部の最上面部、底面部に選択的に形成でき
る方法で、これらを保護する材料であれば他の形成方法
、他の誘電膜材料を用いてもよい。
即ち、第3図は本発明の第3の実施例として示す、Ga
As基板の凹凸部の側面以外の部分に選択的に誘電膜を
形成する方法を示しており、図において、1はGaAs
基板、10はAt膜、11はAlzOi膜である。
As基板の凹凸部の側面以外の部分に選択的に誘電膜を
形成する方法を示しており、図において、1はGaAs
基板、10はAt膜、11はAlzOi膜である。
エレクトロンビームリソグラフィーとエツチング法によ
り表面に凹凸を形成したGaps基板10表面に、まず
、蒸着法で10nmのAt膜を形成する(第3図(a)
)。この場合、側壁部にはAtは付着しない。次に、プ
ロピレングリコール−酒石酸水溶液中でA11l!を選
択的に陽極酸化し、A1□0.膜として誘電膜を得る(
第3図(b))。
り表面に凹凸を形成したGaps基板10表面に、まず
、蒸着法で10nmのAt膜を形成する(第3図(a)
)。この場合、側壁部にはAtは付着しない。次に、プ
ロピレングリコール−酒石酸水溶液中でA11l!を選
択的に陽極酸化し、A1□0.膜として誘電膜を得る(
第3図(b))。
その後の工程は、第1図の場合と同様である。
このように、本発明の実施例によれば、所望の基板上に
複数の凹凸部を作製し、凹凸部の側面部のみに選択的に
第二種半導体結晶層、あるbtcま第二種半導体結晶層
と第一種半導体結晶層を多層結導入するとともに、原子
層エピタキシー法を用し)で結晶成長させているので、
形状、サイズ、方向得ることができる。
複数の凹凸部を作製し、凹凸部の側面部のみに選択的に
第二種半導体結晶層、あるbtcま第二種半導体結晶層
と第一種半導体結晶層を多層結導入するとともに、原子
層エピタキシー法を用し)で結晶成長させているので、
形状、サイズ、方向得ることができる。
さらに、本実施例によれば、凹凸部の側面にエピタキシ
ャル成長させる第二種の半導体層の厚みあるいは第二種
半導体層と第一種半導体層の多層バリステインク伝導効
果、電子の閉し込め効果等に優れたものが得られる。
ャル成長させる第二種の半導体層の厚みあるいは第二種
半導体層と第一種半導体層の多層バリステインク伝導効
果、電子の閉し込め効果等に優れたものが得られる。
なお、上記実施例では基板の凹凸部側面に結晶層を選択
成長するに際し、原子層エビタキノーによる方法を用い
たが、これは凹凸部の側面にのみ選択的に数nm〜数士
nmの薄い結晶層を形成できるのであれば、他の結晶成
長方法を用いてもよい。
成長するに際し、原子層エビタキノーによる方法を用い
たが、これは凹凸部の側面にのみ選択的に数nm〜数士
nmの薄い結晶層を形成できるのであれば、他の結晶成
長方法を用いてもよい。
[発明の効果]
以上のように、この発明によれば、所望の量子細線や量
子箱の形状に合わせて第一種半導体基板上に作製した複
数の凹凸部の側面部のみに選択的に第二種半導体結晶層
、あるいは第二種半導体結晶層と第一種半導体結晶層を
多層結晶構造に形成し、その後、凹凸部を覆うように第
1種半導体結晶層を形成するようにしたので、荒れ、う
ねり、および乱れがな(形状、方間性の精密に制御され
た微細な量子細線、量子箱が容易に得られるという効果
がある。
子箱の形状に合わせて第一種半導体基板上に作製した複
数の凹凸部の側面部のみに選択的に第二種半導体結晶層
、あるいは第二種半導体結晶層と第一種半導体結晶層を
多層結晶構造に形成し、その後、凹凸部を覆うように第
1種半導体結晶層を形成するようにしたので、荒れ、う
ねり、および乱れがな(形状、方間性の精密に制御され
た微細な量子細線、量子箱が容易に得られるという効果
がある。
第1図はこの発明の一実施例による半導体装置の作製方
法を示す断面構造図、第2図はこの発明の他の実施例に
よる半導体装置の作製方法により得られた構造を示す図
、第3図はさらにこの発明の他の実施例による半導体装
1の作製方法の一部の工程を示す図、第4図は従来のリ
ソグラフィーエツチング技術を用いた量子箱の作製方法
を示す断面図、第5図は従来の傾斜基板上への分子線エ
ピタキシャル成長技術を用いた量子細線の作製原理およ
び作製した量子細線の実構造を示す概念区である。 図において、1はCa A、 s基板、2はAIGaA
s / G a A s超格子層、3はGaAsJi
、4は裏面を橿、5はオーミック電極、6はポリイミド
、7は表面電極、8はAlAs層、9はS 10 z、
10はA1.11はA1.Chである。 なお、図中、同一符号は同一、又は相当部分を示す。
法を示す断面構造図、第2図はこの発明の他の実施例に
よる半導体装置の作製方法により得られた構造を示す図
、第3図はさらにこの発明の他の実施例による半導体装
1の作製方法の一部の工程を示す図、第4図は従来のリ
ソグラフィーエツチング技術を用いた量子箱の作製方法
を示す断面図、第5図は従来の傾斜基板上への分子線エ
ピタキシャル成長技術を用いた量子細線の作製原理およ
び作製した量子細線の実構造を示す概念区である。 図において、1はCa A、 s基板、2はAIGaA
s / G a A s超格子層、3はGaAsJi
、4は裏面を橿、5はオーミック電極、6はポリイミド
、7は表面電極、8はAlAs層、9はS 10 z、
10はA1.11はA1.Chである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- (1)第一種半導体基板の表面に複数の凹凸部を形成す
る第1の工程、 該凹凸部の最上面部および底面部のみに誘電膜を形成す
る第2の工程、 前記第一種半導体基板の露呈した該凹凸部の側面部にの
み第二種半導体結晶層、あるいは第二種半導体結晶層と
第一種半導体結晶層の多層からなる結晶層を選択的にエ
ピタキシャル成長する第3の工程、 前記誘電膜を除去する第4の工程、 さらに第一種半導体結晶層を成長させ、第一種半導体基
板の表面の複数の凹凸部を覆う第5の工程を含むことを
特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20450490A JPH0488628A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20450490A JPH0488628A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0488628A true JPH0488628A (ja) | 1992-03-23 |
Family
ID=16491628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20450490A Pending JPH0488628A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0488628A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009269170A (ja) * | 2001-03-30 | 2009-11-19 | Univ California | ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置 |
JP4896158B2 (ja) * | 2006-01-19 | 2012-03-14 | ルノー・エス・アー・エス | 自動車用の電気スイッチ |
-
1990
- 1990-07-31 JP JP20450490A patent/JPH0488628A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009269170A (ja) * | 2001-03-30 | 2009-11-19 | Univ California | ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置 |
JP4896158B2 (ja) * | 2006-01-19 | 2012-03-14 | ルノー・エス・アー・エス | 自動車用の電気スイッチ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3149030B2 (ja) | 半導体量子箱装置及びその製造方法 | |
EP1821378A1 (en) | Semiconductor laser device and method for manufacturing same | |
JP2827326B2 (ja) | 半導体レーザの製造方法 | |
JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
US5258326A (en) | Quantum device fabrication method | |
JPH0488628A (ja) | 半導体装置の作製方法 | |
US5827754A (en) | Fabrication method for high-output quantum wire array diode structure | |
JP2767676B2 (ja) | 化合物半導体の微細構造形成方法 | |
JPH06326409A (ja) | 面発光素子 | |
US5833870A (en) | Method for forming a high density quantum wire | |
JP2682414B2 (ja) | 半導体量子微細構造の形成方法 | |
KR100470831B1 (ko) | 분자전자소자 제조방법 | |
JPH04216691A (ja) | 半導体レーザ装置とその製法 | |
JP2630273B2 (ja) | 分布帰還型半導体レーザ | |
JPH08181301A (ja) | 量子ドット構造及びその製造方法 | |
JPH07122486A (ja) | 量子細線または量子箱の形成方法 | |
JPH022198A (ja) | 多次元量子井戸構造の製造方法 | |
JPH09283737A (ja) | 量子ドット列構造体 | |
JPS62273791A (ja) | 半導体量子井戸レ−ザの作製方法 | |
JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
JPH05183238A (ja) | 半導体量子箱構造の製造方法 | |
JPH05110066A (ja) | 量子細線構造の製造方法 | |
JPH08306906A (ja) | 量子半導体装置およびその製造方法 | |
JPH05152686A (ja) | 半導体量子細線構造の製造方法 | |
JPH076963A (ja) | 半導体量子細線構造の作製方法 |