JPH0478249A

JPH0478249A - 通信制御方法

Info

Publication number: JPH0478249A
Application number: JP2188105A
Authority: JP
Inventors: Yutaka Ishikawa; 裕石川; Masami Katagiri; 片桐　正巳
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-07-18
Filing date: 1990-07-18
Publication date: 1992-03-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はヘッダ部と情報部とからなる電文の中継を行な
う通信制御装置の通信制御方法に関する。

（従来の技術）近年、各種通信網の発達に伴い、ホスト装置と複数の端
末装置の間でデータの伝送を行ないながら各種処理を行
なうといったシステムが構築されている。このようなシ
ステムにおいて、ホスト装置と各端末装置との間のデー
タ（電文）伝送の制御を行なうものとして通信制御装置
が利用されている。データを送信したい場合、端末装置
は直接ホスト装置をアクセスすることなくこの通信制御
装置へと一旦データを送信する。通信制御装置は、デー
タを受信すると、ホスト装置に向けて伝送することにな
る。端末装置と通信制御装置との間は、通常、専用回線
で結ばれ、かつ通信制御装置内にデータを蓄積するため
の専用のバッファ（ローカルメモリ）が設けられている
ため、直接ホスト装置をアクセスする場合に起こりつる
、回線の空き待ちといった事態から開放され、効率のよ
り運用を行なうことができる。ホスト装置からのデータ
を端末装置へと送信する場合も同様に、一旦通信制御装
置を介して行なわれる。

第２図に、従来の計算機システムのブロック図を示す。

図において、通信制御装置１は、端末装置２とホスト装
置３との間の情報伝送を行なうもので、通信回線５を介
して端末装置２に通信網６を介してホスト装置３に接続
されている。

通信制御装置１において、通信回線５には第１の回線対
応部１１が接続されている。第１の回線対応部１１には
、内部データバス１２を介して第１の通信制御プロセッ
サ１３、第１のローカルメモリ１４が接続されている。

一方、通信網６には、第２の回線対応部１５が接続され
ている。第２の回線対応部１５には、内部バス１６を介
して第２の通信制御プロセッサ１７と第２のローカルメ
モリ１８が接続されている。

第１及び第２のローカルメモリ１４．１８には、データ
バス１９を介してメモリデータ転送機構（ＤＭＡＣ：ダ
イレクト・メモリ・アクセス・コントローラ）２０が接
続されている。

第１及び第２の回線対応部１１．１５は、それぞれ通信
回線５と通信網６と、内部バス１２゜１６との間の信号
整合（シリアル・パラレル変換等）及び情報の送受信制
御を行なう入出力インタフェースである。第１及び第２
の通信制御プロセッサ１３．１７は、端末装置２及びホ
スト装置３との間の送信及び受信のプロトコル処理を行
なうものである。第１及び第２のローカルメモリ１４．
１８は、それぞれ第１及び第２の通信制御プロセッサ１
３．１８の命令や端末装置２、ホスト装置３との間を伝
送される情報を格納するＲＡＭ等からなるものである。

ＤＭＡＣ２０は、第１及び第２のローカルメモリ１４．
１８間の情報転送を高速に実行するものである。

以上の構成の通信制御装置１における、通信制御方法、
即ち、端末装置２とホスト装置３との間のデータ伝送に
ついて第３図を参照しながら説明する。

第３図は、従来の通信制御方法のタイムチャートである
。

ここでは、端末装置２からホスト装置３へ向けて情報（
電文）の伝送を行なう場合を例に説明する。

ここで、第３図の説明に入る前に第４図を用いて電文の
構成について説明する。

第４図は、−船釣な電文の構成図である。

図に示すように、電文２５は、ヘッダ部２５ａと情報部
２５ｂとから構成されている。

ヘッダ部２５ａは、通信制御情報、例えば情報の伝送先
であるとかデータ量等の、プロトコルの情報等からなる
部分である。このヘッダ部２５ａの内容を解析すること
により、この電文の取扱を把握することができる。情報
部２５ｂは、相手先へ送ろうとする情報からなる部分で
ある。

さて、第３図に戻って、まず端末装置２は、ホスト装置
３に情報を伝送しようとする場合、第１の通信制御プロ
セッサ１３の起動をかける。

起動をかけられた第１の通信制御ブ、ロセッサ１３は、
第１の回線対応部１１を電文受信可能な状態に設定し、
端末装置２から電文が伝送されてくるのを待つ（ステッ
プＳｌ）。端末装置２から電文が伝送されてくると、第
１の回線対応部１１は、この電文を第１のローカルメモ
リ１４に格納する（ステップＳ２）。この格納が完了す
ると、第１の回線対応部１１は、第１の通信制御プロセ
ッサ１３に受信終了通知を出す（ステップＳ３）。第１
の通信制御プロセッサ１３は、この受信終了通知を受け
ると、第１のローカルメモリ１４に格納された電文２５
のヘッダ部２５ａの解析等の受信設定処理を行なった後
（ステップＳ４）　、ＤＭＡＣ２０の起動、即ち、第１
のローカルメモリ１４に格納された電文２５を第２のロ
ーカルメモリ１８に転送するよう、転送指示を出す（ス
テップＳ５）。ＤＭＡＣ２０は、転送指示を受付けると
、第１のローカルメモリ１４から電文２５を読出し、第
２のローカルメモリ１８へと書込む、即ちＤＭＡ転送を
行なう（ステップＳ６）。

ＤＭＡＣ２０は、ＤＭＡ転送が完了すると第１の通信制
御プロセッサに対して転送完了通知を出す（ステップＳ
７）。第１の通信制御プロセッサ１３は、この転送完了
通知を受けると、第２の通信制御プロセッサ１７に送信
指示を出す（ステップＳ８）。この送信指示を受けた第
２の通信制御ブロセッサ１７は、第２のローカルメモリ
１８に格納された電文２５のヘッダ部２５ａの解析を行
なう等の、いわゆる送信設定処理を実行する（ステップ
Ｓ９）。第２の通信制御プロセッサ１７は、送信設定処
理が完了すると、第２の回線対応部１５を送信可能な状
態に設定しくステップ５ＩＯ）、第２のローカルメモリ
１８に格納された電文２５を第２の回線対応部１５を介
して公衆網６に送信（伝送）する（ステップ５１１）。

公衆網６に伝送された電文２５は、ホスト装置３により
受信されることになる。

以上のような手順により端末装置２からホスト装置３に
向けて電文が伝送される。なお、ホスト装置３から端末
装置２に向けて電文２５が伝送される場合も、同様の処
理がなされる。

（発明が解決しようとする課題）さて、第３図において説明した通信制御方法の場合、通
信制御装置１に電文が入力（受信）してから、出力（送
信）されるまでの時間（レスポンスタイム）を短縮しよ
うとした場合、第１及び第２の通信制御プロセッサの処
理能力を高め、受信処理及び送信処理を高速で実行する
か、もしくはＤＭＡＣのデータ転送能力を高め第１のロ
ーカルメモリ１４から第２のローカルメモリ１８への転
送時間を短縮するといったハードウェア上の対策しか講
じることができなかった。

このため、ハードウェアの開発費用の問題やコストの増
大を招くといった問題が生じていた。

本発明は以上の点に着目してなされたもので、ハードウ
ェアの負担を強いることなく、レスポンスタイムの短縮
化を図ることのできる通信制御方法を提供することを目
的とするものである。

（課題を解決するための手段）本発明の通信制御方法は、通信制御情報からなるヘッダ
部と、転送情報からなる情報部から構成された一連の通
信電文を、一旦メモリに格納した後、相手方に伝送する
場合において、前記情報部を前記メモリに格納する前に
、前記ヘッダ部のみを格納して、当該ヘッダ部の解析を
先行させ、前記情報部を前記メモリに格納する前に、前
記情報部の前記相手方への伝送準備を開始させるもので
ある。

（作用）以上の方法は、通信制御情報からなるヘッダ部と、転送
情報からなる情報部から構成された一連の通信電文を、
一旦メモリに格納する場合、まず初めにヘッダ部のみを
格納して、当該ヘッダ部の解析を先行させ、さらに相手
方への伝送準備を開始される。一方、ヘッダ部に続いて
情報部の格納を実行する。従って、情報部の格納を実行
すると同時に、ヘッダ部の解析が完了し、直ちにメモリ
に格納した電文の送信を行なうことができる。

（実施例）第１図に、本発明に係る計算機システムのブロック図を
示す。

一方、通信回線６には、第２の回線対応部１５が接続さ
れている。第２の回線対応部１５には、内部バス１６を
介して第２の通信制御プロセッサ１７と第２のローカル
メモリ１８が接続されている。

以上の構成は、先に第２図において説明した従来の通信
制御装置１と同一である。よって、重複する説明は適宜
省略する。

第１図において、第１の通信制御プロセッサ１３には、
送受信制御部３１が設けられている。

送受信制御部３１には、転送指示手段３２、送信指示手
段３３が設けられている。

送受信制御部３１は、端末装置２とホスト装置３との間
の電文伝送に係る処理を実行するものである。転送指示
手段３２は、ＤＭＡＣ２０に向けて、第１のローカルメ
モリ１４に格納された電文２５を、ヘッダ部２５ａと情
報部２５ｂの２つに分けて読出し、第２のローカルメモ
リ１８に転送するよう転送指示を出すものである。送信
指示手段３３は、ＤＭＡＣ２０に転送指示を出すと同時
に、第２の通信制御プロセッサ１７に電文２５の送信す
るよう送信指示を出すものである。

一方、ＤＭＡＣ２０には、転送終了通知手段３５が設け
られている。この転送終了通知手段３５は、第１のロー
カルメモリ１４から電文２５のヘッダ部２５ａに相当す
るデータを読出し、第２のローカルメモリ１８に書込ん
だ場合、第２の通信制御プロセッサ１７に向けて電文２
５の転送が終了したことを示す終了通知を出すものであ
る。

なお、第２の通信制御プロセッサ１７にも、第１の通信
制御プロセッサ１３同様に、送受信制御部３６、転送指
示手段３８、送信指示手段３９が設けられている。

ここで、以上の構成の通信制御装置ｌにおける通信制御
方法について、第５図を参照しながら説明する。

第５図は、本発明の通信制御方法のタイムチャートであ
る。

ここでは、端末装置２からホスト装置３へ向けて情報の
情報（電文）の伝送を行なう場合を例に説明する。

図において、ステップ３２１〜ステツプＳ２５の処理は
、先に第３図において説明したステップ８１〜Ｓ５と同
一である。よって、ここではステップＳ２６以降の処理
について説明する。

先に第３図のステップＳ５において説明したように第１
の通信制御プロセッサ１３の転送指示手段３２　カＤＭ
ＡＣ２０（７）起動、即ち、第１（７）０−カルメモリ
１４に格納された電文２５をヘッダ部２５ａと情報部２
５ｂの２つに分けて第２のローカルメモリ１８に転送す
るよう転送指示を出すと（ステップ５２５）、次に送信
指示手段３３が、第２の通信制御プロセッサ１７に向け
て送信指示を出す（ステップ５２６）。この送信指示を
受けた第２の通信制御プロセッサ１７は、電文２５の転
送完了通知を待つことになる。

一方、転送指示を受けたＤＭＡＣ２０は、まず初めに電
文２５のヘッダ部２５ａに相当するデータの転送を実行
する（ステップ５２７）。この転送が完了すると、転送
終了通知手段３５が起動し、第２の通信制御プロセッサ
１７に転送、転送完了１通知を出す（ステップ５２８）
。この転送完了通知を受けた第２の通信制御プロセッサ
１７は、第２のローカルメモリ１８に格納されたヘッダ
部２５ａの解析を行なう等の、いわゆる送信設定処理を
実行する（ステップ５２９）。

さて、ＤＭＡＣ２０は、転送終了通知を出すと、さらに
第１のローカルメモリ１４から情報部２５ｂの読出しを
行ない、第２のローカルメモリ１８への転送を実行する
（ステップ５３０）。

コノ間、第２の通信制御プロセッサ１７における送信設
定処理が完了し、第２の通信制御プロセッサ１７は第２
の回線対応部１５を送信可能な状態に設定しくステップ
５３１）、第２のローカルメモリ１８に格納された電文
２５を第２の回線対応部１５を介して公衆網６に送信（
伝送）する（ステップ５３２）。この伝送は、既に第２
のローカルメモリ１８に転送し終えた内容から順次伝送
される。

第２のローカルメモリ１８の内容がホスト装置３に向け
て伝送されている間も、ＤＭＡＣ２０における転送が続
けられやがて終了する。この転送が完了すると、ＤＭＡ
Ｃ２０の転送終了通知手段３５は再び第２の通信制御プ
ロセッサ１７に転送終了通知を出して（ステップ５３３
）、転送作業を終了する。そして、第２の通信制御プロ
セッサ１７も、第２のローカルメモリ１８の内容、即ち
電文２５の伝送を完了することになる。

このように第２の通信制御プロセッサ１７がヘッダ部２
５ａの解析を行なう等の通信設定処理と、並行してＤＭ
ＡＣ２０による転送がなされるため、第２の通信制御プ
ロセッサ１７の通信設定処理に係る時間だけ、全体の処
理時間を短縮することができる。なお、ホスト装置３か
ら端末装置２に向けて電文２５が伝送される場合も、同
様の処理がなされる。

本発明は以上の実施例に限定されない。

実施例では、電文２５をヘッダ部２５ａと情報部２５ｂ
の一対のもので説明したが、例えばヘッダ部と情報部を
複数設けて連ねた場合にも、同様の処理を適用すること
になる。この場合、ＤＭＡＣ２０への転送指示は、各ヘ
ッダ部と情報部を個別に読取るような内容となる。

（発明の効果）以上の説明の本発明の通信制御方法は、八−ドウエアの
負担を強いることなく電文の転送と通信制御プロセッサ
の処理とを並行して実行するため、通信制御装置に電文
が入力してから出力するまでの時間を短縮することがで
きる。

【図面の簡単な説明】

第１図は本発明に係る計算機システムのブロック図、第
２図は従来の計算機システムのブロック図、第３図は従
来の通信制御方法のタイムチャート、第４図は一般的な
電文の構成図、第５図は本発明の通信制御方法のタイム
チャートである。１・・・通信制御装置、１１・・・第１の回線対応部、
１３・・・第１の通信制御プロセッサ、１４・・・第１
のローカルメモリ、１５・・・第２の回線対応部、１７・・・第２の通信制御プロセッサ、１８・・・第２
のローカルメモリ、２０・・・メモリデータ転送機構、３１．３６・・・送受信制御部、３２．３７・・・転送指示手段、３３．３８・・・送信指示手段、３５・・・転送終了通知手段。特許出願人　沖電気工業株式会社（へ上咲来の通信！Ｉｌ購ｆ５法Ｑタイムチャ第３図ト第４図未発明の通信制御力法０グイムチ式第５図ト

Claims

【特許請求の範囲】　通信制御情報からなるヘッダ部と、転送情報からなる
情報部から構成された一連の通信電文を、一旦メモリに
格納した後、相手方に伝送する場合において、前記情報部を前記メモリに格納する前に、前記ヘッダ部
のみを格納して、当該ヘッダ部の解析を先行させ、前記情報部を前記メモリに格納する前に、前記情報部の
前記相手方への伝送準備を開始させることを特徴とする
通信制御方法。