JPH0441384Y2 - - Google Patents
Info
- Publication number
- JPH0441384Y2 JPH0441384Y2 JP1987199191U JP19919187U JPH0441384Y2 JP H0441384 Y2 JPH0441384 Y2 JP H0441384Y2 JP 1987199191 U JP1987199191 U JP 1987199191U JP 19919187 U JP19919187 U JP 19919187U JP H0441384 Y2 JPH0441384 Y2 JP H0441384Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- voltage
- processing circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
- G06F15/0216—Constructional details or arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、たとえば電子手帳などのような情報
処理装置に関する。
処理装置に関する。
従来技術
従来から計時機能を有する電子卓上計算機やい
わゆる電子手帳などは、常時駆動される必要のあ
る計時回路と、このような計時回路などを制御す
る処理装置（CPU）などの非動作期間を有する
回路とを有している。
わゆる電子手帳などは、常時駆動される必要のあ
る計時回路と、このような計時回路などを制御す
る処理装置（CPU）などの非動作期間を有する
回路とを有している。
第４図は、従来技術の上述した回路を含む電気
回路１の基本的な構成を示すブロツク図である。
電気回路１は各種処理動作を行う処理回路
（CPU）２と電子回路３と電源４とを含んで構成
される。
回路１の基本的な構成を示すブロツク図である。
電気回路１は各種処理動作を行う処理回路
（CPU）２と電子回路３と電源４とを含んで構成
される。
処理回路２は計時回路３とは、電源回路４によ
つて電力付勢される。計時回路３によつて計時さ
れる時刻は、処理回路２によつて読出され、たと
えば液晶表示装置などによつて実現される表示部
などに表示される。電源回路４から電源電圧VS
は、処理回路２の動作電圧以上の電圧に選択さ
れ、この電源電圧VSで計時回路３も駆動される。
つて電力付勢される。計時回路３によつて計時さ
れる時刻は、処理回路２によつて読出され、たと
えば液晶表示装置などによつて実現される表示部
などに表示される。電源回路４から電源電圧VS
は、処理回路２の動作電圧以上の電圧に選択さ
れ、この電源電圧VSで計時回路３も駆動される。
考案が解決しようとする問題点
上記従来技術の電気回路１においては、電源遮
断時にはたとえば処理回路２に供給される電力を
遮断していた。しかしながら、計時回路３では、
常時時刻を計時しなければならないので、電源か
らの電源電圧VSは電圧遮断時にも計時回路３に
印加される。したがつてこのような方法では消費
電力の削減が充分でなく、たとえば携帯用電子装
置に含まれる電気回路においては、電源である電
池の電力消費が大きくなつて頻繁に電池交換を行
わなければならないなど不便なことが多かつた。
断時にはたとえば処理回路２に供給される電力を
遮断していた。しかしながら、計時回路３では、
常時時刻を計時しなければならないので、電源か
らの電源電圧VSは電圧遮断時にも計時回路３に
印加される。したがつてこのような方法では消費
電力の削減が充分でなく、たとえば携帯用電子装
置に含まれる電気回路においては、電源である電
池の電力消費が大きくなつて頻繁に電池交換を行
わなければならないなど不便なことが多かつた。
本考案の目的は、内部電源の消費電力の低減を
図つた情報処理装置を提供することである。
図つた情報処理装置を提供することである。
問題点を解決するための手段
本考案は、内部電源２０によつて電力付勢され
て各種データを記憶するランダムアクセスメモリ
１８を備えている情報処理装置において、 半導体整流素子を有し、内部電源２０からの電
圧VSを低い電圧VLに常時低減して出力するレギ
ユレータ３２と、 レギユレータ３２からの前記低い電圧VLが常
時与えられて駆動され、時刻を計時する計時回路
１９と、 電源投入遮断用スイツチ２６，２７と、 電源投入遮断用スイツチ２６，２７の電源投入
操作によつて内部電源２０からの前記電圧VSが
与えられて駆動され、電源投入遮断用スイツチ２
６，２７の電源遮断操作によつて内部電源２０か
らの前記電圧VSが与えられなくなる処理回路１
４とを含み、 計時回路１９からの出力のレベルは、処理回路
１４の動作をさせるのに必要なレベルよりも低
く、さらに 計時回路１９からの出力のレベルを、電源投入
時の処理回路１４の動作をさせるのに必要なレベ
ルにまで増大して処理回路１４に与えるレベル変
換器３３とを含むことを特徴とする情報処理装置
である。
て各種データを記憶するランダムアクセスメモリ
１８を備えている情報処理装置において、 半導体整流素子を有し、内部電源２０からの電
圧VSを低い電圧VLに常時低減して出力するレギ
ユレータ３２と、 レギユレータ３２からの前記低い電圧VLが常
時与えられて駆動され、時刻を計時する計時回路
１９と、 電源投入遮断用スイツチ２６，２７と、 電源投入遮断用スイツチ２６，２７の電源投入
操作によつて内部電源２０からの前記電圧VSが
与えられて駆動され、電源投入遮断用スイツチ２
６，２７の電源遮断操作によつて内部電源２０か
らの前記電圧VSが与えられなくなる処理回路１
４とを含み、 計時回路１９からの出力のレベルは、処理回路
１４の動作をさせるのに必要なレベルよりも低
く、さらに 計時回路１９からの出力のレベルを、電源投入
時の処理回路１４の動作をさせるのに必要なレベ
ルにまで増大して処理回路１４に与えるレベル変
換器３３とを含むことを特徴とする情報処理装置
である。
作 用
本考案に従えば、内部電源２９の電圧VSは、
レギユレータ３２によつて低い電圧VLに常時低
減して時刻を計時する計時回路１９に与えられ、
こうして計時回路１９は常時動作をしており、電
源投入遮断用スイツチ２６，２７が電源投入操作
されたとき、内部電源２０からの電圧VSが処理
回路１４に与えられ、計時回路１９からの低いレ
ベルの出力は、レベル変換器３３によつて処理回
路１４の動作をさせるのに必要なレベルにまで増
大して処理回路１４に与えられる。したがつて計
時回路１９は常時、動作していても、その消費電
力はわずかであり、内部電源２０の消費電力の低
減を図ることが可能となる。これによつて内部電
源２０である電池の交換を頻繁に行う必要がなく
なる。
レギユレータ３２によつて低い電圧VLに常時低
減して時刻を計時する計時回路１９に与えられ、
こうして計時回路１９は常時動作をしており、電
源投入遮断用スイツチ２６，２７が電源投入操作
されたとき、内部電源２０からの電圧VSが処理
回路１４に与えられ、計時回路１９からの低いレ
ベルの出力は、レベル変換器３３によつて処理回
路１４の動作をさせるのに必要なレベルにまで増
大して処理回路１４に与えられる。したがつて計
時回路１９は常時、動作していても、その消費電
力はわずかであり、内部電源２０の消費電力の低
減を図ることが可能となる。これによつて内部電
源２０である電池の交換を頻繁に行う必要がなく
なる。
実施例
第２図は、本考案の実施例に従う情報処理装置
１１の構成を示すブロツク図である。第２図を参
照して、情報処理装置１１は手帳程度の寸法の電
子機器であつて、カレンダ表示機能、日時および
用件などのスケジユール帳機能、電話番号リスト
機能、多少の文章を記憶するメモ機能、漢字辞書
機能および計算機能などを有している。
１１の構成を示すブロツク図である。第２図を参
照して、情報処理装置１１は手帳程度の寸法の電
子機器であつて、カレンダ表示機能、日時および
用件などのスケジユール帳機能、電話番号リスト
機能、多少の文章を記憶するメモ機能、漢字辞書
機能および計算機能などを有している。
情報処理装置１１は、たとえば液晶表示素子な
どによつて実現される表示部１２と、キー入力部
１３とを備える。これらはマイクロプロセツサな
どによつて実現される処理回路１４によつて表示
駆動部１５および入出力ポート１６を介して制御
または走査される。情報処理装置１１は、処理回
路１４の動作のプログラムなどが記憶されたリー
ドオンリメモリ（ROM）１７と、各種データな
どが記憶されるランダムアクセスメモリ
（RAM）１８とを備え、これらは処理回路１４
によつて読出し／書込み制御される。このような
動作タイミングを規定するクロツク信号および現
在の時刻などは、計時回路１９から出力され、各
種電池などによつて実現される内部電源２０が情
報処理装置１１を電力付勢する。
どによつて実現される表示部１２と、キー入力部
１３とを備える。これらはマイクロプロセツサな
どによつて実現される処理回路１４によつて表示
駆動部１５および入出力ポート１６を介して制御
または走査される。情報処理装置１１は、処理回
路１４の動作のプログラムなどが記憶されたリー
ドオンリメモリ（ROM）１７と、各種データな
どが記憶されるランダムアクセスメモリ
（RAM）１８とを備え、これらは処理回路１４
によつて読出し／書込み制御される。このような
動作タイミングを規定するクロツク信号および現
在の時刻などは、計時回路１９から出力され、各
種電池などによつて実現される内部電源２０が情
報処理装置１１を電力付勢する。
第３図は、情報処理装置１１を外観を示す斜視
図であり、同図を参照して説明する。情報処理装
置１１は、前述したように手帳型の外観であり、
本体部２１と蓋部２２とが連結部２３が連結され
て構成される。本体２１には、表示部１２と第１
キー入力部２４とが配置され、蓋部２２には第２
キー入力部２５が配置される。第１キー入力部２
４には、電源の投入遮断を行うためのONキー２
６およびOFFキー２７が含まれる。
図であり、同図を参照して説明する。情報処理装
置１１は、前述したように手帳型の外観であり、
本体部２１と蓋部２２とが連結部２３が連結され
て構成される。本体２１には、表示部１２と第１
キー入力部２４とが配置され、蓋部２２には第２
キー入力部２５が配置される。第１キー入力部２
４には、電源の投入遮断を行うためのONキー２
６およびOFFキー２７が含まれる。
第１図は、本考案の一実施例の処理装置１１の
電力供給のための電気回路３１の構成を示すブロ
ツク図である。電気回路３１は前述した処理回路
１４および計時回路１９と、内部電源２０と、た
とえばトランジスタなどの半導体整流素子によつ
て実現されるレギユレータ３２と、増幅器などに
よつて実現されるレベル変換器３３とを含んで構
成される。処理回路１４は、たとえばOFFキー
２７を押圧し、電源遮断後には、動作させる必要
がない。しかしながら、計時回路１９は、常に時
刻を計時しなければならず、電源遮断時にも動作
させる必要がある。計時回路１９は処理回路１４
よりも低い動作電圧で動作することができるけれ
ども、低電圧で動作させる場合には、その出力レ
ベルが低くなつてしまう。
電力供給のための電気回路３１の構成を示すブロ
ツク図である。電気回路３１は前述した処理回路
１４および計時回路１９と、内部電源２０と、た
とえばトランジスタなどの半導体整流素子によつ
て実現されるレギユレータ３２と、増幅器などに
よつて実現されるレベル変換器３３とを含んで構
成される。処理回路１４は、たとえばOFFキー
２７を押圧し、電源遮断後には、動作させる必要
がない。しかしながら、計時回路１９は、常に時
刻を計時しなければならず、電源遮断時にも動作
させる必要がある。計時回路１９は処理回路１４
よりも低い動作電圧で動作することができるけれ
ども、低電圧で動作させる場合には、その出力レ
ベルが低くなつてしまう。
電気回路３１においては、内部電源２０からの
電源電圧VSは処理回路１４に直接与えられる。
また計時回路１９には、内部電源２０からの電源
電圧VSがレギユレータ３２によつて、電源電圧
VSよりも低い電圧レベルVLに変換されて与えら
れる。計時回路１９は低電圧の電圧レベルVLに
よつて駆動されるために、計時回路１９での消費
電力は低減される。しかしながら計時回路１９の
出力信号のレベルは通常のレベルに比較して低く
なる。この計時回路１９からの出力信号は、たと
えば増幅器などで実現されるレベル変換器３３に
与えられる。レベル変換器３３において、この信
号は信号レベルが増大されて処理回路１４に与え
られる。
電源電圧VSは処理回路１４に直接与えられる。
また計時回路１９には、内部電源２０からの電源
電圧VSがレギユレータ３２によつて、電源電圧
VSよりも低い電圧レベルVLに変換されて与えら
れる。計時回路１９は低電圧の電圧レベルVLに
よつて駆動されるために、計時回路１９での消費
電力は低減される。しかしながら計時回路１９の
出力信号のレベルは通常のレベルに比較して低く
なる。この計時回路１９からの出力信号は、たと
えば増幅器などで実現されるレベル変換器３３に
与えられる。レベル変換器３３において、この信
号は信号レベルが増大されて処理回路１４に与え
られる。
このように電気回路３１において、常時動作さ
せる必要がある計時回路１９への電源電圧VSは、
レギユレータ３２によつて低電圧の電圧レベル
VLにされるために、全体としての消費電力を効
果的に消滅することができる。また低い動作電圧
で駆動される計時回路１９からの出力信号は、レ
ベル変換器３３によつて処理回路１４の入力可能
なレベルに変換され、これによつて確実な信号の
入出力が可能となる。
せる必要がある計時回路１９への電源電圧VSは、
レギユレータ３２によつて低電圧の電圧レベル
VLにされるために、全体としての消費電力を効
果的に消滅することができる。また低い動作電圧
で駆動される計時回路１９からの出力信号は、レ
ベル変換器３３によつて処理回路１４の入力可能
なレベルに変換され、これによつて確実な信号の
入出力が可能となる。
計時回路１９からの出力のレベルは、処理回路
１４の動作をさせるのに必要なレベルよりも低
く、レベル変換器３３は、このような計時回路１
９からの出力のレベルを、電源投入時の処理回路
１４の動作をさせるのに必要なレベルにまで増大
して処理回路１４に与える。本考案では、上述の
ように、いわゆる電子手帳などのような情報処理
装置において、内部電源２０によつてランダムア
クセスメモリ１８が電力付勢されて、そのランダ
ムアクセスメモリ１８に各種データを記憶するよ
うにしており、したがつて内部電源２０の交換を
できるだけ不要にする必要があり、また時刻を計
時する計時回路１９が備えられており、その計時
回路１９をできるだけ停止させないようにして、
正確な時刻を計時させることができるようにする
ために、上述のように内部電源２０の消費電力を
低減して、その内部電源２０を長寿命とすること
ができるようにするために、計時回路１９には、
内部電源２０の電圧VSをレギユレータ３２によ
つて低い電圧VLに常時低減して与え、大きな消
費電力を必要とする処理回路１４は、電源投入遮
断用スイツチ２６，２７の電源投入操作によつ
て、内部電源２０からの前記電圧VSが与えられ
て駆動されるようにしている。したがつて上述の
ように、内部電源２０の消費電力を低減し、ラン
ダムアクセスメモリ１８の各種データが長期間に
わたつて保存されることができ、また計時回路１
９によつて時刻を長期間にわたつて正確に計時さ
せることが可能になる。
１４の動作をさせるのに必要なレベルよりも低
く、レベル変換器３３は、このような計時回路１
９からの出力のレベルを、電源投入時の処理回路
１４の動作をさせるのに必要なレベルにまで増大
して処理回路１４に与える。本考案では、上述の
ように、いわゆる電子手帳などのような情報処理
装置において、内部電源２０によつてランダムア
クセスメモリ１８が電力付勢されて、そのランダ
ムアクセスメモリ１８に各種データを記憶するよ
うにしており、したがつて内部電源２０の交換を
できるだけ不要にする必要があり、また時刻を計
時する計時回路１９が備えられており、その計時
回路１９をできるだけ停止させないようにして、
正確な時刻を計時させることができるようにする
ために、上述のように内部電源２０の消費電力を
低減して、その内部電源２０を長寿命とすること
ができるようにするために、計時回路１９には、
内部電源２０の電圧VSをレギユレータ３２によ
つて低い電圧VLに常時低減して与え、大きな消
費電力を必要とする処理回路１４は、電源投入遮
断用スイツチ２６，２７の電源投入操作によつ
て、内部電源２０からの前記電圧VSが与えられ
て駆動されるようにしている。したがつて上述の
ように、内部電源２０の消費電力を低減し、ラン
ダムアクセスメモリ１８の各種データが長期間に
わたつて保存されることができ、また計時回路１
９によつて時刻を長期間にわたつて正確に計時さ
せることが可能になる。
第１図は本考案の一実施例である電気回路３１
の基本的構成を示すブロツク図、第２図は電気回
路３１を含む情報処理装置１１の構成を示すブロ
ツク図、第３図は情報処理装置１１の外観を示す
斜視図、第４図は従来技術の電気回路１の基本的
構成を示すブロツク図である。 １１……情報処理装置、１４……処理回路、１
９……計時回路、２０……内部電源、３１……電
気回路、３２……レギユレータ、３３……レベル
変換器。
の基本的構成を示すブロツク図、第２図は電気回
路３１を含む情報処理装置１１の構成を示すブロ
ツク図、第３図は情報処理装置１１の外観を示す
斜視図、第４図は従来技術の電気回路１の基本的
構成を示すブロツク図である。 １１……情報処理装置、１４……処理回路、１
９……計時回路、２０……内部電源、３１……電
気回路、３２……レギユレータ、３３……レベル
変換器。
Claims (1)
- 【実用新案登録請求の範囲】 内部電源２０によつて電力付勢されて各種デー
タを記憶するランダムアクセスメモリ１８を備え
ている情報処理装置において、 半導体整流素子を有し、内部電源２０からの電
圧VSを低い電圧VLに常時低減して出力するレギ
ユレータ３２と、 レギユレータ３２からの前記低い電圧VLが常
時与えられて駆動され、時刻を計時する計時回路
１９と、 電源投入遮断用スイツチ２６，２７と、 電源投入遮断用スイツチ２６，２７の電源投入
操作によつて内部電源２０からの前記電圧VSが
与えられて駆動され、電源投入遮断用スイツチ２
６，２７の電源遮断操作によつて内部電源２０か
らの前記電圧VSが与えられなくなる処理回路１
４とを含み、 計時回路１９からの出力のレベルは、処理回路
１４の動作をさせるのに必要なレベルよりも低
く、さらに 計時回路１９からの出力のレベルを、電源投入
時の処理回路１４の動作をさせるのに必要なレベ
ルにまで増大して処理回路１４に与えるレベル変
換器３３とを含むことを特徴とする情報処理装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987199191U JPH0441384Y2 (ja) | 1987-12-29 | 1987-12-29 | |
| US07/291,226 US4961008A (en) | 1987-12-29 | 1988-12-28 | Power reduction during power down |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987199191U JPH0441384Y2 (ja) | 1987-12-29 | 1987-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01106926U JPH01106926U (ja) | 1989-07-19 |
| JPH0441384Y2 true JPH0441384Y2 (ja) | 1992-09-29 |
Family
ID=16403656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987199191U Expired JPH0441384Y2 (ja) | 1987-12-29 | 1987-12-29 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4961008A (ja) |
| JP (1) | JPH0441384Y2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| US5390350A (en) * | 1991-04-22 | 1995-02-14 | Western Digital Corporation | Integrated circuit chip core logic system controller with power saving features for a microcomputer system |
| US6230276B1 (en) | 1999-02-01 | 2001-05-08 | Douglas T Hayden | Energy conserving measurement system under software control and method for battery powered products |
| JP3786608B2 (ja) | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617415A (en) * | 1979-07-24 | 1981-02-19 | Casio Comput Co Ltd | Electric power supply system of electronic apparatus |
| JPS5793730A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Signal level conversion circuit |
| JPS5816299A (ja) * | 1981-07-23 | 1983-01-29 | セイコーエプソン株式会社 | 音声合成半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
| US4665536A (en) * | 1986-03-10 | 1987-05-12 | Burroughs Corporation | Programmable automatic power-off system for a digital terminal |
| US4825143A (en) * | 1987-08-12 | 1989-04-25 | Leo Cheng | Digital meter automatic off power supply circuit |
-
1987
- 1987-12-29 JP JP1987199191U patent/JPH0441384Y2/ja not_active Expired
-
1988
- 1988-12-28 US US07/291,226 patent/US4961008A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617415A (en) * | 1979-07-24 | 1981-02-19 | Casio Comput Co Ltd | Electric power supply system of electronic apparatus |
| JPS5793730A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Signal level conversion circuit |
| JPS5816299A (ja) * | 1981-07-23 | 1983-01-29 | セイコーエプソン株式会社 | 音声合成半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01106926U (ja) | 1989-07-19 |
| US4961008A (en) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441384Y2 (ja) | ||
| US4999794A (en) | Electronic device for reducing the power consumption during the supply of back up power | |
| US4141064A (en) | Booster circuit | |
| US4857756A (en) | Power control unit for a computer system | |
| US4964072A (en) | Electronic device with calendar function | |
| JPH0734170B2 (ja) | 電子データ処理装置 | |
| JPS5851632B2 (ja) | 電子計算機付腕時計 | |
| JPH028549Y2 (ja) | ||
| JPH054024Y2 (ja) | ||
| JPH02178817A (ja) | 携帯型電子機器 | |
| JPH0325794A (ja) | メモリ制御回路 | |
| JPS5918509Y2 (ja) | 電源制御方式 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPS6310490Y2 (ja) | ||
| KR870004381A (ko) | 휴대용 전자 메모 처리기 | |
| JPS61143169A (ja) | プリンタの操作パネル回路 | |
| JPH089786Y2 (ja) | データ転送インターフェイス回路 | |
| JPS62246348A (ja) | 電子血圧計 | |
| JPH08320743A (ja) | 情報機器 | |
| JPS5934321U (ja) | 記憶機能付き切り換え表示装置 | |
| JPH0424098U (ja) | ||
| JPS5919314B2 (ja) | 電子計算機付電子時計 | |
| JPH03105408A (ja) | 電子機器 | |
| JPH10282932A (ja) | 携帯機器 | |
| JPH0366418U (ja) |