[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH04373277A - スメア補正回路 - Google Patents

スメア補正回路

Info

Publication number
JPH04373277A
JPH04373277A JP3177175A JP17717591A JPH04373277A JP H04373277 A JPH04373277 A JP H04373277A JP 3177175 A JP3177175 A JP 3177175A JP 17717591 A JP17717591 A JP 17717591A JP H04373277 A JPH04373277 A JP H04373277A
Authority
JP
Japan
Prior art keywords
memory
circuit
smear
gain
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3177175A
Other languages
English (en)
Inventor
Katsuro Miyata
宮田　克郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3177175A priority Critical patent/JPH04373277A/ja
Priority to KR1019920010388A priority patent/KR930020969A/ko
Priority to EP92110257A priority patent/EP0519441B1/en
Priority to DE69217731T priority patent/DE69217731T2/de
Publication of JPH04373277A publication Critical patent/JPH04373277A/ja
Priority to US08/250,949 priority patent/US5485205A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、固体撮像素子出力に含
まれる固体撮像素子特有のスメア成分を除去するスメア
補正回路に関し、特に固体撮像素子を用いたビデオカメ
ラ等の撮像装置のスメア補正に用いて好適なスメア補正
回路に関する。
【０００２】
【技術的背景】固体撮像素子特有の現象の１つとして、
スメアと称される偽信号の発生が挙げられる。このスメ
ア成分は、垂直転送部に直接に光が混入したり、半導体
基板内部で発生した電荷が拡散により広がって垂直転送
部に混入することによって発生するものであり、特に高
輝度被写体撮像時に発生し易く、再生画像の画質の劣化
を起こす要因となる。
【０００３】
【従来の技術】従来、この固体撮像素子特有のスメアの
補正回路としては、垂直ブランキング期間中はスメア成
分のみが存在し、映像期間中は映像信号にスメア成分が
重畳されたものとなることから、垂直ブランキング期間
中のスメア成分をメモリに書き込み、映像期間において
メモリから読み出したスメア成分を映像信号から差し引
くことによってスメア補正をなす構成のものが知られて
いる（例えば、特開昭６３−１７３４７４号公報参照）
。
【０００４】
【発明が解決しようとする課題】ところが、従来のスメ
ア補正回路では、メモリ容量を削減すべく限られたビッ
ト容量のメモリを用いると、量子化ノイズ（１ビット当
りの細かさ）とダイナミックレンジ（最大補正範囲）を
両立させることはできなかった。すなわち、前者を満足
させると、過大スメア時に補正信号がクリップされるた
め補正残しが生じることになり、また後者を満足させる
と、量子化ノイズにより縦すじノイズが発生してしまい
、画質劣化を起こすことになる。
【０００５】図５に、ブロック入力が８ビットで、メモ
リ容量が６ビットの場合を例にとって示す。図（ａ）の
ように、上位２ビットを無視した場合には、丸めノイズ
はないものの、２ビット分の補正残しが生じ、また図（
ｂ）のように、下位２ビットを無視した場合には、補正
残しは無いものの、丸めノイズが生じることになる。 すなわち、両者とも、８ビットのものを６ビットの容量
でメモリするため、丸めノイズ、補正残しを両立させる
ことはできなかった。
【０００６】本発明は、上述した点に鑑みてなされたも
のであり、固体撮像素子出力による再生画像の画質劣化
を起こすことなく、メモリ容量の削減を可能としたスメ
ア補正回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によるスメア補正
回路は、固体撮像素子出力をディジタル化して得られる
ディジタル映像信号の垂直ブランキング期間のデータを
格納するメモリと、ディジタル映像信号の垂直ブランキ
ング期間におけるピーク値を検波するピーク検波回路と
、メモリへの書込みデータ及びメモリからの読出しデー
タの各ゲインをピーク検波出力に基づいて相補的に調整
するゲイン調整回路と、ディジタル映像信号の映像期間
においてメモリから読み出されたデータをディジタル映
像信号から差し引く減算回路とを備えた構成となってい
る。
【０００８】
【作用】本発明によるスメア補正回路において、ディジ
タル映像信号の垂直ブランキング期間におけるピーク値
を検波し、このピーク値に応じてメモリに書き込むデー
タのゲインを調整することにより、限られたメモリ容量
に収め、またメモリから読み出したときにはゲインを逆
調整し、本来のレベルのスメア成分を得て映像信号から
差し引くことでスメア成分の除去された映像信号を得る
。その結果、固体撮像素子出力による再生画像の画質劣
化を起こすことなく、メモリ容量の削減が可能となる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明によるスメア補正回路の一
実施例を示すブロック図である。図において、入力端子
１には固体撮像素子、例えばＣＣＤイメージセンサの撮
像出力が供給され、この撮像出力である映像信号は、Ｓ
／Ｈ（サンプル／ホールド）回路２でサンプリングされ
、Ａ／Ｄ（アナログ／ディジタル）変換器３でディジタ
ル化される。
【００１０】このディジタル映像信号は、減算回路４の
被減算入力になるとともに、ゲイン調整回路５及びクリ
ップ回路６を経て切換えスイッチ７の固定接点ａに供給
される。切換えスイッチ７の可動接点ｃには、１Ｈ（Ｈ
：水平走査期間）メモリ８が接続されており、切換えス
イッチ７が固定接点ａ側にあるとき、この１Ｈメモリ８
へのスメアデータの書込みが行われ、固定接点ｂ側にあ
るとき、１Ｈメモリ８からのスメアデータの読出しが行
われる。
【００１１】１Ｈメモリ８から読み出されたスメアデー
タは、ゲイン調整回路９を経て減算器４の減算入力とな
る。ゲイン調整回路５及びゲイン調整回路９は、１Ｈメ
モリ８への書込みデータ及び１Ｈメモリ８からの読出し
データの各ゲインを相補的に調整する。すなわち、ゲイ
ン調整回路５のゲインをＡとするとき、ゲイン調整回路
９のゲインは１／Ａとなる。
【００１２】ディジタル映像信号はピーク検波回路１０
にも供給される。ピーク検波回路１０は、垂直ブランキ
ング期間ＶＢＬＫに存在するスメア成分のピーク値を検
波する。このピーク値情報はゲイン変換回路１１に供給
される。ゲイン変換回路１１は、スメア成分のピーク値
に基づいてゲイン調整回路５，９のゲインＡ，１／Ａを
設定する。
【００１３】ピーク検波回路１０の検波タイミングは、
タイミング発生回路１２から発生されるタイミング信号
によって決定され、映像信号の垂直ブランキング期間Ｖ
ＢＬＫにおいて、当該期間ＶＢＬＫが終了する少なくと
も３Ｈ前の１Ｈ期間である必要がある。これは、図２の
タイミングチャートに示すように、１Ｈ分のデータをメ
モリ８に書込み、またこのメモリから１Ｈ分のデータを
読み出すためには、２Ｈ分の余裕期間が必要となるから
である。
【００１４】また、切換えスイッチ７の切換え制御は、
タイミング発生回路１２から発生される切換え制御信号
によって行われる。すなわち、図２のタイミングチャー
トから明らかなように、１Ｈメモリ８への書込みが垂直
ブランキング期間ＶＢＬＫの終了２Ｈ前で開始されるこ
とから、少なくともその時点までに切換えスイッチ７が
固定接点ａ側に切り換わっている必要があり、また垂直
ブランキング期間ＶＢＬＫの終了１Ｈ前で固定接点ｂに
切り換わることで、映像期間の開始までに１Ｈメモリ８
からのスメアデータの読出しが行われることになる。
【００１５】次に、かかる構成の回路動作について、図
２のタイミングチャートを参照しつつ説明する。先ず、
映像信号の垂直ブランキング期間ＶＢＬＫにおいて、当
該期間ＶＢＬＫが終了する３Ｈ前の１Ｈ期間でスメア成
分のピーク値の検波が行われる。スメア成分は、常にほ
ぼ一定のピーク値をとるものと見なすことができるので
、垂直ブランキング期間ＶＢＬＫのどの期間においてピ
ーク値を検波してもほぼ同一の値として検出することが
できる。
【００１６】このスメア成分のピーク値に基づいてゲイ
ン変換回路１１によってゲイン調整回路５のゲインＡが
設定される。そして、このゲインＡでゲイン調整された
スメアデータはクリップ回路６を経て１Ｈメモリ８に書
き込まれる。クリップ回路６は、垂直ブランキング期間
ＶＢＬＫ中のスメア成分は本来同一レベルであるが、ラ
ンダム・ノイズによりピーク検波期間とメモリ書込み期
間とでレベルが異なる可能性があるため、１Ｈメモリ８
がそのノイズ成分によってメモリ容量をオーバーフロー
しないようにノイズ対策として設けられたものである。
【００１７】垂直ブランキング期間ＶＢＬＫの終了１Ｈ
前に、切換えスイッチ７が固定接点ｂ側に切り換えられ
、１Ｈメモリ８からスメアデータが読み出される。読み
出されたスメアデータは、書込み時のゲインＡとは逆数
のゲイン１／Ａで相補的にゲイン調整されて検波時のゲ
インに戻された後、スメア成分が重畳された映像信号か
ら差し引かれる。その結果、スメア成分の除去された映
像信号のみが出力端子１３から導出されることになる。
【００１８】上述したように、取り込むべきスメア成分
のピーク値を検波し、スメア成分についてそのピーク値
に応じて１Ｈメモリ８のダイナミックレンジに入るよう
にゲイン調整してからメモリ８に書き込み、メモリ８か
ら読み出した後書込み時と相補的にゲイン調整をして元
のレベルに戻し、しかる後映像信号からスメア成分を差
し引くことにより、固体撮像素子出力による再生画像の
画質劣化を起こすことなく、しかも１Ｈメモリ８のメモ
リ容量を削減できることになる。
【００１９】図３に、ブロック入力が８ビットで、メモ
リ容量が６ビットの場合を例にとって示す。図（ａ）は
、スメア成分のレベルが小なる場合を、図（ｂ）はスメ
ア成分のレベルが大なる場合をそれぞれ示している。
【００２０】図４は、本発明の他の実施例を示すブロッ
ク図であり、図中図１と同等部分には同一符号を付して
示してある。本実施例においては、ゲイン調整回路１４
をメモリ書込みとメモリ読出しの双方に共用しており、
メモリ書込み時とメモリ読出し時の切換えのための切換
えスイッチ１５が設けられ、またゲイン調整回路１４の
ゲインがメモリ書込み時にＡ、メモリ読出し時に１／Ａ
となるようにゲイン変換回路１１によって切り換えられ
るようになっている。
【００２１】上記各実施例において、ゲイン調整回路５
，９，１４としては、一般的に乗算器構成のものが用い
られるが、乗算器は回路規模が大であり、回路構成が複
雑化するため、２ｎ　倍のみとするセレクタ、即ちビッ
トシフト回路構成のものを用いた方が、回路構成を簡略
化する上で好ましい。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
ディジタル映像信号の垂直ブランキング期間におけるピ
ーク値を検波し、このピーク値に応じてメモリに書き込
むデータのゲインを調整することにより、限られたメモ
リ容量に収め、またメモリから読み出したときにはゲイ
ンを逆調整し、本来のレベルのスメア成分を得て映像信
号から差し引く構成となっているので、固体撮像素子出
力による再生画像の画質劣化を起こすことなく、メモリ
容量の削減が可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の回路動作を説明するためのタイミング
チャートである。
【図３】本発明の動作説明図である。
【図４】本発明の他の実施例を示すブロック図である。
【図５】従来例の動作説明図である。
【符号の説明】
２　　Ｓ／Ｈ（サンプル／ホールド）回路３　　Ａ／Ｄ
（アナログ／ディジタル）変換器４　　減算回路 ５，９，１４　　ゲイン調整回路 ６　　クリップ回路 ８　　１Ｈメモリ １０　　ピーク検波回路 １１　　ゲイン変換回路 １２　　タイミング発生回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　固体撮像素子出力をディジタル化して
    得られるディジタル映像信号の垂直ブランキング期間の
    データを格納するメモリと、前記ディジタル映像信号の
    垂直ブランキング期間におけるピーク値を検波するピー
    ク検波回路と、前記メモリへの書込みデータ及び前記メ
    モリからの読出しデータの各ゲインを前記ピーク検波回
    路の出力に基づいて相補的に調整するゲイン調整回路と
    、前記ディジタル映像信号の映像期間において前記メモ
    リから読み出されたデータを前記ディジタル映像信号か
    ら差し引く減算回路とを備えたことを特徴とするスメア
    補正回路。
  2. 【請求項２】　　前記ピーク検波回路は、垂直ブランキ
    ング期間終了の少なくとも３Ｈ（Ｈ：水平走査期間）前
    の１Ｈ期間でピーク検波を行うことを特徴とする請求項
    １記載のスメア補正回路。
JP3177175A 1991-06-21 1991-06-21 スメア補正回路 Pending JPH04373277A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3177175A JPH04373277A (ja) 1991-06-21 1991-06-21 スメア補正回路
KR1019920010388A KR930020969A (ko) 1991-06-21 1992-06-16 스미어 보정회로
EP92110257A EP0519441B1 (en) 1991-06-21 1992-06-17 Smear compensation circuit for a solid state imager
DE69217731T DE69217731T2 (de) 1991-06-21 1992-06-17 Schmierausgleichschaltung für einen Festkörper-Bildaufnehmer
US08/250,949 US5485205A (en) 1991-06-21 1994-05-31 Smear compensation circuit for a solid state imager

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3177175A JPH04373277A (ja) 1991-06-21 1991-06-21 スメア補正回路

Publications (1)

Publication Number Publication Date
JPH04373277A true JPH04373277A (ja) 1992-12-25

Family

ID=16026496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3177175A Pending JPH04373277A (ja) 1991-06-21 1991-06-21 スメア補正回路

Country Status (5)

Country Link
US (1) US5485205A (ja)
EP (1) EP0519441B1 (ja)
JP (1) JPH04373277A (ja)
KR (1) KR930020969A (ja)
DE (1) DE69217731T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295763A (ja) * 2005-04-14 2006-10-26 Fuji Photo Film Co Ltd 撮像装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049330A (en) * 1997-08-28 2000-04-11 Oak Technology, Inc. Method and apparatus for optimizing storage of compressed images in memory
US6166831A (en) * 1997-12-15 2000-12-26 Analog Devices, Inc. Spatially offset, row interpolated image sensor
US6914627B1 (en) * 1998-05-27 2005-07-05 Omnivision Technologies, Inc. Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor
US6809763B1 (en) * 1999-08-02 2004-10-26 Olympus Optical Co., Ltd. Image pickup apparatus and method of correcting deteriorated pixel signal thereof
JP2005094678A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd ビデオ信号処理装置及びテレビジョン受像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010319A (en) * 1975-11-20 1977-03-01 Rca Corporation Smear reduction in ccd imagers
JPS57133776A (en) * 1981-02-13 1982-08-18 Nec Corp Solid-state image pickup device
JPS5814682A (ja) * 1981-07-20 1983-01-27 Sony Corp 固体撮像装置
JPS5827472A (ja) * 1981-08-10 1983-02-18 Sony Corp 固体撮像装置の制御装置
JPS58156272A (ja) * 1982-03-12 1983-09-17 Sony Corp スミア補正回路
JPS58195372A (ja) * 1982-05-10 1983-11-14 Nec Corp 撮像装置
JPS59275A (ja) * 1982-06-25 1984-01-05 Sony Corp 固体撮像素子のスミア補正回路
JPS59211385A (ja) * 1983-05-16 1984-11-30 Sony Corp スミア補正回路
JPS60112376A (ja) * 1983-11-22 1985-06-18 Sanyo Electric Co Ltd 撮像装置
GB2151430A (en) * 1983-11-30 1985-07-17 Hitachi Ltd Solid-state imaging system with smear suppression circuits
GB8518067D0 (en) * 1985-07-17 1985-08-21 Gen Electric Co Plc Image sensors
JP2579930B2 (ja) * 1987-03-17 1997-02-12 株式会社東芝 複合信号分離回路
JPH085210B2 (ja) * 1987-06-19 1996-01-24 富士写真フイルム株式会社 光ビ−ム走査記録装置およびその制御方法
JPH01106677A (ja) * 1987-10-20 1989-04-24 Sony Corp 電荷転送素子の出力回路
GB8826463D0 (en) * 1988-11-11 1988-12-14 Rca Licensing Corp Technique for actv side-panel noise reduction
JP2643422B2 (ja) * 1989-03-14 1997-08-20 松下電器産業株式会社 相関演算装置
US5016107A (en) * 1989-05-09 1991-05-14 Eastman Kodak Company Electronic still camera utilizing image compression and digital storage
JPH02301270A (ja) * 1989-05-15 1990-12-13 Sanyo Electric Co Ltd 固体撮像素子のスミア除去回路
US5005082A (en) * 1989-10-03 1991-04-02 General Electric Company Video signal compander adaptively responsive to predictions of the video signal processed
US5321522A (en) * 1993-07-19 1994-06-14 Xerox Corporation ADCT compression with minimum compression ratio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295763A (ja) * 2005-04-14 2006-10-26 Fuji Photo Film Co Ltd 撮像装置

Also Published As

Publication number Publication date
KR930020969A (ko) 1993-10-20
DE69217731D1 (de) 1997-04-10
EP0519441B1 (en) 1997-03-05
DE69217731T2 (de) 1997-09-25
US5485205A (en) 1996-01-16
EP0519441A2 (en) 1992-12-23
EP0519441A3 (en) 1993-08-25

Similar Documents

Publication Publication Date Title
KR100411207B1 (ko) 디지탈카메라
US8982252B2 (en) Image sensing device using a photoelectric converter and a control method therefor
JP3438205B2 (ja) デジタル電子カメラ装置
US7262793B2 (en) Imager and image quality correcting method performing correction based on the output of different readout modes
US20050083419A1 (en) Image sensing apparatus and image sensor for use in image sensing apparatus
JP2005333462A (ja) 固体撮像装置および撮像システム
US6181830B1 (en) Image signal correction device
JPH0767038A (ja) 固体撮像装置
US7432962B2 (en) Dynamic range broadening method for a solid-state image sensor including photosensitive cells each having a main and a subregion
US6700608B1 (en) Image pickup apparatus
US6999116B1 (en) Image processing apparatus, method and computer-readable storage medium having a color suppression mechanism
JPH0662322A (ja) スチルビデオカメラの撮像素子制御装置
JPH04373277A (ja) スメア補正回路
US5926216A (en) Image sensing apparatus
JP2994158B2 (ja) 固体撮像装置
JPS59275A (ja) 固体撮像素子のスミア補正回路
JP2961908B2 (ja) 固体撮像装置とその駆動方法
JP4872502B2 (ja) 撮像装置、及びそのクランプ方法
KR100707071B1 (ko) 자동 블랙 레벨 보상 기능을 갖는 이미지 센서 및 자동블랙 레벨 보상방법
JPH0530424A (ja) 画像入力装置
JP2007036457A (ja) 撮像装置
JP3312381B2 (ja) 撮像装置および撮像方法
JP2755514B2 (ja) Ｃｃｄ固体撮像装置
JPH11168741A (ja) 映像信号処理方法及び映像信号処理装置
JP2023111020A (ja) 撮像素子の制御方法、撮像素子及びプログラム