[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH04352355A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH04352355A
JPH04352355A JP3126184A JP12618491A JPH04352355A JP H04352355 A JPH04352355 A JP H04352355A JP 3126184 A JP3126184 A JP 3126184A JP 12618491 A JP12618491 A JP 12618491A JP H04352355 A JPH04352355 A JP H04352355A
Authority
JP
Japan
Prior art keywords
semiconductor layer
conductivity type
semiconductor
forming
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3126184A
Other languages
English (en)
Inventor
Yoshiteru Nitta
新田 佳照
Kiyonari Tanaka
聖也 田中
Noritoshi Yamaguchi
文紀 山口
Kenji Tomita
賢時 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3126184A priority Critical patent/JPH04352355A/ja
Publication of JPH04352355A publication Critical patent/JPH04352355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関し、特にレーザ光を照射して同一基板上にpチ
ャネルとnチャネルの薄膜トランジスタを形成する薄膜
トランジスタの製造方法に関する。
【0002】
【従来の技術】従来から、非晶質半導体層にレーザ光を
照射して非晶質半導体層を溶融・固化させて単結晶化す
るレーザビーム結晶化法がある。このレーザビーム結晶
化法を応用して三次元ICなどを製造する方法も種々提
案されているが、三次元ICを製造する場合、基板は必
ずバルク状のシリコン基板に限られてしまい、大面積化
は到底望めないとともに、半導体層に不純物を拡散する
場合、イオン注入法や熱拡散法で行うことから、不純物
イオンを広い領域にわたって均一に拡散させることがで
きなかったり、高温加熱に耐えられる基板を用いなけれ
ばならないなど技術上不可避の問題がある。
【0003】そこで、このような問題を解決する方法と
して、例えば特開昭62−214668号公報では、図
3に示すように、基板11として大面積化が可能で安価
なガラス基板を用い、このガラス基板上にSiO2 膜
12などを形成し、このSiO2 膜12の所定部分に
トランジスタのチャネル領域を形成するための不純物と
なるホウ素12aとリン12bをイオン注入法などで部
分的に注入し、このSiO2 膜12上にシリコン薄膜
13、19を堆積させてシリコン薄膜13にレーザ光を
照射して加熱することによりSiO2 膜12中の不純
物をシリコン薄膜13、19に拡散させてそれぞれ異な
る不純物を含有するチャネル領域15、19を形成して
、ガラス基板11上に逆チャネル型の薄膜トランジスタ
18、23などを形成することも提案されている。なお
、図3において、14、20はソース・ドレイン領域、
16、21はゲート絶縁膜、17、22はゲート電極で
ある。
【0004】ところが、この従来の薄膜トランジスタの
製造方法では、SiO2 膜12に予めトランジスタの
チャネル領域を形成する不純物をイオン注入法などで注
入しておかなければならず、製造工程が煩雑で装置も大
掛かりなものを用意しなければならないという問題が依
然としてある。
【0005】また、n型半導体用不純物とp型半導体用
不純物とは同時にイオン注入できないことから、n型チ
ャネル領域とp型チャネル領域を形成する場合、それぞ
れ個別のマスクパターンを用いなければならないととも
に、異なる不純物を含有するチャネル上にそれぞれ異な
る不純物を含有するソース領域とドレイン領域を形成す
る際にも2種類のマスクパターンを使用しなければなら
ず、マスク工程が煩雑であるという問題があった。
【0006】本発明は、このような従来方法の問題点に
鑑みて案出されたものであり、イオン注入法などの煩雑
な工程や大掛かりな装置を用いずに、しかもマスク工程
を少なくして同一基板上にpチャネルとnチャネルの薄
膜トランジスタを形成する薄膜トランジスタの製造方法
を提供することを目的とするものである。
【0007】
【課題を解決するための手段】本発明によれば、基板上
に一導電型不純物を含有する第1の半導体層を形成する
工程と、前記第1の半導体層に部分的にレーザ光を照射
して第1の半導体層内に部分的に結晶化した第1の結晶
化領域を形成する工程と、前記第1の半導体層上に上記
一導電型不純物よりも多量の逆導電型不純物を含有する
第2の半導体層を形成する工程と、前記第1および第2
の半導体層に部分的にレーザ光を照射して第1および第
2の半導体層を同時に加熱・溶融して固化させることに
より逆導電型不純物に富んだ第2の結晶化領域を形成す
る工程と、前記第1の結晶化領域と第2の結晶化領域と
を除いた第1および第2の半導体層を除去することによ
って第1の結晶化領域と第2の結晶化領域とで構成され
る島状部を形成する工程と、前記島状部を覆うように逆
導電型不純物を含有する第3の半導体層を形成し、第1
の結晶化領域と第3の半導体層とで半導体接合を形成す
る工程と、前記第3の半導体層上に前記第3の半導体層
内の逆導電型不純物よりも多量の一導電型不純物を含有
する第4の半導体層を形成し、第3の半導体層と第4の
半導体層とがオーミック接触となるように形成する工程
と、前記第2の結晶化領域上の第3および第4の半導体
層にレーザ光を照射して加熱することにより一導電型不
純物に富んだ第3の結晶化領域を形成し、第2の結晶化
領域と第3の結晶化領域とで半導体接合を形成する工程
とを含んで成る薄膜トランジスタの製造方法が提供され
、そのことにより上記目的が達成される。
【0008】
【作用】上記のように、第1の半導体層に部分的にレー
ザ光を照射して結晶化することにより一導電型不純物を
含有するチャネル部を形成するとともに、第1の半導体
層と第2の半導体層に同時にレーザ光を照射して結晶化
することにより逆導電型不純物に富んだチャネル部をマ
スクを使用せずに形成する。また、一導電型不純物を含
有するチャネル部と逆導電型不純物に富んだチャネル部
上に、逆導電型不純物を含有する半導体層と一導電型不
純物を含有する半導体層とを順次積層して、上記逆導電
型不純物に富んだチャネル部上の第3および第4の半導
体層にレーザ光を照射して一導電型不純物に富んだ領域
を形成することによって半導体接合部を形成する。なお
、一導電型不純物を含有するチャネル部上には、他の導
電型不純物を含有する第3の半導体層が形成され、また
第3と第4の半導体層間はオーミック接触を有している
ためレーザ光を照射して第3の半導体層と第4の半導体
とを混合しなくてもそのままで半導体接合部が形成され
る。すなわち、プラズマCVD法で形成した非晶質シリ
コンもしくは微結晶シリコンは、半導体用不純物を10
15個cm−3以上含んでいれば、そのpn接合は整流
性を示さず、良好なオーミック特性を示す。したがって
、イオン注入法や熱拡散法などによらずに半導体接合部
を形成できるとともに、マスク工程も少なくなる。
【0009】
【実施例】以下、本発明を添付図面に基づき詳細に説明
する。図1は、本発明に係る薄膜トランジスタの製造方
法を説明するための工程図であり、1はガラスなどから
成る基板である。
【0010】前記基板1上に、第1の半導体層2を形成
する。この第1の半導体層2は、例えば非晶質シリコン
や多結晶シリコンなどで構成され、例えばプラズマCV
D法などで厚み500〜10000Å程度に形成される
。この第1の半導体層2は、1015〜1020個/c
m3 程度の一導電型半導体用不純物元素を含有してい
る(同図(a)参照)。なお、基板1上には、必要に応
じて酸化シリコン膜(不図示)などを形成して、この酸
化シリコン膜上に第1の半導体層2を形成するようにし
てもよい。このように基板1上に酸化シリコン膜を形成
しておくことにより、後述するレーザ光を照射した際に
、基板1内の不純物によって第1の半導体層2が汚染さ
れるのを防止することができる。
【0011】前記第1の半導体層2に部分的にレーザ光
L1 を照射して結晶化するとにより第1の結晶化領域
2aを形成する。このレーザ光L1としては、5×10
6 W/cm3 程度の出力で、ビーム径が40μm程
度の連続発振アルゴンレーザなどが好適に用いられる(
同図(b)参照)。
【0012】次に、前記第1の半導体層2上に、逆導電
型不純物を含有する第2の半導体層3を形成する。この
第2の半導体層3は、例えば非晶質シリコンや多結晶シ
リコンなどで構成され、例えばプラズマCVD法などで
厚み500〜10000Å程度に形成される。この第2
の半導体層3には、第1の半導体層2の不純物含有量よ
りも多い1016〜1021個/cm3 程度含有させ
ておく(同図(c)参照)。
【0013】次に、第1の半導体層2と第2の半導体層
3に部分的にレーザ光L2 を照射して加熱・溶融させ
て固化させて結晶化させることにより第2の結晶化領域
3aを形成する(同図(d)参照)。レーザ光L2 が
照射された部分は、逆導電型を呈するようになる。すな
わち、半導体層が加熱された際に、第1および第2の半
導体層内の不純物が渾然一体化し、不純物の含有量の多
い逆導電型を呈するようになるのである。
【0014】このように、第1の半導体層2を部分的に
単結晶化して一導電型不純物を含有する第1の結晶化領
域2aを形成するとともに、第1および第2の半導体層
を部分的に結晶化して逆導電型不純物に富んだ第2の結
晶化領域3aを形成することにより、同一基板1上に一
導電型を呈する半導体結晶化部2aと逆導電型を呈する
半導体結晶化部3aが多数形成されることになる。
【0015】上記半導体層2、3のうちの結晶化させた
領域2a、3a以外の部分をフッ硝酸溶液などでエッチ
ング除去し、結晶化させた領域2a、3aで構成される
島状部を多数形成する。すなわち、非晶質半導体膜と結
晶化させた領域2a、3aとは、エッチングの選択比が
一桁以上あって、結晶化させた領域2a、3aはエッチ
ングされにくいため結晶化させた領域2a、3aだけが
残ることになる。この残った領域2a、3aが薄膜トラ
ンジスタのチャネル部となる。
【0016】次に、図2に示すように、上記半導体層の
島状部分2a、3a上に、第3の半導体膜4を形成する
。この第3の半導体膜4は、例えば非晶質シリコンや微
結晶シリコンなどで構成され、例えばプラズマCVD法
などで厚み500〜10000Å程度に形成される。 この第3の半導体膜4中には、1016〜1020個/
cm3 程度の逆導電型不純物を含有している。
【0017】上記第3の半導体層4上に、第4の半導体
層5を形成する。この第4の半導体層5も、例えば非晶
質シリコンや微結晶シリコンなどで構成され、例えばプ
ラズマCVD法などで厚み500〜10000Å程度に
形成される。この第4の半導体層5は、第3の半導体層
4中に含有している不純物の含有量よりも多い1017
〜1021個/cm3 程度の一導電型不純物を含有し
ている(同図(a)参照)。
【0018】次に、逆導電型を呈する島状部分3a上の
第3および第4の半導体層4、5にレーザ光L3 を照
射して加熱する。この場合、第3の半導体層4と第4の
半導体層5が加熱されて渾然一体化し、加熱された領域
は一導電型を呈するようになる。なぜなら、第4の半導
体層5中の不純物含有量が、第3の半導体層4中の不純
物含有量よりも多いからである(同図(b)参照)。
【0019】上記島状部分2a、3aのほぼ中央部と周
辺部の第3および第4の半導体層4、5を例えばフッ硝
酸溶液などでエッチングする。エッチングして残った部
分が薄膜トランジスタのソース領域とドレイン領域とな
る。
【0020】上記のように形成するとにより、一導電型
不純物を含有する第1の半導体層2だけを結晶化して形
成したチャネル部2aは逆導電型不純物を含有する第3
の半導体層4とで半導体接合部を形成することができる
。なお、一導電型不純物を含有する非晶質半導体層と逆
導電型不純物を含有する非晶質半導体層とは良好なオー
ミックコンタクトが得られるため、第3の半導体層4上
に第4の半導体層5があっても差し支えない。また、第
1および第2の半導体層を渾然一体化させて形成した逆
導電型不純物に富んだチャネル部3aは第3および第4
の半導体層4、5を渾然一体化させて形成した一導電型
不純物に富んだ半導体層5aとで半導体接合部を形成す
ることができる。
【0021】このようにして形成した半導体接合部を有
する領域上に、ゲート絶縁膜と層間絶縁膜となる酸化シ
リコンまたは窒化シリコンなどから成る絶縁膜を形成し
、この絶縁膜のソース領域上とドレイン領域上の一部を
除去して、アルミニウムなどを蒸着して一部をエッチン
グすることにより、ゲート電極、ソース電極、およびド
レイン電極を形成して薄膜トランジスタが完成する。
【0022】
【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタの製造方法によれば、不純物の種類と含有量とが
それぞれ異なる二層の半導体層に部分的にレーザ光を照
射して半導体接合部を形成することから、イオン注入装
置のような大型の装置を用いずに、しかもマスク工程を
大幅に少なくして同一基板上にpチャネルとnチャネル
の薄膜トランジスタを形成するとができる。
【図面の簡単な説明】
【図1】本発明に係る薄膜トランジスタの製造方法を説
明するための工程図であり、チャネル部の製造方法を説
明するための図である。
【図2】ソース領域とドレイン領域の製造方法を説明す
るための図である。
【図3】従来の薄膜トランジスタの製造方法を説明する
ための図である。
【符号の説明】
1、基板 2、第1の半導体層 2a、第1の結晶化領域 3、第2の半導体層 3a、第2の結晶化領域 4、第3の半導体層 5、第4の半導体層 5a、第3の結晶化領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板上に一導電型不純物を含有する第
    1の半導体層を形成する工程と、前記第1の半導体層に
    部分的にレーザ光を照射して第1の半導体層内に部分的
    に結晶化した第1の結晶化領域を形成する工程と、前記
    第1の半導体層上に上記一導電型不純物よりも多量の逆
    導電型不純物を含有する第2の半導体層を形成する工程
    と、前記第1および第2の半導体層に部分的にレーザ光
    を照射して第1および第2の半導体層を同時に加熱・溶
    融して固化させることにより逆導電型不純物に富んだ第
    2の結晶化領域を形成する工程と、前記第1の結晶化領
    域と第2の結晶化領域とを除いた第1および第2の半導
    体層を除去することによって第1の結晶化領域と第2の
    結晶化領域とで構成される島状部を形成する工程と、前
    記島状部を覆うように逆導電型不純物を含有する第3の
    半導体層を形成し、第1の結晶化領域と第3の半導体層
    とで半導体接合を形成する工程と、前記第3の半導体層
    上に前記第3の半導体層内の逆導電型不純物よりも多量
    の一導電型不純物を含有する第4の半導体層を形成し、
    第3の半導体層と第4の半導体層とがオーミック接触と
    なるように形成する工程と、前記第2の結晶化領域上の
    第3および第4の半導体層にレーザ光を照射して加熱す
    ることにより一導電型不純物に富んだ第3の結晶化領域
    を形成し、第2の結晶化領域と第3の結晶化領域とで半
    導体接合を形成する工程とを含んで成る薄膜トランジス
    タの製造方法。
JP3126184A 1991-05-29 1991-05-29 薄膜トランジスタの製造方法 Pending JPH04352355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3126184A JPH04352355A (ja) 1991-05-29 1991-05-29 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3126184A JPH04352355A (ja) 1991-05-29 1991-05-29 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH04352355A true JPH04352355A (ja) 1992-12-07

Family

ID=14928772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3126184A Pending JPH04352355A (ja) 1991-05-29 1991-05-29 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH04352355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232156B1 (en) 1994-02-03 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6417031B2 (en) 1994-02-03 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US6492685B1 (en) Semiconductor device having a pair of N-channel TFT and P-channel TFT
JPH10223904A (ja) 薄膜トランジスタ及びその製造方法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
US5246877A (en) Method of manufacturing a semiconductor device having a polycrystalline electrode region
JP2572379B2 (ja) 薄膜トランジスタの製造方法
JPH04352355A (ja) 薄膜トランジスタの製造方法
JPH07202209A (ja) 薄膜トランジスタおよびその製造方法
JPH04154162A (ja) Mos型半導体装置の製造方法
JP3181901B2 (ja) 薄膜トランジスタ
JPS5885520A (ja) 半導体装置の製造方法
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
JPH0233935A (ja) 薄膜トランジスタの製造方法
JPS6244862B2 (ja)
JP3181817B2 (ja) 薄膜トランジスタ
KR100220855B1 (ko) 박막트랜지스터 제조방법
JPH02208942A (ja) 薄膜トランジスタの製造方法
KR0167667B1 (ko) 반도체 제조방법
JPH11150277A (ja) 薄膜トランジスタおよびその製造方法
JPH04139727A (ja) 薄膜トランジスタの製造方法
JPH0226061A (ja) 半導体集積回路の製造方法
JPH08181317A (ja) 半導体装置の製造方法
JPS57192078A (en) Manufacture of mos semiconductor device
JPS57192073A (en) Semiconductor device
JPH01194453A (ja) 半導体装置