JPH04286336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04286336A JPH04286336A JP5124691A JP5124691A JPH04286336A JP H04286336 A JPH04286336 A JP H04286336A JP 5124691 A JP5124691 A JP 5124691A JP 5124691 A JP5124691 A JP 5124691A JP H04286336 A JPH04286336 A JP H04286336A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- annealing
- phase growth
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000000137 annealing Methods 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 48
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 abstract description 65
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 16
- 239000000463 material Substances 0.000 abstract description 15
- 239000012298 atmosphere Substances 0.000 abstract description 13
- 239000010410 layer Substances 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000007790 solid phase Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 239000010453 quartz Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】多結晶シリコン薄膜トランジスタ（ｐｏ
ｌｙ−ＳｉＴＦＴ）は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
ｌｙ−ＳｉＴＦＴ）は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
【０００３】ｐｏｌｙ−ＳｉＴＦＴの主要部であるチャ
ネルｐｏｌｙ−Ｓｉ薄膜の作成方法には■減圧ＣＶＤ法
で５８０℃〜６５０℃程度の温度で成膜する、■プラズ
マＣＶＤ等でａ−Ｓｉ薄膜を成膜して６００℃程度の温
度で固相成長アニールを行い多結晶化する、■減圧ＣＶ
Ｄ法などでｐｏｌｙ−Ｓｉ薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
ネルｐｏｌｙ−Ｓｉ薄膜の作成方法には■減圧ＣＶＤ法
で５８０℃〜６５０℃程度の温度で成膜する、■プラズ
マＣＶＤ等でａ−Ｓｉ薄膜を成膜して６００℃程度の温
度で固相成長アニールを行い多結晶化する、■減圧ＣＶ
Ｄ法などでｐｏｌｙ−Ｓｉ薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
【０００４】このうち、プラズマＣＶＤ法成膜のａ−Ｓ
ｉ薄膜を固相成長させる方法は、■プラズマＣＶＤ法で
は、大面積に亘り均一な膜が比較的容易に得られる、■
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のｐｏｌｙ−Ｓｉ薄膜が得られる、という点で優れ
ている。
ｉ薄膜を固相成長させる方法は、■プラズマＣＶＤ法で
は、大面積に亘り均一な膜が比較的容易に得られる、■
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のｐｏｌｙ−Ｓｉ薄膜が得られる、という点で優れ
ている。
【０００５】固相成長アニールの方法としては、不活性
ガスとして窒素雰囲気中でのアニールが行われている。 アニール温度は６００℃程度で、１時間〜１００時間程
度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成長
していく。
ガスとして窒素雰囲気中でのアニールが行われている。 アニール温度は６００℃程度で、１時間〜１００時間程
度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成長
していく。
【０００６】固相成長アニールの過程で、ａ−Ｓｉ薄膜
のどの部分に結晶核が発生するかについては、■ａ−Ｓ
ｉ薄膜の表面から発生する、■下地とａ−Ｓｉ薄膜との
界面（以下下地界面）から発生する、■表面でも下地界
面でもないａ−Ｓｉ薄膜の内部から発生する、の３つの
場合がある。
のどの部分に結晶核が発生するかについては、■ａ−Ｓ
ｉ薄膜の表面から発生する、■下地とａ−Ｓｉ薄膜との
界面（以下下地界面）から発生する、■表面でも下地界
面でもないａ−Ｓｉ薄膜の内部から発生する、の３つの
場合がある。
【０００７】下地界面や内部から結晶核が発生するなら
ば、■下地の材質や状態で結晶核発生密度が変わり易い
、■結晶成長は表面に向かって進むので、表面に到達す
る頃には双晶が複雑に組み合っており、表面での易動度
が減少する、等の欠点がある。固相成長アニール後のＳ
ｉ薄膜の上方にゲート絶縁膜などを積層して、表面側が
トランジスタの絶縁膜−チャネル界面（以下絶縁膜界面
）となることから、ひいては絶縁膜界面準位の増大から
、ｐｏｌｙ−ＳｉＴＦＴの特性の悪化を招く原因ともな
る。
ば、■下地の材質や状態で結晶核発生密度が変わり易い
、■結晶成長は表面に向かって進むので、表面に到達す
る頃には双晶が複雑に組み合っており、表面での易動度
が減少する、等の欠点がある。固相成長アニール後のＳ
ｉ薄膜の上方にゲート絶縁膜などを積層して、表面側が
トランジスタの絶縁膜−チャネル界面（以下絶縁膜界面
）となることから、ひいては絶縁膜界面準位の増大から
、ｐｏｌｙ−ＳｉＴＦＴの特性の悪化を招く原因ともな
る。
【０００８】
【発明が解決しようとする課題】そこで本発明はａ−Ｓ
ｉ薄膜の固相成長アニールで発生する結晶核の発生位置
を該ａ−Ｓｉ薄膜の表面側とするものであり、その目的
とするところは、良好な特性を持つ半導体装置の製造方
法を提供するところにある。
ｉ薄膜の固相成長アニールで発生する結晶核の発生位置
を該ａ−Ｓｉ薄膜の表面側とするものであり、その目的
とするところは、良好な特性を持つ半導体装置の製造方
法を提供するところにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は以下を特徴とする。
造方法は以下を特徴とする。
【００１０】（１）絶縁ゲート型電界効果トランジスタ
のチャネル領域の少なくとも一部が非単結晶半導体より
なる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該非晶質半導体薄膜に水素プラズマ
を施す工程と、該非晶質半導体薄膜をアニールして多結
晶化する工程とを少なくとも含むことを特徴とする。
のチャネル領域の少なくとも一部が非単結晶半導体より
なる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該非晶質半導体薄膜に水素プラズマ
を施す工程と、該非晶質半導体薄膜をアニールして多結
晶化する工程とを少なくとも含むことを特徴とする。
【００１１】（２）前記非晶質半導体薄膜がプラズマＣ
ＶＤ法にて形成された非晶質半導体薄膜であることを特
徴とする。
ＶＤ法にて形成された非晶質半導体薄膜であることを特
徴とする。
【００１２】
【実施例】（実施例１）本発明の実施例を、図１の本発
明に於ける薄膜トランジスタの工程図に従って説明する
。
明に於ける薄膜トランジスタの工程図に従って説明する
。
【００１３】図１（ａ）は、ガラス、石英などの絶縁性
非晶質基板若しくはＳｉＯ２等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
減圧ＣＶＤ法などによりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜方法と
しては、■減圧ＣＶＤ法で５２０℃〜５８０℃程度でａ
−Ｓｉ薄膜を成膜する、■ＥＢ蒸着法、スパッタ法、プ
ラズマＣＶＤ法等でａ−Ｓｉ薄膜を成膜する、■減圧Ｃ
ＶＤ法等でｐｏｌｙ−Ｓｉ薄膜を堆積後、イオンインプ
ランテーション法によりＳｉ等を打ち込み、該ｐｏｌｙ
−Ｓｉ薄膜を非晶質化する、等の方法がある。本実施例
では減圧ＣＶＤ法成膜のａ−Ｓｉ薄膜の場合について説
明する。該ａ−Ｓｉ薄膜の成膜ガスはＳｉＨ４ガスであ
り、該ａ−Ｓｉ薄膜の成膜条件は、挿入時温度４００℃
、昇温時Ｈｅガス希釈、昇温時圧力０．１５〜０．２Ｔ
ｏｒｒ、成膜時基板温度５２０〜５８０℃、ＳｉＨ４流
量１２０ｓｃｃｍ、成膜時内圧３０ｍＴｏｒｒ〜５００
ｍＴｏｒｒであった。但し、成膜条件はこれに限定され
るものではない。また本実施例では、減圧ＣＶＤ法成膜
のａ−Ｓｉ薄膜を用いたが、成膜方法はこれに限定され
るものではない。続いて、該ａ−Ｓｉ薄膜に水素プラズ
マを施す。この効果については後述する。水素プラズマ
にはＨ２の１００％ガスを用い、到達真空度３×１０−
１２〜１×１０−５Ｔｏｒｒ、基板温度２００℃〜４５
０℃、真空槽内圧１．８Ｔｏｒｒで、周波数１３．５６
ＭＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜の膜厚は１０
００Å程度であり、ＲＦパワーを０．４〜０．８Ｗ／ｃ
ｍ２にして行った。次に該ａ−Ｓｉ薄膜の固相成長アニ
ールを行い多結晶化（ｐｏｌｙ−Ｓｉ化）する。固相成
長アニールの方法としては、水素雰囲気中でのアニール
を行った。不活性ガスの窒素雰囲気中で行ってもよいが
、水素雰囲気中のアニールでは該ａ−Ｓｉ薄膜中に窒素
が拡散せず、固相成長後のａ−Ｓｉ薄膜の易動度を上げ
る効果がある点で優れている。真空中で固相成長アニー
ルを行っても同様の効果がある。アニール温度は５５０
℃〜６００℃程度（但し該ａ−Ｓｉ薄膜の成膜時基板温
度が５５０℃を越える場合は、成膜時基板温度〜６００
℃程度）で、１時間〜１００時間程度行うことによりａ
−Ｓｉ薄膜中に結晶核が現れ、成長していく。固相成長
アニールによって結晶成長が起こり、結晶粒径３００Å
〜３０００Å（１５時間以上で２０００Å〜３０００Å
）の大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結
晶体積比は７０％以上になる。また、該薄膜のパタニン
グは固相成長アニールの前に行っても良い。固相成長ア
ニールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生
するかについては、■ａ−Ｓｉ薄膜の表面から発生する
、■下地界面から発生する、■表面でも下地界面でもな
いａ−Ｓｉ薄膜の内部から発生する、の３つの場合があ
る。表面から結晶核が発生するならば、■下地の材質や
状態によらず結晶核発生密度が一定である、■結晶成長
は表面から内部に向かって進むので、表面では結晶成長
初期の比較的結晶性の良い多結晶状態となっているので
易動度が増大する、等の利点がある。固相成長アニール
後のＳｉ薄膜上にはゲート絶縁膜を積層され、Ｓｉ薄膜
の表面側がトランジスタの絶縁膜界面となることから、
ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴ
ＦＴの特性が向上するという利点もある。本発明の、水
素プラズマを施したａ−Ｓｉ薄膜では、固相成長アニー
ルの過程で表面から結晶核が発生する。この理由は次の
ように説明される。例えばＭＢＥ法を用いて超高真空下
で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニ
ールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の
発生が起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜
では、超高真空下で固相成長アニールを施しても下地界
面から結晶核が発生する。後者の場合、表面からの核発
生を阻害している原因は大気中に取り出したために形成
された自然酸化膜である。自然酸化膜が存在する状態で
は表面から数原子層まで酸素原子が入り込みシリコン原
子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むし
ろ下地界面で結晶核が発生し易くなる。それに対し、清
浄表面では原子に比較的多くの自由度があるためａ−Ｓ
ｉ薄膜の表面から結晶核が発生し易い。すなわち、水素
プラズマで自然酸化膜を除去することによって表面が清
浄表面に近づき、結晶核の表面からの発生が促され、良
好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られる
のである。水素プラズマの場合は水素ラジカルにより自
然酸化膜が還元され、酸素はＯＨや水の形で除去される
。自然酸化膜を除去する方法としては他に９００℃程度
の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜に
この処理を施すと、高温のため一気に結晶核が発生して
微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄膜
は得られない。尚、超高真空下で成膜したａ−Ｓｉ薄膜
をそのまま固相成長アニールすれば自然酸化膜は形成さ
れないが、超高真空状態を作り、超高真空下でａ−Ｓｉ
薄膜を成膜するにはＭＢＥ法などを用いなければならず
実用には余り向いていない。固相成長アニールにより前
記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示すよ
うに熱酸化法等によりゲート絶縁膜１０２を形成する。 ドライ酸化法を用いれば酸素雰囲気中で約１１５０℃の
熱処理を行なうことによって、絶縁耐圧の高いゲート絶
縁膜を得ることが出来る。ウェット酸化法を用いれば９
００℃程度の低温の熱処理でもゲート絶縁膜が形成され
るが、ドライ酸化法で形成されたゲート絶縁膜に比べれ
ば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固相
成長アニールによって多結晶化した前記ａ−Ｓｉ薄膜の
結晶成長が進み、対体積結晶化率が向上し、結晶粒径が
拡大する。尚、前記ゲート絶縁膜の形成方法としては上
述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、
ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等で
ＳｉＯ２膜を形成する方法、プラズマ酸化法等で低温酸
化する方法等もある。これらの方法は、工程の温度を６
００℃程度以下の低温に出来るため、基板として安価な
ガラス基板を用いることも可能となる点で優れている。 次に図１（ｃ）に示すようにゲート電極１０３を形成し
、該ゲート電極をマスクとして不純物元素をイオン注入
して、ソース領域１０４及びドレイン領域１０５を形成
する（この工程に伴って、チャネル領域１０６も自動的
に形成される）。続いて図１（ｄ）に示すように層間絶
縁膜１０７を積層する。そしてソース領域及びドレイン
領域のコンタクト電極１０８を形成すれば薄膜トランジ
スタが完成する（図１（ｅ））。本発明により形成した
ｐｏｌｙ−ＳｉＴＦＴの電界効果移動度は基板温度５４
０℃で成膜した場合Ｎｃｈで４０〜４２ｃｍ２／Ｖ・ｓ
となり、水素プラズマを行わずに固相成長アニールした
場合（１５〜３０ｃｍ２／Ｖ・ｓ）と比べて大幅な特性
向上が為された。また、水素プラズマを行わずに固相成
長アニールした場合は、下地の材質による影響を受けて
電界効果易動度が変化している。たとえば下地として石
英基板を用いた場合１５〜２０ｃｍ２／Ｖ・ｓ、石英基
板上にＳｉＯ２膜を形成した場合１５〜２５ｃｍ２／Ｖ
・ｓ、石英基板上にＳｉＮｘ膜を形成した場合１５〜３
０ｃｍ２／Ｖ・ｓとなっている。しかし、本発明により
形成したｐｏｌｙ−ＳｉＴＦＴでは、これらの下地の違
いに依らず電界効果易動度は一定（Ｎｃｈで４０〜４２
ｃｍ２／Ｖ・ｓ）であった。
非晶質基板若しくはＳｉＯ２等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
減圧ＣＶＤ法などによりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜方法と
しては、■減圧ＣＶＤ法で５２０℃〜５８０℃程度でａ
−Ｓｉ薄膜を成膜する、■ＥＢ蒸着法、スパッタ法、プ
ラズマＣＶＤ法等でａ−Ｓｉ薄膜を成膜する、■減圧Ｃ
ＶＤ法等でｐｏｌｙ−Ｓｉ薄膜を堆積後、イオンインプ
ランテーション法によりＳｉ等を打ち込み、該ｐｏｌｙ
−Ｓｉ薄膜を非晶質化する、等の方法がある。本実施例
では減圧ＣＶＤ法成膜のａ−Ｓｉ薄膜の場合について説
明する。該ａ−Ｓｉ薄膜の成膜ガスはＳｉＨ４ガスであ
り、該ａ−Ｓｉ薄膜の成膜条件は、挿入時温度４００℃
、昇温時Ｈｅガス希釈、昇温時圧力０．１５〜０．２Ｔ
ｏｒｒ、成膜時基板温度５２０〜５８０℃、ＳｉＨ４流
量１２０ｓｃｃｍ、成膜時内圧３０ｍＴｏｒｒ〜５００
ｍＴｏｒｒであった。但し、成膜条件はこれに限定され
るものではない。また本実施例では、減圧ＣＶＤ法成膜
のａ−Ｓｉ薄膜を用いたが、成膜方法はこれに限定され
るものではない。続いて、該ａ−Ｓｉ薄膜に水素プラズ
マを施す。この効果については後述する。水素プラズマ
にはＨ２の１００％ガスを用い、到達真空度３×１０−
１２〜１×１０−５Ｔｏｒｒ、基板温度２００℃〜４５
０℃、真空槽内圧１．８Ｔｏｒｒで、周波数１３．５６
ＭＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜の膜厚は１０
００Å程度であり、ＲＦパワーを０．４〜０．８Ｗ／ｃ
ｍ２にして行った。次に該ａ−Ｓｉ薄膜の固相成長アニ
ールを行い多結晶化（ｐｏｌｙ−Ｓｉ化）する。固相成
長アニールの方法としては、水素雰囲気中でのアニール
を行った。不活性ガスの窒素雰囲気中で行ってもよいが
、水素雰囲気中のアニールでは該ａ−Ｓｉ薄膜中に窒素
が拡散せず、固相成長後のａ−Ｓｉ薄膜の易動度を上げ
る効果がある点で優れている。真空中で固相成長アニー
ルを行っても同様の効果がある。アニール温度は５５０
℃〜６００℃程度（但し該ａ−Ｓｉ薄膜の成膜時基板温
度が５５０℃を越える場合は、成膜時基板温度〜６００
℃程度）で、１時間〜１００時間程度行うことによりａ
−Ｓｉ薄膜中に結晶核が現れ、成長していく。固相成長
アニールによって結晶成長が起こり、結晶粒径３００Å
〜３０００Å（１５時間以上で２０００Å〜３０００Å
）の大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結
晶体積比は７０％以上になる。また、該薄膜のパタニン
グは固相成長アニールの前に行っても良い。固相成長ア
ニールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生
するかについては、■ａ−Ｓｉ薄膜の表面から発生する
、■下地界面から発生する、■表面でも下地界面でもな
いａ−Ｓｉ薄膜の内部から発生する、の３つの場合があ
る。表面から結晶核が発生するならば、■下地の材質や
状態によらず結晶核発生密度が一定である、■結晶成長
は表面から内部に向かって進むので、表面では結晶成長
初期の比較的結晶性の良い多結晶状態となっているので
易動度が増大する、等の利点がある。固相成長アニール
後のＳｉ薄膜上にはゲート絶縁膜を積層され、Ｓｉ薄膜
の表面側がトランジスタの絶縁膜界面となることから、
ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴ
ＦＴの特性が向上するという利点もある。本発明の、水
素プラズマを施したａ−Ｓｉ薄膜では、固相成長アニー
ルの過程で表面から結晶核が発生する。この理由は次の
ように説明される。例えばＭＢＥ法を用いて超高真空下
で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニ
ールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の
発生が起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜
では、超高真空下で固相成長アニールを施しても下地界
面から結晶核が発生する。後者の場合、表面からの核発
生を阻害している原因は大気中に取り出したために形成
された自然酸化膜である。自然酸化膜が存在する状態で
は表面から数原子層まで酸素原子が入り込みシリコン原
子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むし
ろ下地界面で結晶核が発生し易くなる。それに対し、清
浄表面では原子に比較的多くの自由度があるためａ−Ｓ
ｉ薄膜の表面から結晶核が発生し易い。すなわち、水素
プラズマで自然酸化膜を除去することによって表面が清
浄表面に近づき、結晶核の表面からの発生が促され、良
好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られる
のである。水素プラズマの場合は水素ラジカルにより自
然酸化膜が還元され、酸素はＯＨや水の形で除去される
。自然酸化膜を除去する方法としては他に９００℃程度
の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜に
この処理を施すと、高温のため一気に結晶核が発生して
微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄膜
は得られない。尚、超高真空下で成膜したａ−Ｓｉ薄膜
をそのまま固相成長アニールすれば自然酸化膜は形成さ
れないが、超高真空状態を作り、超高真空下でａ−Ｓｉ
薄膜を成膜するにはＭＢＥ法などを用いなければならず
実用には余り向いていない。固相成長アニールにより前
記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示すよ
うに熱酸化法等によりゲート絶縁膜１０２を形成する。 ドライ酸化法を用いれば酸素雰囲気中で約１１５０℃の
熱処理を行なうことによって、絶縁耐圧の高いゲート絶
縁膜を得ることが出来る。ウェット酸化法を用いれば９
００℃程度の低温の熱処理でもゲート絶縁膜が形成され
るが、ドライ酸化法で形成されたゲート絶縁膜に比べれ
ば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固相
成長アニールによって多結晶化した前記ａ−Ｓｉ薄膜の
結晶成長が進み、対体積結晶化率が向上し、結晶粒径が
拡大する。尚、前記ゲート絶縁膜の形成方法としては上
述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、
ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等で
ＳｉＯ２膜を形成する方法、プラズマ酸化法等で低温酸
化する方法等もある。これらの方法は、工程の温度を６
００℃程度以下の低温に出来るため、基板として安価な
ガラス基板を用いることも可能となる点で優れている。 次に図１（ｃ）に示すようにゲート電極１０３を形成し
、該ゲート電極をマスクとして不純物元素をイオン注入
して、ソース領域１０４及びドレイン領域１０５を形成
する（この工程に伴って、チャネル領域１０６も自動的
に形成される）。続いて図１（ｄ）に示すように層間絶
縁膜１０７を積層する。そしてソース領域及びドレイン
領域のコンタクト電極１０８を形成すれば薄膜トランジ
スタが完成する（図１（ｅ））。本発明により形成した
ｐｏｌｙ−ＳｉＴＦＴの電界効果移動度は基板温度５４
０℃で成膜した場合Ｎｃｈで４０〜４２ｃｍ２／Ｖ・ｓ
となり、水素プラズマを行わずに固相成長アニールした
場合（１５〜３０ｃｍ２／Ｖ・ｓ）と比べて大幅な特性
向上が為された。また、水素プラズマを行わずに固相成
長アニールした場合は、下地の材質による影響を受けて
電界効果易動度が変化している。たとえば下地として石
英基板を用いた場合１５〜２０ｃｍ２／Ｖ・ｓ、石英基
板上にＳｉＯ２膜を形成した場合１５〜２５ｃｍ２／Ｖ
・ｓ、石英基板上にＳｉＮｘ膜を形成した場合１５〜３
０ｃｍ２／Ｖ・ｓとなっている。しかし、本発明により
形成したｐｏｌｙ−ＳｉＴＦＴでは、これらの下地の違
いに依らず電界効果易動度は一定（Ｎｃｈで４０〜４２
ｃｍ２／Ｖ・ｓ）であった。
【００１４】（実施例２）本発明の実施例を、図１の本
発明に於ける薄膜トランジスタの工程図に従って説明す
る。
発明に於ける薄膜トランジスタの工程図に従って説明す
る。
【００１５】図１（ａ）は、ガラス、石英などの絶縁性
非晶質基板若しくはＳｉＯ２等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
プラズマＣＶＤ法によりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜ガスは
ＳｉＨ４及びＨ２ガスであり、該ａ−Ｓｉ薄膜の成膜条
件は、到達真空度５×１０−１２〜１×１０−５Ｔｏｒ
ｒ（１×１０−９Ｔｏｒｒ以下では成膜時にａ−Ｓｉ薄
膜中に不純物を含みにくいことから特に望ましい）、基
板温度１００〜３００℃、真空槽内圧０．８Ｔｏｒｒで
、周波数１３．５６ＭＨｚのＲＦ電源を用いた。但し、
成膜条件はこれに限定されるものではない。続いて、該
ａ−Ｓｉ薄膜に水素プラズマを施す。この効果について
は後述する。水素プラズマにはＨ２の１００％ガスを用
い、到達真空度３×１０−１２〜１×１０−５Ｔｏｒｒ
、基板温度２００℃〜４５０℃、真空槽内圧１．８Ｔｏ
ｒｒで、周波数１３．５６ＭＨｚのＲＦ電源を用いた。 ａ−Ｓｉ薄膜の膜厚は１０００Å程度であり、ＲＦパワ
ーを０．４〜０．８Ｗ／ｃｍ２にして行った。次に該ａ
−Ｓｉ薄膜の固相成長アニールを行い多結晶化（ｐｏｌ
ｙ−Ｓｉ化）する。固相成長アニールの方法としては、
水素雰囲気中でのアニールを行った。不活性ガスの窒素
雰囲気中で行ってもよいが、水素雰囲気中のアニールで
は該ａ−Ｓｉ薄膜中に窒素が拡散せず、固相成長後のａ
−Ｓｉ薄膜の易動度を上げる効果がある点で優れている
。真空中で固相成長アニールを行っても同様の効果があ
る。アニール温度は５５０℃〜６５０℃程度で、１時間
〜１００時間程度行うことによりａ−Ｓｉ薄膜中に結晶
核が現れ、成長していく。固相成長アニールによってＳ
ｉ薄膜中の水素の脱離と結晶成長が起こり、結晶粒径１
μｍ〜１０μｍ（４０時間以上で２μｍ〜１０μｍ）の
大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結晶体
積比は９０％以上になる。尚、固相成長アニールではア
ニール前の温度から設定アニール温度に達するまでの昇
温速度を毎分２０ｄｅｇ．よりも遅くして行う（毎分５
ｄｅｇ．よりも遅くすると特に望ましい）。その理由と
するところは、前記昇温速度よりも速く所定のアニール
温度まで昇温すると、特に３００℃を越えてから顕著な
現象であるが、前記ａ−Ｓｉ薄膜中の水素の脱離にとも
なって該薄膜中に欠陥を生じ易くなり、ひいては該薄膜
の剥離を来す事もあるからである。また、該薄膜のパタ
ニングは固相成長アニールの前に行っても良い。固相成
長アニールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が
発生するかについては、■ａ−Ｓｉ薄膜の表面から発生
する、■下地界面から発生する、■表面でも下地界面で
もないａ−Ｓｉ薄膜の内部から発生する、の３つの場合
がある。表面から結晶核が発生するならば、■下地の材
質や状態によらず結晶核発生密度が一定である、■結晶
成長は表面から内部に向かって進むので、表面付近では
結晶成長初期の比較的結晶性の良い多結晶状態となって
いるので易動度が増大する、等の利点がある。固相成長
アニール後のＳｉ薄膜の上方にゲート絶縁膜などを積層
して、表面側がトランジスタの絶縁膜界面となることか
ら、ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−Ｓ
ｉＴＦＴの特性が向上するという利点もある。本発明の
、水素プラズマを施したａ−Ｓｉ薄膜では、固相成長ア
ニールの過程で表面から結晶核が発生する。この理由は
次のように説明される。例えばＭＢＥ法を用いて超高真
空下で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長
アニールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶
核の発生が起こるが、一度大気中に取りだしたａ−Ｓｉ
薄膜では、超高真空下で固相成長アニールを施しても下
地界面から結晶核が発生する。超高真空に於いては薄膜
表面は清浄表面に保たれており、後者の場合表面からの
核発生を阻害している原因は大気中に取り出したために
形成された自然酸化膜である。自然酸化膜が存在する状
態では表面から数原子層まで酸素原子が入り込みシリコ
ン原子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、
むしろ下地界面で結晶核が発生し易くなる。それに対し
、清浄表面では原子に比較的多くの自由度があるためａ
−Ｓｉ薄膜の表面から結晶核が発生し易い。すなわち、
水素プラズマで自然酸化膜を除去することによって表面
が清浄表面に近づき、結晶核の表面からの発生が促され
、良好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得ら
れるのである。水素プラズマの場合は水素ラジカルによ
り自然酸化膜が還元され、酸素はＯＨや水の形で除去さ
れる。自然酸化膜を除去する方法としては他に９００℃
程度の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄
膜にこの処理を施すと、高温のため一気に結晶核が発生
して微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ
薄膜は得られない。前記ａ−Ｓｉ膜の成膜方法としてプ
ラズマＣＶＤ法を用いた場合には、水素プラズマ処理も
同一のプラズマＣＶＤ装置で行える点で他の成膜方法よ
りも有利である。尚、超高真空下で成膜したａ−Ｓｉ薄
膜をそのまま固相成長アニールすれば自然酸化膜は形成
されないが、超高真空状態を作り、超高真空下でａ−Ｓ
ｉ薄膜を成膜するにはＭＢＥ法などを用いなければなら
ず実用には余り向いていない。固相成長アニールにより
前記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示す
ように熱酸化法等によりゲート絶縁膜１０２を形成する
。ドライ酸化法を用いれば酸素雰囲気中で約１１５０℃
の熱処理を行なうことによって、絶縁耐圧の高いゲート
絶縁膜を得ることが出来る。ウェット酸化法を用いれば
９００℃程度の低温の熱処理でもゲート絶縁膜が形成さ
れるが、ドライ酸化法で形成されたゲート絶縁膜に比べ
れば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固
相成長アニールによって多結晶化した前記ａ−Ｓｉ薄膜
の結晶成長が進み、対体積結晶化率が向上し、結晶粒径
が拡大する。尚、前記ゲート絶縁膜の形成方法としては
上述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法
、ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等
でＳｉＯ２膜を形成する方法、プラズマ酸化法等で低温
酸化する方法等もある。これらの方法は、工程の温度を
６００℃程度以下の低温に出来るため、基板として安価
なガラス基板を用いることも可能となる点で優れている
。次に図１（ｃ）に示すようにゲート電極１０３を形成
し、該ゲート電極をマスクとして不純物元素をイオン注
入して、ソース領域１０４及びドレイン領域１０５を形
成する（この工程に伴って、チャネル領域１０６も自動
的に形成される）。続いて図１（ｄ）に示すように層間
絶縁膜１０７を積層する。そしてソース領域及びドレイ
ン領域のコンタクト電極１０８を形成すれば薄膜トラン
ジスタが完成する（図１（ｅ））。本発明により形成し
たｐｏｌｙ−ＳｉＴＦＴの電界効果移動度はＮｃｈで１
００〜１３０ｃｍ２／Ｖ・ｓとなり、水素プラズマを行
わずに固相成長アニールした場合（５０〜１００ｃｍ２
／Ｖ・ｓ）と比べて大幅な特性向上が為された。また、
水素プラズマを行わずに固相成長アニールした場合は、
下地の材質による影響を受けて電界効果易動度が変化し
ている。たとえば下地として石英基板を用いた場合５０
〜７０ｃｍ２／Ｖ・ｓ、石英基板上にＳｉＯ２膜を形成
した場合５０〜８５ｃｍ２／Ｖ・ｓ、石英基板上にＳｉ
Ｎｘ膜を形成した場合５５〜１００ｃｍ２／Ｖ・ｓとな
っている。しかし、本発明により形成したｐｏｌｙ−Ｓ
ｉＴＦＴでは、これらの下地の違いに依らず電界効果易
動度は一定（Ｎｃｈで１００〜１３０ｃｍ２／Ｖ・ｓ）
であった。
非晶質基板若しくはＳｉＯ２等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
プラズマＣＶＤ法によりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜ガスは
ＳｉＨ４及びＨ２ガスであり、該ａ−Ｓｉ薄膜の成膜条
件は、到達真空度５×１０−１２〜１×１０−５Ｔｏｒ
ｒ（１×１０−９Ｔｏｒｒ以下では成膜時にａ−Ｓｉ薄
膜中に不純物を含みにくいことから特に望ましい）、基
板温度１００〜３００℃、真空槽内圧０．８Ｔｏｒｒで
、周波数１３．５６ＭＨｚのＲＦ電源を用いた。但し、
成膜条件はこれに限定されるものではない。続いて、該
ａ−Ｓｉ薄膜に水素プラズマを施す。この効果について
は後述する。水素プラズマにはＨ２の１００％ガスを用
い、到達真空度３×１０−１２〜１×１０−５Ｔｏｒｒ
、基板温度２００℃〜４５０℃、真空槽内圧１．８Ｔｏ
ｒｒで、周波数１３．５６ＭＨｚのＲＦ電源を用いた。 ａ−Ｓｉ薄膜の膜厚は１０００Å程度であり、ＲＦパワ
ーを０．４〜０．８Ｗ／ｃｍ２にして行った。次に該ａ
−Ｓｉ薄膜の固相成長アニールを行い多結晶化（ｐｏｌ
ｙ−Ｓｉ化）する。固相成長アニールの方法としては、
水素雰囲気中でのアニールを行った。不活性ガスの窒素
雰囲気中で行ってもよいが、水素雰囲気中のアニールで
は該ａ−Ｓｉ薄膜中に窒素が拡散せず、固相成長後のａ
−Ｓｉ薄膜の易動度を上げる効果がある点で優れている
。真空中で固相成長アニールを行っても同様の効果があ
る。アニール温度は５５０℃〜６５０℃程度で、１時間
〜１００時間程度行うことによりａ−Ｓｉ薄膜中に結晶
核が現れ、成長していく。固相成長アニールによってＳ
ｉ薄膜中の水素の脱離と結晶成長が起こり、結晶粒径１
μｍ〜１０μｍ（４０時間以上で２μｍ〜１０μｍ）の
大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結晶体
積比は９０％以上になる。尚、固相成長アニールではア
ニール前の温度から設定アニール温度に達するまでの昇
温速度を毎分２０ｄｅｇ．よりも遅くして行う（毎分５
ｄｅｇ．よりも遅くすると特に望ましい）。その理由と
するところは、前記昇温速度よりも速く所定のアニール
温度まで昇温すると、特に３００℃を越えてから顕著な
現象であるが、前記ａ−Ｓｉ薄膜中の水素の脱離にとも
なって該薄膜中に欠陥を生じ易くなり、ひいては該薄膜
の剥離を来す事もあるからである。また、該薄膜のパタ
ニングは固相成長アニールの前に行っても良い。固相成
長アニールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が
発生するかについては、■ａ−Ｓｉ薄膜の表面から発生
する、■下地界面から発生する、■表面でも下地界面で
もないａ−Ｓｉ薄膜の内部から発生する、の３つの場合
がある。表面から結晶核が発生するならば、■下地の材
質や状態によらず結晶核発生密度が一定である、■結晶
成長は表面から内部に向かって進むので、表面付近では
結晶成長初期の比較的結晶性の良い多結晶状態となって
いるので易動度が増大する、等の利点がある。固相成長
アニール後のＳｉ薄膜の上方にゲート絶縁膜などを積層
して、表面側がトランジスタの絶縁膜界面となることか
ら、ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−Ｓ
ｉＴＦＴの特性が向上するという利点もある。本発明の
、水素プラズマを施したａ−Ｓｉ薄膜では、固相成長ア
ニールの過程で表面から結晶核が発生する。この理由は
次のように説明される。例えばＭＢＥ法を用いて超高真
空下で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長
アニールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶
核の発生が起こるが、一度大気中に取りだしたａ−Ｓｉ
薄膜では、超高真空下で固相成長アニールを施しても下
地界面から結晶核が発生する。超高真空に於いては薄膜
表面は清浄表面に保たれており、後者の場合表面からの
核発生を阻害している原因は大気中に取り出したために
形成された自然酸化膜である。自然酸化膜が存在する状
態では表面から数原子層まで酸素原子が入り込みシリコ
ン原子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、
むしろ下地界面で結晶核が発生し易くなる。それに対し
、清浄表面では原子に比較的多くの自由度があるためａ
−Ｓｉ薄膜の表面から結晶核が発生し易い。すなわち、
水素プラズマで自然酸化膜を除去することによって表面
が清浄表面に近づき、結晶核の表面からの発生が促され
、良好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得ら
れるのである。水素プラズマの場合は水素ラジカルによ
り自然酸化膜が還元され、酸素はＯＨや水の形で除去さ
れる。自然酸化膜を除去する方法としては他に９００℃
程度の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄
膜にこの処理を施すと、高温のため一気に結晶核が発生
して微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ
薄膜は得られない。前記ａ−Ｓｉ膜の成膜方法としてプ
ラズマＣＶＤ法を用いた場合には、水素プラズマ処理も
同一のプラズマＣＶＤ装置で行える点で他の成膜方法よ
りも有利である。尚、超高真空下で成膜したａ−Ｓｉ薄
膜をそのまま固相成長アニールすれば自然酸化膜は形成
されないが、超高真空状態を作り、超高真空下でａ−Ｓ
ｉ薄膜を成膜するにはＭＢＥ法などを用いなければなら
ず実用には余り向いていない。固相成長アニールにより
前記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示す
ように熱酸化法等によりゲート絶縁膜１０２を形成する
。ドライ酸化法を用いれば酸素雰囲気中で約１１５０℃
の熱処理を行なうことによって、絶縁耐圧の高いゲート
絶縁膜を得ることが出来る。ウェット酸化法を用いれば
９００℃程度の低温の熱処理でもゲート絶縁膜が形成さ
れるが、ドライ酸化法で形成されたゲート絶縁膜に比べ
れば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固
相成長アニールによって多結晶化した前記ａ−Ｓｉ薄膜
の結晶成長が進み、対体積結晶化率が向上し、結晶粒径
が拡大する。尚、前記ゲート絶縁膜の形成方法としては
上述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法
、ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等
でＳｉＯ２膜を形成する方法、プラズマ酸化法等で低温
酸化する方法等もある。これらの方法は、工程の温度を
６００℃程度以下の低温に出来るため、基板として安価
なガラス基板を用いることも可能となる点で優れている
。次に図１（ｃ）に示すようにゲート電極１０３を形成
し、該ゲート電極をマスクとして不純物元素をイオン注
入して、ソース領域１０４及びドレイン領域１０５を形
成する（この工程に伴って、チャネル領域１０６も自動
的に形成される）。続いて図１（ｄ）に示すように層間
絶縁膜１０７を積層する。そしてソース領域及びドレイ
ン領域のコンタクト電極１０８を形成すれば薄膜トラン
ジスタが完成する（図１（ｅ））。本発明により形成し
たｐｏｌｙ−ＳｉＴＦＴの電界効果移動度はＮｃｈで１
００〜１３０ｃｍ２／Ｖ・ｓとなり、水素プラズマを行
わずに固相成長アニールした場合（５０〜１００ｃｍ２
／Ｖ・ｓ）と比べて大幅な特性向上が為された。また、
水素プラズマを行わずに固相成長アニールした場合は、
下地の材質による影響を受けて電界効果易動度が変化し
ている。たとえば下地として石英基板を用いた場合５０
〜７０ｃｍ２／Ｖ・ｓ、石英基板上にＳｉＯ２膜を形成
した場合５０〜８５ｃｍ２／Ｖ・ｓ、石英基板上にＳｉ
Ｎｘ膜を形成した場合５５〜１００ｃｍ２／Ｖ・ｓとな
っている。しかし、本発明により形成したｐｏｌｙ−Ｓ
ｉＴＦＴでは、これらの下地の違いに依らず電界効果易
動度は一定（Ｎｃｈで１００〜１３０ｃｍ２／Ｖ・ｓ）
であった。
【００１６】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法を用いることにより、結晶核の発生がａ−Ｓ
ｉ薄膜の表面から起こるため表面付近での結晶性が良い
固相成長ｐｏｌｙ−Ｓｉ薄膜と、下地に依らず電界効果
易動度の大きいｐｏｌｙ−ＳｉＴＦＴを得ることができ
る。
の製造方法を用いることにより、結晶核の発生がａ−Ｓ
ｉ薄膜の表面から起こるため表面付近での結晶性が良い
固相成長ｐｏｌｙ−Ｓｉ薄膜と、下地に依らず電界効果
易動度の大きいｐｏｌｙ−ＳｉＴＦＴを得ることができ
る。
【００１７】また、本発明の薄膜半導体装置の製造方法
は３次元ＩＣ、４メガＳＲＡＭ等にも使用が可能である
。
は３次元ＩＣ、４メガＳＲＡＭ等にも使用が可能である
。
【図１】（ａ）〜（ｅ）は、本発明の実施例に於ける半
導体装置の製造方法の一例を示す工程断面図である。
導体装置の製造方法の一例を示す工程断面図である。
１００ 絶縁性支持層
１０１ ａ−Ｓｉ薄膜
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ ソース領域
１０５ ドレイン領域
１０６ チャネル領域
１０７ 層間絶縁膜
１０８ コンタクト電極
Claims (2)
- 【請求項１】 絶縁ゲート型電界効果トランジスタの
チャネル領域の少なくとも一部が非単結晶半導体よりな
る半導体装置の製造方法に於いて、非晶質半導体薄膜を
形成する工程と、該非晶質半導体薄膜に水素プラズマを
施す工程と、該非晶質半導体薄膜をアニールして多結晶
化する工程とを少なくとも含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記非晶質半導体薄膜がプラズマＣＶ
Ｄ法にて形成された非晶質半導体薄膜であることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124691A JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124691A JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04286336A true JPH04286336A (ja) | 1992-10-12 |
| JP3220864B2 JP3220864B2 (ja) | 2001-10-22 |
Family
ID=12881597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05124691A Expired - Fee Related JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220864B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| US5956581A (en) * | 1995-04-20 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6830994B2 (en) | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
| US6919235B1 (en) | 1998-08-05 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same |
| US6933182B1 (en) * | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| US7229861B2 (en) | 1994-09-16 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3453407B2 (ja) | 1992-08-31 | 2003-10-06 | キヤノン株式会社 | 画像処理装置、画像出力装置、画像出力システム、およびその方法 |
| KR101318083B1 (ko) * | 2006-12-29 | 2013-10-14 | 엘지디스플레이 주식회사 | 어레이기판 제조방법 |
-
1991
- 1991-03-15 JP JP05124691A patent/JP3220864B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229861B2 (en) | 1994-09-16 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5956581A (en) * | 1995-04-20 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6933182B1 (en) * | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US7569440B2 (en) | 1995-04-20 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| US6919235B1 (en) | 1998-08-05 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same |
| US6830994B2 (en) | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3220864B2 (ja) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0521644B1 (en) | Method of manufacturing polysilicon film | |
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07162002A (ja) | 半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04286366A (ja) | 半導体装置の製造方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JPH04335535A (ja) | 半導体装置の製造方法 | |
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04286365A (ja) | 半導体装置の製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH03280474A (ja) | 半導体装置及びその製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| JPH03219643A (ja) | 半導体装置の製造方法 | |
| JPH04323833A (ja) | 半導体装置の製造方法 | |
| JPH06283423A (ja) | 多結晶シリコン膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |