JPH04284028A - アナログ−デジタル変換方法 - Google Patents
アナログ−デジタル変換方法Info
- Publication number
- JPH04284028A JPH04284028A JP4824491A JP4824491A JPH04284028A JP H04284028 A JPH04284028 A JP H04284028A JP 4824491 A JP4824491 A JP 4824491A JP 4824491 A JP4824491 A JP 4824491A JP H04284028 A JPH04284028 A JP H04284028A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- signal
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号に変換するための(A/D変換)方法に関する。
ル信号に変換するための(A/D変換)方法に関する。
【0002】
【従来の技術】従来、プログラマブルコントローラに用
いられるアナログ−デジタル変換装置には、ユーザの各
種要求に応えられるよう、次のようなアナログ入力信号
レンジが用意されている。
いられるアナログ−デジタル変換装置には、ユーザの各
種要求に応えられるよう、次のようなアナログ入力信号
レンジが用意されている。
【0003】(1)−10V〜+10V(2)0〜+1
0V (3)0〜+5V また、入力のアナログ信号に対する分解能としては12
ビットが主流となっており、したがってアナログ入力を
12ビットのデジタル信号に変換するA/D変換器が用
いられている。
0V (3)0〜+5V また、入力のアナログ信号に対する分解能としては12
ビットが主流となっており、したがってアナログ入力を
12ビットのデジタル信号に変換するA/D変換器が用
いられている。
【0004】A/D変換器1台の使用で上記3種のアナ
ログ信号を選択的にA/D変換する場合、異なる信号レ
ベルを共通化する必要がある。
ログ信号を選択的にA/D変換する場合、異なる信号レ
ベルを共通化する必要がある。
【0005】このため、図3に示すように信号切替スイ
ッチ5によりA/D変換対象のアナログ信号を選択する
と共にゲイン調整器1a〜1cや加算器2等により電圧
レンジの調整を行っている。
ッチ5によりA/D変換対象のアナログ信号を選択する
と共にゲイン調整器1a〜1cや加算器2等により電圧
レンジの調整を行っている。
【0006】調整された信号Sa〜Scのいずれか一つ
がデータ処理装置4の指示で切替スイッチ5において選
択され、A/D変換器3に導かれる。
がデータ処理装置4の指示で切替スイッチ5において選
択され、A/D変換器3に導かれる。
【0007】A/D変換器3の出力は12ビットのデジ
タル信号となり、データ処理装置4に入力される。デー
タ処理装置4ではこのデジタル信号を用いて所定のデー
タ処理を行う。
タル信号となり、データ処理装置4に入力される。デー
タ処理装置4ではこのデジタル信号を用いて所定のデー
タ処理を行う。
【0008】なお、図3の切替スイッチ5a〜5cの選
択条件をデータ処理装置4で決定する他、切替スイッチ
5a〜5cを一定順序でスイッチ自身で選択するように
構成したA/D変換装置もある。
択条件をデータ処理装置4で決定する他、切替スイッチ
5a〜5cを一定順序でスイッチ自身で選択するように
構成したA/D変換装置もある。
【0009】
【発明が解決しようとする課題】従来の入力のレンジの
異なる複数のアナログ信号を選択的にA/D変換するA
/D変換方法では上述したように、アナログ信号のレン
ジを共通化するための入力回路と、信号選択のための入
力選択回路が必要なため、装置が高価となり、大型化す
るという不具合があった。
異なる複数のアナログ信号を選択的にA/D変換するA
/D変換方法では上述したように、アナログ信号のレン
ジを共通化するための入力回路と、信号選択のための入
力選択回路が必要なため、装置が高価となり、大型化す
るという不具合があった。
【0010】そこで、本発明の目的は、上述の点に鑑み
て、アナログ信号のレベル変換用入力回路や信号選択回
路がなくても、変動レンジの異なる複数種のアナログ信
号をデジタル変換することの可能なアナログ−デジタル
変換方法を提供することにある。
て、アナログ信号のレベル変換用入力回路や信号選択回
路がなくても、変動レンジの異なる複数種のアナログ信
号をデジタル変換することの可能なアナログ−デジタル
変換方法を提供することにある。
【0011】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、アナログ−デジタル変換器におけ
る入力信号の許容最大レンジを、入力予定の複数種のア
ナログ信号の変動レンジが全て包含されるように定め、
変換対象のアナログ信号を前記アナログ−デジタル変換
器に入力し、当該アナログ−デジタル変換器によりデジ
タル変換された信号の示す値を、前記アナログ−デジタ
ル変換器の許容最大レンジと、前記変換対象のアナログ
信号の変動最大レンジとの間の関係に比例させた値に演
算変換することにより複数種のアナログ信号の示す変動
値をデジタル値に変換することを特徴とする。
るために、本発明は、アナログ−デジタル変換器におけ
る入力信号の許容最大レンジを、入力予定の複数種のア
ナログ信号の変動レンジが全て包含されるように定め、
変換対象のアナログ信号を前記アナログ−デジタル変換
器に入力し、当該アナログ−デジタル変換器によりデジ
タル変換された信号の示す値を、前記アナログ−デジタ
ル変換器の許容最大レンジと、前記変換対象のアナログ
信号の変動最大レンジとの間の関係に比例させた値に演
算変換することにより複数種のアナログ信号の示す変動
値をデジタル値に変換することを特徴とする。
【0012】
【作用】本発明では、A/D変換後のデジタル値を用い
る装置がCPUやデータ処理装置などの数値演算機能を
有する装置が多いことに着目し、各種アナログ信号の絶
対値をデジタル値に変換した後、アナログ信号の変動レ
ンジに対応させてデジタル値を比例変換することにより
アナログ信号の変動値をデジタル値で表わす。
る装置がCPUやデータ処理装置などの数値演算機能を
有する装置が多いことに着目し、各種アナログ信号の絶
対値をデジタル値に変換した後、アナログ信号の変動レ
ンジに対応させてデジタル値を比例変換することにより
アナログ信号の変動値をデジタル値で表わす。
【0013】この演算処理を上記データ処理装置側で行
うことにより従来のレベル変換回路や信号選択回路は不
要となり、以って装置の小型化,製造コストの低減化が
図られる。
うことにより従来のレベル変換回路や信号選択回路は不
要となり、以って装置の小型化,製造コストの低減化が
図られる。
【0014】
【実施例】以下、図面を参照して、本発明実施例を詳細
に説明する。
に説明する。
【0015】図1は本発明実施例の回路構成例を示す。
【0016】図1において、10はアナログ信号の入力
端子であり、本実施例では3種のアナログ信号のいずれ
かを入力する。
端子であり、本実施例では3種のアナログ信号のいずれ
かを入力する。
【0017】1dはアナログ信号用のゲイン調整器であ
り、特に設ける必要はない。
り、特に設ける必要はない。
【0018】11は入力のアナログ信号のレベル値をデ
ジタル値に変換するアナログ−デジタル変換器であり、
分解能(出力信号ビットの個数)は次のようにして定め
られている。
ジタル値に変換するアナログ−デジタル変換器であり、
分解能(出力信号ビットの個数)は次のようにして定め
られている。
【0019】入力予定の複数アナログ信号の電圧の変動
レンジをそれぞれV1B〜V1T,V2B〜V2T…V
mB〜VmT(mは任意の自然数であり、Bは電圧最小
値であることを示し、Tは電圧最大値であることを示す
)としたときに、最低nビット以上の分解能を持たせる
場合、A/D変換器の出力ビット数lは次式により定め
られる。
レンジをそれぞれV1B〜V1T,V2B〜V2T…V
mB〜VmT(mは任意の自然数であり、Bは電圧最小
値であることを示し、Tは電圧最大値であることを示す
)としたときに、最低nビット以上の分解能を持たせる
場合、A/D変換器の出力ビット数lは次式により定め
られる。
【0020】
【数1】
【0021】ここでVmax は、上記入力信号レンジ
の中の最大値であり、Vmin は最小値である。また
、ΔVmin は入力信号レンジV1T−V1B,V2
T−V2B…の中の最小変動幅を示す。
の中の最大値であり、Vmin は最小値である。また
、ΔVmin は入力信号レンジV1T−V1B,V2
T−V2B…の中の最小変動幅を示す。
【0022】たとえば、入力信号の各レンジを0〜5V
,0〜+10V,−10V〜+10Vとして、最低12
ビット以上の分解能を持たせたい場合、数1によりA/
D変換器11の出力ビット数は最低14ビットと定め、
またVmax ,Vmix の信号を処理できるように
、入力信号の許容レンジが全てのアナログ信号の変動レ
ンジを包含するA/D変換器を用いる。
,0〜+10V,−10V〜+10Vとして、最低12
ビット以上の分解能を持たせたい場合、数1によりA/
D変換器11の出力ビット数は最低14ビットと定め、
またVmax ,Vmix の信号を処理できるように
、入力信号の許容レンジが全てのアナログ信号の変動レ
ンジを包含するA/D変換器を用いる。
【0023】データ処理装置4はA/D変換器11から
出力される14ビットのデジタル信号V14を用いて、
各レンジ毎の変動値を示す14ビットのデジタル値V1
2に変換する。この変換に用いる演算式は次の3種であ
り、入力のアナログ信号の変動最大レンジVVに比例対
応させる式1を選択する。
出力される14ビットのデジタル信号V14を用いて、
各レンジ毎の変動値を示す14ビットのデジタル値V1
2に変換する。この変換に用いる演算式は次の3種であ
り、入力のアナログ信号の変動最大レンジVVに比例対
応させる式1を選択する。
【0024】(1)0〜5V(V1B〜V1T)のアナ
ログ信号に用いる演算式
ログ信号に用いる演算式
【0025】
【数2】
【0026】(2)−10〜+10(V2B〜V2T)
のアナログ信号に用いる演算式
のアナログ信号に用いる演算式
【0027】
【数3】
【0028】(3)0〜+10V(V3B〜V3T)の
アナログ信号に用いる演算式
アナログ信号に用いる演算式
【0029】
【数4】
【0030】このような演算により得られた14ビット
で構成される値の中の上位12ビットを最終的なA/D
変換出力としてデジタル処理装置内で取扱う。
で構成される値の中の上位12ビットを最終的なA/D
変換出力としてデジタル処理装置内で取扱う。
【0031】このような構成において、たとえば、入力
端子に−10〜+10Vのアナログ信号を用いる場合に
は予め不図示のキーボード入力装置からデータ処理装置
に対して、数4を用いる旨の情報入力を行っておく。入
力端子にたとえば0Vのアナログ信号が入力された場合
、A/D変換器11は図2の変換特性20に従って、2
000h(16進数)を出力するが、デジタル処理装置
4における数1の演算の結果(2000h)の上位12
ビット(5000h)が選択され、A/D変換値として
用いられる。
端子に−10〜+10Vのアナログ信号を用いる場合に
は予め不図示のキーボード入力装置からデータ処理装置
に対して、数4を用いる旨の情報入力を行っておく。入
力端子にたとえば0Vのアナログ信号が入力された場合
、A/D変換器11は図2の変換特性20に従って、2
000h(16進数)を出力するが、デジタル処理装置
4における数1の演算の結果(2000h)の上位12
ビット(5000h)が選択され、A/D変換値として
用いられる。
【0032】また、−10Vのアナログ信号が入力され
ると、変動幅を示す最終的なデジタル値は0h,+10
Vのアナログ信号が入力されると、最終的なデジタル値
は1000h(163 =212)となる。
ると、変動幅を示す最終的なデジタル値は0h,+10
Vのアナログ信号が入力されると、最終的なデジタル値
は1000h(163 =212)となる。
【0033】本実施例では、信号レンジの異なるアナロ
グ信号を入力しても図2のレベル変換特性20に従った
デジタル信号がA/D変換器11からは出力される。次
に、データ処理装置4側で、図2の変換特性21〜23
の中の対応する特性に合致するように、A/D出力値を
演算により変換する。このため、従来のようにアナログ
信号の種類毎に共通化のためのレベル変換を行う必要は
ない。また、データ処理装置4側で予め変換対象のアナ
ログ信号に用いる演算式を選択しておけばよいので、ア
ナログ信号用の信号切替回路も不要となる。
グ信号を入力しても図2のレベル変換特性20に従った
デジタル信号がA/D変換器11からは出力される。次
に、データ処理装置4側で、図2の変換特性21〜23
の中の対応する特性に合致するように、A/D出力値を
演算により変換する。このため、従来のようにアナログ
信号の種類毎に共通化のためのレベル変換を行う必要は
ない。また、データ処理装置4側で予め変換対象のアナ
ログ信号に用いる演算式を選択しておけばよいので、ア
ナログ信号用の信号切替回路も不要となる。
【0034】本実施例の他に次の例が挙げられる。
【0035】1)本実施例では、アナログ信号の基準値
からの変動幅をデジタル値に変換する場合、全てのアナ
ログ信号に対して共通的に12ビットのデジタル値に変
換しているが、A/D変換の分解能を高くしたい場合は
、A/D変換器11の14ビットの出力範囲内の12ビ
ットより大きいビット数を選択的に用いることができる
。本例の場合は、−10V〜+10Vのアナログ信号に
対してはA/D変換器11の出力14ビットをそのまま
用い、0V〜+10Vのアナログ信号に対して13ビッ
ト、0V〜5Vのアナログ信号に対しては12ビットを
用いることができる。
からの変動幅をデジタル値に変換する場合、全てのアナ
ログ信号に対して共通的に12ビットのデジタル値に変
換しているが、A/D変換の分解能を高くしたい場合は
、A/D変換器11の14ビットの出力範囲内の12ビ
ットより大きいビット数を選択的に用いることができる
。本例の場合は、−10V〜+10Vのアナログ信号に
対してはA/D変換器11の出力14ビットをそのまま
用い、0V〜+10Vのアナログ信号に対して13ビッ
ト、0V〜5Vのアナログ信号に対しては12ビットを
用いることができる。
【0036】2)本実施例ではデータ処理装置4におい
て、数値演算処理を実行しているが、A/D変換器内に
演算回路を設けてもよい。この場合、演算回路にはリー
ドオンリメモリ等を用いるとよく、A/D変換器11の
出力信号および演算式の選択信号をアドレス入力し、こ
のアドレス指定に対応させて演算結果をデータバスに出
力させるとよい。
て、数値演算処理を実行しているが、A/D変換器内に
演算回路を設けてもよい。この場合、演算回路にはリー
ドオンリメモリ等を用いるとよく、A/D変換器11の
出力信号および演算式の選択信号をアドレス入力し、こ
のアドレス指定に対応させて演算結果をデータバスに出
力させるとよい。
【0037】3)本実施例では3種のアナログ信号を例
としているが、本発明は、これに限るものではないこと
は勿論である。
としているが、本発明は、これに限るものではないこと
は勿論である。
【0038】
【発明の効果】以上、説明したように、本発明によれば
、従来のようにアナログ信号用のレベル変換回路を用い
て、変換対象の複数種のアナログ信号をレベル変換する
必要がないので、A/D変換回路を小型化することが可
能となる。
、従来のようにアナログ信号用のレベル変換回路を用い
て、変換対象の複数種のアナログ信号をレベル変換する
必要がないので、A/D変換回路を小型化することが可
能となる。
【図1】本発明実施例の回路構成を示すブロック図であ
る。
る。
【図2】本発明実施例のA/D変換器の出力値と、最終
的なデジタル値と、アナログ信号値との相対関係を示す
説明図である。
的なデジタル値と、アナログ信号値との相対関係を示す
説明図である。
【図3】従来のアナログ−デジタル変換器の回路構成を
示すブロック図である。
示すブロック図である。
1a〜1d ゲイン調整器
2 加算器
3,11 A/D変換器
4 データ処理装置
10 入力端子
20 A/D変換器11の出力値とアナログ値との関
係を示す特性曲線 21 0〜5Vのレンジを有するアナログ信号の電圧
値に対応するデジタル値を示す特性曲線
係を示す特性曲線 21 0〜5Vのレンジを有するアナログ信号の電圧
値に対応するデジタル値を示す特性曲線
Claims (1)
- 【請求項1】 アナログ−デジタル変換器における入
力信号の許容最大レンジを、入力予定の複数種のアナロ
グ信号の変動レンジが全て包含されるように定め、変換
対象のアナログ信号を前記アナログ−デジタル変換器に
入力し、当該アナログ−デジタル変換器によりデジタル
変換された信号の示す値を、前記アナログ−デジタル変
換器の許容最大レンジと、前記変換対象のアナログ信号
の変動最大レンジとの間の関係に比例させた値に演算変
換することにより複数種のアナログ信号の示す変動値を
デジタル値に変換することを特徴とするアナログ−デジ
タル変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4824491A JPH04284028A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4824491A JPH04284028A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04284028A true JPH04284028A (ja) | 1992-10-08 |
Family
ID=12798030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4824491A Pending JPH04284028A (ja) | 1991-03-13 | 1991-03-13 | アナログ−デジタル変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04284028A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042627A (ja) * | 2006-08-08 | 2008-02-21 | Denso Wave Inc | A/d変換装置及びプログラマブルコントローラシステム |
JP2008131249A (ja) * | 2006-11-20 | 2008-06-05 | Univ Of Tokyo | 回路装置 |
-
1991
- 1991-03-13 JP JP4824491A patent/JPH04284028A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042627A (ja) * | 2006-08-08 | 2008-02-21 | Denso Wave Inc | A/d変換装置及びプログラマブルコントローラシステム |
JP2008131249A (ja) * | 2006-11-20 | 2008-06-05 | Univ Of Tokyo | 回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0264921A2 (en) | A digital to analog converter | |
US4517549A (en) | Weighted capacitor analogue-digital converters | |
US4544912A (en) | Scale switchable digital-to-analog converter | |
JPH04357716A (ja) | マルチチャンネルdaコンバータ | |
JPH04284028A (ja) | アナログ−デジタル変換方法 | |
US4768015A (en) | A/D converter for video signal | |
JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
JPS63290413A (ja) | ディジタル信号処理回路 | |
US6140953A (en) | D/A converting apparatus with independent D/A converter controlled reference signals | |
JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
JPH01133424A (ja) | Da変換回路 | |
JPH0254972B2 (ja) | ||
JP3645044B2 (ja) | マイクロコンピュータ | |
JPH05160734A (ja) | 半導体集積回路 | |
JPH0715331A (ja) | アナログ/デジタル変換回路 | |
JPS5854708Y2 (ja) | レンジ切換器 | |
JP2578940B2 (ja) | A/d変換回路 | |
JPS61230428A (ja) | デイジタル信号処理回路 | |
JPS63111727A (ja) | A/d変換器 | |
SU627503A1 (ru) | Устройство дл сжати информации | |
JPS6318212B2 (ja) | ||
JPH0243813A (ja) | A/d変換器 | |
JP3121480B2 (ja) | プログラマブルコントローラ | |
JPS5941926A (ja) | Ad変換方式 | |
JPH0296827A (ja) | アナログ入力処理装置 |